JPH05206085A - 微細パターンの形成方法 - Google Patents
微細パターンの形成方法Info
- Publication number
- JPH05206085A JPH05206085A JP4011242A JP1124292A JPH05206085A JP H05206085 A JPH05206085 A JP H05206085A JP 4011242 A JP4011242 A JP 4011242A JP 1124292 A JP1124292 A JP 1124292A JP H05206085 A JPH05206085 A JP H05206085A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resist
- pattern
- resist pattern
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 既存の露光装置およびレジストを用いてパタ
ーンの解像度の向上を目的とする。 【構成】 上記目的達のため、被加工体上にレジストを
パターニングして、開口を有するレジストパターンを形
成する工程と、次いで、該レジストパターン表面から該
開口底面に延在するように、薄膜を被着形成する工程
と、次いで、該開口底面にて前記被加工体表面を露出す
るように該薄膜を除去し、かつ該開口側面には該薄膜を
残すように、該薄膜を異方性エッチングする工程と、次
いで、前記レジストパターンおよび該薄膜をマスクにし
て、前記被加工体をパターニングする工程と、次いで、
該レジストパターンおよび該薄膜を除去する工程とから
構成する。かかるプロセスにより、既存の露光装置とレ
ジストを用いて、レジストパターニングのマージンが大
きくなると共に解像度の向上を図ることが可能となる。
ーンの解像度の向上を目的とする。 【構成】 上記目的達のため、被加工体上にレジストを
パターニングして、開口を有するレジストパターンを形
成する工程と、次いで、該レジストパターン表面から該
開口底面に延在するように、薄膜を被着形成する工程
と、次いで、該開口底面にて前記被加工体表面を露出す
るように該薄膜を除去し、かつ該開口側面には該薄膜を
残すように、該薄膜を異方性エッチングする工程と、次
いで、前記レジストパターンおよび該薄膜をマスクにし
て、前記被加工体をパターニングする工程と、次いで、
該レジストパターンおよび該薄膜を除去する工程とから
構成する。かかるプロセスにより、既存の露光装置とレ
ジストを用いて、レジストパターニングのマージンが大
きくなると共に解像度の向上を図ることが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、微細パターンの形成方
法に関し、更に詳しくは現状の装置およびレジストを使
用してパターンの解像度を向上させ得るようにした微細
パターンの形成方法に関する。
法に関し、更に詳しくは現状の装置およびレジストを使
用してパターンの解像度を向上させ得るようにした微細
パターンの形成方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】半導
体プロセスのＶＬＳＩ化に伴い、レジストパターンの微
細化が要求されてきている。このため、従来のレジスト
パターン形成方法においては、縮小投影露光装置（ステ
ッパー）の限界解像度より小さいパターンを形成する場
合は、露光装置の短波長化、高ＮＡ（開口数）化やレジ
スト材料の改善、あるいはマスク上で隣接する１対の開
口部を透過する光の位相を反転させることにより２つの
開口部の分離度（解像度）を向上する方法での位相シフ
ト法が考えられるが、その方法はレチクル検査が難し
く、コストもかかる。
体プロセスのＶＬＳＩ化に伴い、レジストパターンの微
細化が要求されてきている。このため、従来のレジスト
パターン形成方法においては、縮小投影露光装置（ステ
ッパー）の限界解像度より小さいパターンを形成する場
合は、露光装置の短波長化、高ＮＡ（開口数）化やレジ
スト材料の改善、あるいはマスク上で隣接する１対の開
口部を透過する光の位相を反転させることにより２つの
開口部の分離度（解像度）を向上する方法での位相シフ
ト法が考えられるが、その方法はレチクル検査が難し
く、コストもかかる。
【０００３】また、現在使用している高価な露光装置の
代りに、より微細化を求めて新たなより高価な露光装置
を求めることも現実的困難を伴う。従って、現状の装置
およびレジストを用いて、いかにパターンの解像度を向
上させるかが問題となっている。
代りに、より微細化を求めて新たなより高価な露光装置
を求めることも現実的困難を伴う。従って、現状の装置
およびレジストを用いて、いかにパターンの解像度を向
上させるかが問題となっている。
【０００４】
【課題を解決するための手段】本発明は、かかる従来の
問題点を解決するためになされたものであり、被加工体
上にレジストをパターニングして、開口を有するレジス
トパターンを形成する工程と、次いで、該レジストパタ
ーン表面から該開口底面に延在するように、薄膜を被着
形成する工程と、次いで、該開口底面にて前記被加工体
表面を露出するように該薄膜を除去し、かつ該開口側面
には該薄膜を残すように、該薄膜を異方性エッチングす
る工程と、次いで、前記レジストパターンおよび該薄膜
をマスクにして、前記被加工体をパターニングする工程
と、次いで、該レジストパターンおよび該薄膜を除去す
る工程とを含んでなる。
問題点を解決するためになされたものであり、被加工体
上にレジストをパターニングして、開口を有するレジス
トパターンを形成する工程と、次いで、該レジストパタ
ーン表面から該開口底面に延在するように、薄膜を被着
形成する工程と、次いで、該開口底面にて前記被加工体
表面を露出するように該薄膜を除去し、かつ該開口側面
には該薄膜を残すように、該薄膜を異方性エッチングす
る工程と、次いで、前記レジストパターンおよび該薄膜
をマスクにして、前記被加工体をパターニングする工程
と、次いで、該レジストパターンおよび該薄膜を除去す
る工程とを含んでなる。
【０００５】以下、本発明方法を図１に基づいて説明す
る。図１は本発明方法の工程を示す原理図である。例え
ばシリコン基板等の基板１上に被加工体２を形成する。
次いで、形成すべきパターン寸法よりも大きめのパター
ン寸法を有するようにレジスト３のパターニングを行う
（図１（Ａ））。次いで該レジストパターン３ａ上に薄
膜４を形成する（図１（Ｂ））。次いで、ＲＩＥによる
全面エッチングを行い、レジストパターン３ａの側壁に
薄膜４ａが付着したパターンを得る。このような薄膜４
ａを有するレジストパターン３ａを、マスクとして被加
工体２をエッチングする（図１（Ｄ））。最後にレジス
ト３ａを剥離する（図１（Ｅ））。
る。図１は本発明方法の工程を示す原理図である。例え
ばシリコン基板等の基板１上に被加工体２を形成する。
次いで、形成すべきパターン寸法よりも大きめのパター
ン寸法を有するようにレジスト３のパターニングを行う
（図１（Ａ））。次いで該レジストパターン３ａ上に薄
膜４を形成する（図１（Ｂ））。次いで、ＲＩＥによる
全面エッチングを行い、レジストパターン３ａの側壁に
薄膜４ａが付着したパターンを得る。このような薄膜４
ａを有するレジストパターン３ａを、マスクとして被加
工体２をエッチングする（図１（Ｄ））。最後にレジス
ト３ａを剥離する（図１（Ｅ））。
【０００６】このように、本発明方法は形成すべきパタ
ーン寸法よりも大きめに予じめレジストパターンを成形
し次いで薄膜を成膜し、ＲＩＥ全面エッチングを行いレ
ジストパターンの側壁に薄膜を付着させることによりレ
ジストパターンよりも小さなパターンを形成して被加工
体をエッチングする。このようなプロセスによりレジス
トのパターニングが容易になると共に露光やフォーカス
のマージンが大きくなる。特にコンタクトホール形成に
本発明方法を適用する場合、解像度限界のパターン形成
が可能となる。なお、本発明方法における薄膜の材料
は、特に限定されることはないが、ＣＶＤ法やスピンコ
ート法等により膜厚の薄い膜が制御よく形成される材料
であればよい。例えばアモルファスカーボン等の如き無
機材料又はポリパラキシレン樹脂の如き有機材料であ
る。
ーン寸法よりも大きめに予じめレジストパターンを成形
し次いで薄膜を成膜し、ＲＩＥ全面エッチングを行いレ
ジストパターンの側壁に薄膜を付着させることによりレ
ジストパターンよりも小さなパターンを形成して被加工
体をエッチングする。このようなプロセスによりレジス
トのパターニングが容易になると共に露光やフォーカス
のマージンが大きくなる。特にコンタクトホール形成に
本発明方法を適用する場合、解像度限界のパターン形成
が可能となる。なお、本発明方法における薄膜の材料
は、特に限定されることはないが、ＣＶＤ法やスピンコ
ート法等により膜厚の薄い膜が制御よく形成される材料
であればよい。例えばアモルファスカーボン等の如き無
機材料又はポリパラキシレン樹脂の如き有機材料であ
る。
【０００７】また、薄膜の膜厚は、形成すべきパターン
寸法によって異なってくるが、例えば１０００Å以下と
することができる。なお、レジスト材料としてはネガ型
のフォトレジスト又はネガ型の電子線レジストが好まし
く用いられる。また露光源としては、ＵＶ光、ｄｅｅｐ
ＵＶ光、又は電子線等が好ましく用いられる。
寸法によって異なってくるが、例えば１０００Å以下と
することができる。なお、レジスト材料としてはネガ型
のフォトレジスト又はネガ型の電子線レジストが好まし
く用いられる。また露光源としては、ＵＶ光、ｄｅｅｐ
ＵＶ光、又は電子線等が好ましく用いられる。
【０００８】以下、更に実施例を用いて本発明を説明す
るが本発明がこの実施例に限定されないことはもとより
である。
るが本発明がこの実施例に限定されないことはもとより
である。
【０００９】
【実施例】図２は、本発明方法を用いてコンタクトホー
ルを形成する場合の工程図である。基板１１上に厚さ
０．１５μｍの絶縁膜に（ＳｉＯ2 膜又はＰＳＧ膜）を
形成する。次いでノボラック型のネガ型レジストを膜厚
０．５０μｍで絶縁膜１２上に塗布してレジスト膜を形
成する。次いで、該レジスト膜を出来上がり寸法（被加
工体エッチング後のラインアンドスペースのスペースパ
タン寸法）０．３μｍよりも大きめ（０．４μｍ）にパ
ターニングしてレジストパターン１３ａを形成する（図
２（Ａ））。次いで、ポリパラキシレン樹脂を用いＣＶ
Ｄ法によって厚さ０．０５μｍの薄膜１４をパターン化
されたレジスト膜１３ａ上に形成する（図２（Ｂ））。
なお、この薄膜１４は、他の方法、例えばメタンもしく
はエチレンガスを用いプラズマＣＶＤ法又はスパッタリ
ング法によってアモルファスカーボン膜として形成する
ことができる。
ルを形成する場合の工程図である。基板１１上に厚さ
０．１５μｍの絶縁膜に（ＳｉＯ2 膜又はＰＳＧ膜）を
形成する。次いでノボラック型のネガ型レジストを膜厚
０．５０μｍで絶縁膜１２上に塗布してレジスト膜を形
成する。次いで、該レジスト膜を出来上がり寸法（被加
工体エッチング後のラインアンドスペースのスペースパ
タン寸法）０．３μｍよりも大きめ（０．４μｍ）にパ
ターニングしてレジストパターン１３ａを形成する（図
２（Ａ））。次いで、ポリパラキシレン樹脂を用いＣＶ
Ｄ法によって厚さ０．０５μｍの薄膜１４をパターン化
されたレジスト膜１３ａ上に形成する（図２（Ｂ））。
なお、この薄膜１４は、他の方法、例えばメタンもしく
はエチレンガスを用いプラズマＣＶＤ法又はスパッタリ
ング法によってアモルファスカーボン膜として形成する
ことができる。
【００１０】次いで、エッチングガスに酸素（Ｏ2 ）を
用い反応性イオンエッチング（ＲＩＥ）による全面エッ
チングを行う（図２（Ｃ））。この全面エッチングによ
り側壁にのみ前記薄膜１４ａが付着したレジスト膜１３
ｂを形成する。薄膜１４のみがエッチングされるエッチ
ング条件は例えば次の如くであった。使用ガスは酸素で
あり、ＲＦ出力は３５０Ｗであり、チャンバー内圧力
０．０２トールであり、２０秒エッチングした。
用い反応性イオンエッチング（ＲＩＥ）による全面エッ
チングを行う（図２（Ｃ））。この全面エッチングによ
り側壁にのみ前記薄膜１４ａが付着したレジスト膜１３
ｂを形成する。薄膜１４のみがエッチングされるエッチ
ング条件は例えば次の如くであった。使用ガスは酸素で
あり、ＲＦ出力は３５０Ｗであり、チャンバー内圧力
０．０２トールであり、２０秒エッチングした。
【００１１】次いで側壁１４ａを有するレジスト膜１３
ｂをマスクとして、絶縁膜１２の異方性エッチング行う
（図２（Ｄ））。エッチング条件は例えば次の如くであ
った。使用ガスは、ＡｒおよびＣＨＦ3 およびＣＦ4 で
あり、ＲＦ出力は３００Ｗであり、チャンバー内圧力は
１８００ミリトールであり、６０秒間エッチングした。
最後に酸素（Ｏ2 ）プロズマによるレジスト膜１３ａを
剥離してパターン寸法０．３０μｍのコンタクトホール
を形成する（図２（Ｅ））。
ｂをマスクとして、絶縁膜１２の異方性エッチング行う
（図２（Ｄ））。エッチング条件は例えば次の如くであ
った。使用ガスは、ＡｒおよびＣＨＦ3 およびＣＦ4 で
あり、ＲＦ出力は３００Ｗであり、チャンバー内圧力は
１８００ミリトールであり、６０秒間エッチングした。
最後に酸素（Ｏ2 ）プロズマによるレジスト膜１３ａを
剥離してパターン寸法０．３０μｍのコンタクトホール
を形成する（図２（Ｅ））。
【００１２】
【発明の効果】以上、説明したように本発明は構成され
るものであるから、既存の露光装置をレジストを用いた
まゝで露光装置の解像度限界のパターン形成が可能であ
り、レジストパターニングのマージンを大きくすること
ができ解像度を向上させる効果を奏する。
るものであるから、既存の露光装置をレジストを用いた
まゝで露光装置の解像度限界のパターン形成が可能であ
り、レジストパターニングのマージンを大きくすること
ができ解像度を向上させる効果を奏する。
【図１】本発明の原理図である。
【図２】本発明方法の一例を示す工程図である。
１…基板 ２…被加工体 ３ａ…レジストパターン ４…薄膜 ４ａ…側壁に付着した薄膜
Claims (4)
- 【請求項１】 被加工体上にレジストをパターニングし
て、開口を有するレジストパターンを形成する工程と、 次いで、該レジストパターン表面から該開口底面に延在
するように、薄膜を被着形成する工程と、 次いで、該開口底面にて前記被加工体表面を露出するよ
うに該薄膜を除去し、かつ該開口側面には該薄膜を残す
ように、該薄膜を異方性エッチングする工程と、 次いで、前記レジストパターンおよび該薄膜をマスクに
して、前記被加工体をパターニングする工程と、 次いで、該レジストパターンおよび該薄膜を除去する工
程とを有する微細パターンの形成方法。 - 【請求項２】 レジストパターン寸法が、形成すべき最
終パターン寸法よりも大である、請求項１の微細パター
ンの形成方法。 - 【請求項３】 薄膜形成を、アモルファスカーボンを用
いてプラズマＣＶＤ法もしくはスパッタ法で行うか、又
はポリパラキシレン樹脂を用いてＣＶＤ法により行う請
求項１又は２のいずれか１項記載の形成方法。 - 【請求項４】 薄膜の膜厚が１０００Å以下である請求
項１〜３のいずれか１項記載の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4011242A JPH05206085A (ja) | 1992-01-24 | 1992-01-24 | 微細パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4011242A JPH05206085A (ja) | 1992-01-24 | 1992-01-24 | 微細パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206085A true JPH05206085A (ja) | 1993-08-13 |
Family
ID=11772469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4011242A Withdrawn JPH05206085A (ja) | 1992-01-24 | 1992-01-24 | 微細パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206085A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129850A (ja) * | 1995-10-18 | 1997-05-16 | Lg Semicon Co Ltd | 半導体素子の高誘電率キャパシター及びその製造方法 |
| KR100650859B1 (ko) * | 2005-11-09 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
| WO2009140094A3 (en) * | 2008-05-13 | 2010-01-28 | Applied Materials, Inc. | Method for critical dimension shrink using conformal pecvd films |
| CN103094112A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管的鳍部的形成方法 |
-
1992
- 1992-01-24 JP JP4011242A patent/JPH05206085A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129850A (ja) * | 1995-10-18 | 1997-05-16 | Lg Semicon Co Ltd | 半導体素子の高誘電率キャパシター及びその製造方法 |
| KR100650859B1 (ko) * | 2005-11-09 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
| WO2009140094A3 (en) * | 2008-05-13 | 2010-01-28 | Applied Materials, Inc. | Method for critical dimension shrink using conformal pecvd films |
| CN103094112A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管的鳍部的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220367186A1 (en) | Patterning scheme to improve euv resist and hard mask selectivity | |
| KR100216315B1 (ko) | 에칭동안에 균일한 포토레지스트 로딩을 제공하고 형상 언더커트를 최소화하는 다중층 포토레지스트 에칭방법 | |
| US7105442B2 (en) | Ashable layers for reducing critical dimensions of integrated circuit features | |
| US5968844A (en) | Method for etching nitride features in integrated circuit construction | |
| JP2009076661A (ja) | 半導体装置の製造方法 | |
| US8293460B2 (en) | Double exposure patterning with carbonaceous hardmask | |
| JP3361918B2 (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| KR20050065745A (ko) | 반도체 소자의 패턴 형성 방법 | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JP3685832B2 (ja) | 半導体装置の製造方法 | |
| JP2006019496A (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| JP3277652B2 (ja) | ドライエッチング方法 | |
| KR100587039B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| JPH11186230A (ja) | 半導体装置の製造方法 | |
| KR100816210B1 (ko) | 반도체 장치 형성 방법 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| US6541387B1 (en) | Process for implementation of a hardmask | |
| KR100487415B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20080099994A (ko) | 반도체 소자의 하드 마스크 패턴 형성방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| JPH06244157A (ja) | 半導体装置の製造方法 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| CN121057244A (zh) | 鳍式场效应晶体管中鳍片结构的制备方法和鳍片结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |