JPH05206122A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05206122A JPH05206122A JP1356092A JP1356092A JPH05206122A JP H05206122 A JPH05206122 A JP H05206122A JP 1356092 A JP1356092 A JP 1356092A JP 1356092 A JP1356092 A JP 1356092A JP H05206122 A JPH05206122 A JP H05206122A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gold
- wiring
- electroless plating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010931 gold Substances 0.000 claims abstract description 39
- 229910052737 gold Inorganic materials 0.000 claims abstract description 25
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000007772 electroless plating Methods 0.000 claims abstract description 13
- 239000012190 activator Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000003054 catalyst Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 230000003197 catalytic effect Effects 0.000 abstract description 5
- 238000007747 plating Methods 0.000 abstract description 4
- 238000009713 electroplating Methods 0.000 abstract description 3
- 238000007598 dipping method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 84
- 239000007789 gas Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 101150003085 Pdcl gene Proteins 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】金配線に被着させる絶縁膜との密着性の良い金
属膜を容易にしかも簡単に形成する。 【構成】絶縁膜１２を堆積した半導体基板１１上に金属
膜を介して形成された金メッキ配線１６上に、無電解メ
ッキの触媒活性剤を用いてＰｄ膜１７を被着する。
属膜を容易にしかも簡単に形成する。 【構成】絶縁膜１２を堆積した半導体基板１１上に金属
膜を介して形成された金メッキ配線１６上に、無電解メ
ッキの触媒活性剤を用いてＰｄ膜１７を被着する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に金配線を有する半導体装置の製造方法に関す
る。
関し、特に金配線を有する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】現在ＩＣから超ＬＳＩまでのほとんどの
半導体装置においては、オーミック特性を得ると共にＡ
ｌスパイク抑制のため、配線材としてＡｌ−Ｓｉ，Ａｌ
−Ｓｉ−Ｃｕ等のＡｌ合金が用いられている。しかし、
配線材としてＡｌ合金を用いても、熱処理に伴うヒロッ
クの形成やマイグレーショの発生が避けられないため、
信頼性の点で非常に問題があった。これに対処するた
め、配線材として金（Ａｕ）が用いられはじめている。
しかし、金は配線材としては、安定で信頼性も高いが、
層間膜との密着性が極めて悪いという欠点があった。以
下図３を用い、従来の金配線の形成方法について説明す
る。
半導体装置においては、オーミック特性を得ると共にＡ
ｌスパイク抑制のため、配線材としてＡｌ−Ｓｉ，Ａｌ
−Ｓｉ−Ｃｕ等のＡｌ合金が用いられている。しかし、
配線材としてＡｌ合金を用いても、熱処理に伴うヒロッ
クの形成やマイグレーショの発生が避けられないため、
信頼性の点で非常に問題があった。これに対処するた
め、配線材として金（Ａｕ）が用いられはじめている。
しかし、金は配線材としては、安定で信頼性も高いが、
層間膜との密着性が極めて悪いという欠点があった。以
下図３を用い、従来の金配線の形成方法について説明す
る。
【０００３】まず図３（ａ）に示すように、Ｓｉ等の半
導体基板１１上に堆積された単層または複数層の酸化膜
等からなる絶縁膜１２上にＴｉ膜１３及びＡｕ膜１４を
スパッタ法により順次堆積する。Ｔｉ膜１３は絶縁膜と
の密着性を良くする為であり、Ｔｉの他ＴｉＷやＣｒ等
でもよい。またＡｕ膜１４は、バリア性及びメッキ性等
を良くするためのものであり、Ｎｉ，Ｃｕ，Ｐｔ等を用
いる。またこれらの金属膜は電解メッキ時の給電層とも
なるものである。Ｔｉ膜１３及びＡｕ膜１４はそれぞれ
５０〜２００ｎｍ程度の膜厚でよい。ついでフォトレジ
スト膜１５を用いて、所定領域を開孔し、電解メッキ法
により金メッキ配線１６を０．５〜２．０μｍの厚さに
形成する。
導体基板１１上に堆積された単層または複数層の酸化膜
等からなる絶縁膜１２上にＴｉ膜１３及びＡｕ膜１４を
スパッタ法により順次堆積する。Ｔｉ膜１３は絶縁膜と
の密着性を良くする為であり、Ｔｉの他ＴｉＷやＣｒ等
でもよい。またＡｕ膜１４は、バリア性及びメッキ性等
を良くするためのものであり、Ｎｉ，Ｃｕ，Ｐｔ等を用
いる。またこれらの金属膜は電解メッキ時の給電層とも
なるものである。Ｔｉ膜１３及びＡｕ膜１４はそれぞれ
５０〜２００ｎｍ程度の膜厚でよい。ついでフォトレジ
スト膜１５を用いて、所定領域を開孔し、電解メッキ法
により金メッキ配線１６を０．５〜２．０μｍの厚さに
形成する。
【０００４】次に図３（ｂ）に示すように、金メッキ配
線１６をマスクとして、ＲＩＥ法により、Ｔｉ膜１３及
びＡｕ膜１４を順次除去する。これら金属膜の除去に
は、金属膜の種類によりガス系を選択する。次に、金メ
ッキ配線１６を含む全面に金属膜２２を形成する。金属
膜２２は上層に形成される絶縁膜との密着性を得るため
のものであり、ＴｉＷ，Ｔｉ，Ｐｄ等で形成し、膜厚は
１０〜１００ｎｍとする。
線１６をマスクとして、ＲＩＥ法により、Ｔｉ膜１３及
びＡｕ膜１４を順次除去する。これら金属膜の除去に
は、金属膜の種類によりガス系を選択する。次に、金メ
ッキ配線１６を含む全面に金属膜２２を形成する。金属
膜２２は上層に形成される絶縁膜との密着性を得るため
のものであり、ＴｉＷ，Ｔｉ，Ｐｄ等で形成し、膜厚は
１０〜１００ｎｍとする。
【０００５】次に図３（ｃ）に示すように、フォトレジ
スト膜１５Ａをマスクとしてパターニングを行ない、所
定領域のみに金属膜２２を残す。金属膜２２の除去に
は、ウェット法ならば、過酸化水素，希弗酸を、またＲ
ＩＥ法ならばＣＦ4 系のガスを用いる。次に全面に無機
系絶縁膜としてＣＶＤ酸化膜１８を０．５〜１．０μｍ
程度形成する。
スト膜１５Ａをマスクとしてパターニングを行ない、所
定領域のみに金属膜２２を残す。金属膜２２の除去に
は、ウェット法ならば、過酸化水素，希弗酸を、またＲ
ＩＥ法ならばＣＦ4 系のガスを用いる。次に全面に無機
系絶縁膜としてＣＶＤ酸化膜１８を０．５〜１．０μｍ
程度形成する。
【０００６】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、絶縁膜との密着性を得るための金属膜
２２を、金メッキ配線１６に対してセルフアラインで形
成することが困難である。このため、目ずれによっては
配線間または電極間に短絡を生じるため、微細配線には
使用できないという欠点があった。また、従来の方法で
は工程が複雑で長いという欠点もあった。
の製造方法では、絶縁膜との密着性を得るための金属膜
２２を、金メッキ配線１６に対してセルフアラインで形
成することが困難である。このため、目ずれによっては
配線間または電極間に短絡を生じるため、微細配線には
使用できないという欠点があった。また、従来の方法で
は工程が複雑で長いという欠点もあった。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体素子が形成された半導体基板上に絶縁
膜を介して金配線を形成する工程と、この金配線の表面
に絶縁膜との密着性の良い金属膜を無電解メッキ用の触
媒活性剤の被着または無電解メッキにより形成する工程
とを含むものである。
造方法は、半導体素子が形成された半導体基板上に絶縁
膜を介して金配線を形成する工程と、この金配線の表面
に絶縁膜との密着性の良い金属膜を無電解メッキ用の触
媒活性剤の被着または無電解メッキにより形成する工程
とを含むものである。
【０００８】
【実施例】次に図面を参照して本発明の実施例について
説明する。図１（ａ）〜（ｃ）は本発明の第１の実施例
を説明するための工程順に示した半導体チップの断面図
である。
説明する。図１（ａ）〜（ｃ）は本発明の第１の実施例
を説明するための工程順に示した半導体チップの断面図
である。
【０００９】まず図１（ａ）に示すように、Ｓｉ等の半
導体基板１１上に単層もしくは複数層の酸化膜等からな
る絶縁膜１２を堆積し、この上にＴｉ膜１３及びＡｕ膜
１４を順次スパッタ法によりそれぞれ５０〜２００ｎｍ
の厚さに形成する。Ｔｉ膜１３は、絶縁膜１２との密着
性及びバリア性を良くするためであり、Ｔｉの他Ｔｉ
Ｗ，Ｃｒ等を用いる。また、Ａｕ膜１４は、バリア性及
びメッキ性を良くするためのものであり、Ａｕの他Ｃ
ｕ，Ｐｔ，Ｎｉ等を用いる。次にフォトレジスト膜１５
を用いて、所定領域を開孔したのち、Ｔｉ膜１３，Ａｕ
膜１４を給電層として電解メッキ法により厚さ０．５〜
２．０μｍの金メッキ配線１６を形成する。
導体基板１１上に単層もしくは複数層の酸化膜等からな
る絶縁膜１２を堆積し、この上にＴｉ膜１３及びＡｕ膜
１４を順次スパッタ法によりそれぞれ５０〜２００ｎｍ
の厚さに形成する。Ｔｉ膜１３は、絶縁膜１２との密着
性及びバリア性を良くするためであり、Ｔｉの他Ｔｉ
Ｗ，Ｃｒ等を用いる。また、Ａｕ膜１４は、バリア性及
びメッキ性を良くするためのものであり、Ａｕの他Ｃ
ｕ，Ｐｔ，Ｎｉ等を用いる。次にフォトレジスト膜１５
を用いて、所定領域を開孔したのち、Ｔｉ膜１３，Ａｕ
膜１４を給電層として電解メッキ法により厚さ０．５〜
２．０μｍの金メッキ配線１６を形成する。
【００１０】次に図１（ｂ）に示すように、フォトレジ
スト膜１５を除去したのち、金メッキ配線１６をマスク
として、ＲＩＥ法によりＡｕ膜１４及びＴｉ膜１３を順
次除去する。エッチングガスとしてはＡｒ，Ｏ2 ，Ｎ
ｅ，ＳＦ6 ，Ｃ2 Ｃｌ2 Ｆ4 等があり、金属膜の種類に
よってそれぞれ選択する。
スト膜１５を除去したのち、金メッキ配線１６をマスク
として、ＲＩＥ法によりＡｕ膜１４及びＴｉ膜１３を順
次除去する。エッチングガスとしてはＡｒ，Ｏ2 ，Ｎ
ｅ，ＳＦ6 ，Ｃ2 Ｃｌ2 Ｆ4 等があり、金属膜の種類に
よってそれぞれ選択する。
【００１１】次に図１（ｃ）に示すように、金メッキ配
線１６を無電解メッキ用の前処理に用いる触媒活性材に
２〜５分間浸漬し、金メッキ配線１６の表面及び両側面
に触媒活性剤のＰｄ膜１７を被着させる。活性剤として
は日本カニゼン社のレッドシューマーや田中貴金属工業
のサーキットプレップ３３１６等を用いる。レッドシュ
ーマーの場合、塩化パラジウム（ＰｄＣｌ2 ）が主体と
なっているためＰｄ膜１７が形成される。この後、必要
に応じて３００〜５００℃で１０〜３０分程度熱処理を
施す。この処理により金メッキ配線１６の表面にＰｄの
薄膜が形成され、次の絶縁膜との密着性が確保される。
次に全面に絶縁膜としてＣＶＤ酸化膜１８を０．５〜
１．０μｍの厚さに形成する。
線１６を無電解メッキ用の前処理に用いる触媒活性材に
２〜５分間浸漬し、金メッキ配線１６の表面及び両側面
に触媒活性剤のＰｄ膜１７を被着させる。活性剤として
は日本カニゼン社のレッドシューマーや田中貴金属工業
のサーキットプレップ３３１６等を用いる。レッドシュ
ーマーの場合、塩化パラジウム（ＰｄＣｌ2 ）が主体と
なっているためＰｄ膜１７が形成される。この後、必要
に応じて３００〜５００℃で１０〜３０分程度熱処理を
施す。この処理により金メッキ配線１６の表面にＰｄの
薄膜が形成され、次の絶縁膜との密着性が確保される。
次に全面に絶縁膜としてＣＶＤ酸化膜１８を０．５〜
１．０μｍの厚さに形成する。
【００１２】このように第１の実施例によれば、金メッ
キ配線１６上のみにＰｄ膜が形成されるため、従来のよ
うに配線間の短絡の発生等はなくなる。
キ配線１６上のみにＰｄ膜が形成されるため、従来のよ
うに配線間の短絡の発生等はなくなる。
【００１３】次に第２の実施例について説明する。この
第２の実施例は、絶縁膜と密着性の良い金属膜を無電解
メッキ法により形成するものである。
第２の実施例は、絶縁膜と密着性の良い金属膜を無電解
メッキ法により形成するものである。
【００１４】まず第１の実施例と同様に操作し図１
（ｂ）に示した金メッキ配線１６を形成する。次に無電
解メッキ法により、この金メッキ配線１６の表面のみに
厚さ１０〜５０ｎｍの金属膜を形成する。絶縁膜との密
着性の良い金属としては．Ｎｉ，Ｔｉ，Ｐｄ，Ｐｔ等を
用いる。金属膜形成後、必要に応じて３００〜５００℃
の熱処理を行う。以下第１の実施例と同様に、層間膜と
して全面にＣＶＤ酸化膜１８を形成する。
（ｂ）に示した金メッキ配線１６を形成する。次に無電
解メッキ法により、この金メッキ配線１６の表面のみに
厚さ１０〜５０ｎｍの金属膜を形成する。絶縁膜との密
着性の良い金属としては．Ｎｉ，Ｔｉ，Ｐｄ，Ｐｔ等を
用いる。金属膜形成後、必要に応じて３００〜５００℃
の熱処理を行う。以下第１の実施例と同様に、層間膜と
して全面にＣＶＤ酸化膜１８を形成する。
【００１５】図２（ａ）〜（ｃ）は本発明の第３の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００１６】まず図２（ａ）に示すように、第１の実施
例と同様に半導体基板１１上に絶縁膜１２を堆積し、こ
の上にＴｉ膜１３及びＡｕ膜１４を順次スパッタ法によ
り形成する。次でさらに金配線を形成するためスパッタ
法により厚さ０．３〜１．０μｍの金膜１９と厚さ１０
０〜２００ｎｍのＴｉＷ膜２０を順次堆積する。次にＴ
ｉＷ膜２０をフォトレジストを用いてパターニングし、
マスクを形成する。
例と同様に半導体基板１１上に絶縁膜１２を堆積し、こ
の上にＴｉ膜１３及びＡｕ膜１４を順次スパッタ法によ
り形成する。次でさらに金配線を形成するためスパッタ
法により厚さ０．３〜１．０μｍの金膜１９と厚さ１０
０〜２００ｎｍのＴｉＷ膜２０を順次堆積する。次にＴ
ｉＷ膜２０をフォトレジストを用いてパターニングし、
マスクを形成する。
【００１７】次に図２（ｂ）に示すように、ＴｉＷ膜２
０をマスクとして、ＲＩＥ法により金膜１９及びＡｕ膜
１４を除去し金配線１９Ａを形成する。このエッチング
にはＡｒ＋Ｏ2 系またはＮｅ＋Ｏ2 系のガスを用いる。
エッチレートは１００〜２００ｎｍ／ｍｉｎが得られ
る。
０をマスクとして、ＲＩＥ法により金膜１９及びＡｕ膜
１４を除去し金配線１９Ａを形成する。このエッチング
にはＡｒ＋Ｏ2 系またはＮｅ＋Ｏ2 系のガスを用いる。
エッチレートは１００〜２００ｎｍ／ｍｉｎが得られ
る。
【００１８】次にＲＩＥ法またはウェットエッチング法
により、マスクとして用いたＴｉＷ膜２０とＴｉ膜１３
を同時に除去する。ＲＩＥ法の場合には、Ａｒ＋Ｃ2 Ｃ
ｌ2Ｆ4 ，Ｎｅ＋ＳＦ6 等のガス系を、またウェットエ
ッチング法の場合には、過酸化水素水を用いる。
により、マスクとして用いたＴｉＷ膜２０とＴｉ膜１３
を同時に除去する。ＲＩＥ法の場合には、Ａｒ＋Ｃ2 Ｃ
ｌ2Ｆ4 ，Ｎｅ＋ＳＦ6 等のガス系を、またウェットエ
ッチング法の場合には、過酸化水素水を用いる。
【００１９】以下図２（ｃ）に示すように、第１の実施
例と同様に操作し、金配線１９Ａの表面にＰｄ膜１７を
形成したのち、全面に絶縁膜として厚さ約２μｍのポリ
イミド膜２１を形成する。
例と同様に操作し、金配線１９Ａの表面にＰｄ膜１７を
形成したのち、全面に絶縁膜として厚さ約２μｍのポリ
イミド膜２１を形成する。
【００２０】このように本発明では、層間絶縁膜として
無機系，有機系どちらでも使用することができる。特に
有機系の絶縁膜を用いることにより、平坦性を大幅に向
上させることができる。
無機系，有機系どちらでも使用することができる。特に
有機系の絶縁膜を用いることにより、平坦性を大幅に向
上させることができる。
【００２１】
【発明の効果】以上説明したように本発明は、金配線の
表面に形成する絶縁膜との密着性の良い金属膜を無電解
メッキまたは無電解メッキに用いる触媒活性剤により被
覆するようにしているので、簡単でしかもセルフアライ
ンで形成することができる。このため、従来のように、
目ずれによる配線等の短絡が生ずることもないため、信
頼性の高い半導体装置が得られる。
表面に形成する絶縁膜との密着性の良い金属膜を無電解
メッキまたは無電解メッキに用いる触媒活性剤により被
覆するようにしているので、簡単でしかもセルフアライ
ンで形成することができる。このため、従来のように、
目ずれによる配線等の短絡が生ずることもないため、信
頼性の高い半導体装置が得られる。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第３の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】従来の半導体装置の製造方法の一例を説明する
ための半導体チップの断面図。
ための半導体チップの断面図。
１１ 半導体基板 １２ 絶縁膜 １３ Ｔｉ膜 １４ Ａｕ膜 １５，１５Ａ フォトレジスト膜 １６ 金メッキ配線 １７ Ｐｄ膜 １８ ＣＶＤ酸化膜 １９ 金膜 １９Ａ 金配線 ２０ ＴｉＷ膜 ２１ ポリイミド膜
Claims (2)
- 【請求項１】 半導体素子が形成された半導体基板上に
絶縁膜を介して金配線を形成する工程と、この金配線の
表面に絶縁膜との密着性の良い金属膜を無電解メッキ用
の触媒活性剤の被着により形成する工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項２】 密着性の良い金属膜を無電解メッキ法に
より形成する請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1356092A JPH05206122A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1356092A JPH05206122A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206122A true JPH05206122A (ja) | 1993-08-13 |
Family
ID=11836564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1356092A Withdrawn JPH05206122A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206122A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335636A (ja) * | 2006-06-15 | 2007-12-27 | Mitsubishi Electric Corp | 半導体装置 |
| CN114334807A (zh) * | 2021-12-24 | 2022-04-12 | 成都亚光电子股份有限公司 | 一种微波薄膜集成电路的制备方法 |
-
1992
- 1992-01-29 JP JP1356092A patent/JPH05206122A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335636A (ja) * | 2006-06-15 | 2007-12-27 | Mitsubishi Electric Corp | 半導体装置 |
| CN114334807A (zh) * | 2021-12-24 | 2022-04-12 | 成都亚光电子股份有限公司 | 一种微波薄膜集成电路的制备方法 |
| CN114334807B (zh) * | 2021-12-24 | 2025-09-09 | 成都亚光电子股份有限公司 | 一种微波薄膜集成电路的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5310699A (en) | Method of manufacturing a bump electrode | |
| JPH06120351A (ja) | 半導体装置の製造方法 | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JPH05206122A (ja) | 半導体装置の製造方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JP2985326B2 (ja) | 半導体装置の製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP4783833B2 (ja) | 半導体装置 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPH04116953A (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP2646897B2 (ja) | 多層配線の形成方法 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JPH05109649A (ja) | 半導体装置の製造方法 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPH0290623A (ja) | 半導体装置の製造方法 | |
| JPH0621058A (ja) | 半導体装置 | |
| JPS5918659A (ja) | 多層配線の形成方法 | |
| JPH06291194A (ja) | 半導体装置の製造方法 | |
| JPH04170031A (ja) | 金属配線の形成方法 | |
| JPH08181140A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |