JPH05206145A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05206145A JPH05206145A JP1451092A JP1451092A JPH05206145A JP H05206145 A JPH05206145 A JP H05206145A JP 1451092 A JP1451092 A JP 1451092A JP 1451092 A JP1451092 A JP 1451092A JP H05206145 A JPH05206145 A JP H05206145A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon film
- heat treatment
- back surface
- silicon substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲッタリング効果の高い裏面ポリシリコンを
形成する。 【構成】 １０５０℃を超える高温の熱処理時に第１の
ポリシリコン膜を用いてゲッタリングを行い、その膜は
次の熱処理までに除去する。その後に新たに第２のポリ
シリコン膜８を裏面に堆積することで、後のゲッタリン
グ効果を高める。 【効果】 第１のポリシリコン膜を除去しない場合に比
べて、除去した後に再度第２のポリシリコン膜を堆積す
ることによって、５０パーセント以上の鉄原子のゲッタ
リング効果が確認された。
形成する。 【構成】 １０５０℃を超える高温の熱処理時に第１の
ポリシリコン膜を用いてゲッタリングを行い、その膜は
次の熱処理までに除去する。その後に新たに第２のポリ
シリコン膜８を裏面に堆積することで、後のゲッタリン
グ効果を高める。 【効果】 第１のポリシリコン膜を除去しない場合に比
べて、除去した後に再度第２のポリシリコン膜を堆積す
ることによって、５０パーセント以上の鉄原子のゲッタ
リング効果が確認された。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に半導体シリコン基板のゲッタリング方法に関す
るものである。
法、特に半導体シリコン基板のゲッタリング方法に関す
るものである。
【０００２】
【従来の技術】半導体シリコン基板中の重金属ゲッタリ
ングの方法として、半導体シリコン基板に直接ポリシリ
コンを堆積することによりゲッタリングする方法が、１
９９１年第３８回応用物理学関連技術講演会３０ｐ−Ｚ
Ｌ−１１等において報告されている。
ングの方法として、半導体シリコン基板に直接ポリシリ
コンを堆積することによりゲッタリングする方法が、１
９９１年第３８回応用物理学関連技術講演会３０ｐ−Ｚ
Ｌ−１１等において報告されている。
【０００３】図７および図８は、従来の半導体装置の製
造方法を示す工程断面図である。図７は、半導体シリコ
ン基板１の両面に酸化膜２を形成し、表面にレジスト膜
を形成して、裏面の酸化膜２を湿式エッチング法により
除去し、その後、両面に、１μｍ程度の厚さの裏面ポリ
シリコン膜３および表面ポリシリコン膜４を堆積する工
程を示す。図８は、裏面にレジストを形成して、表面の
ポリシリコン膜４を除去し、高温長時間熱処理により、
ウェル層６，７の形成を行なう工程である。ここで、５
は裏面ポリシリコン膜３上に形成された裏面酸化膜であ
る。
造方法を示す工程断面図である。図７は、半導体シリコ
ン基板１の両面に酸化膜２を形成し、表面にレジスト膜
を形成して、裏面の酸化膜２を湿式エッチング法により
除去し、その後、両面に、１μｍ程度の厚さの裏面ポリ
シリコン膜３および表面ポリシリコン膜４を堆積する工
程を示す。図８は、裏面にレジストを形成して、表面の
ポリシリコン膜４を除去し、高温長時間熱処理により、
ウェル層６，７の形成を行なう工程である。ここで、５
は裏面ポリシリコン膜３上に形成された裏面酸化膜であ
る。
【０００４】その状態にて、超ＬＳＩ形成のプロセスを
行なう。この方法により、ポリシリコン膜３中に重金属
が取り込まれ、表面素子形成部分への電気的特性への影
響が減少する。なお、この方法に加えて、裏面のポリシ
リコン膜の形成方法には、両面にポリシリコン堆積後、
表面のポリシリコン膜を研磨することによって形成する
方法も用いられている。
行なう。この方法により、ポリシリコン膜３中に重金属
が取り込まれ、表面素子形成部分への電気的特性への影
響が減少する。なお、この方法に加えて、裏面のポリシ
リコン膜の形成方法には、両面にポリシリコン堆積後、
表面のポリシリコン膜を研磨することによって形成する
方法も用いられている。
【０００５】
【発明が解決しようとする課題】従来の方法において
は、ポリシリコン膜堆積後に１０５０℃を越える熱処理
を行なうことにより、ポリシリコン膜の粒径は成長し、
そのために、この結晶粒に存在する結晶粒界が減少し
て、ゲッタリング効果は減少するという問題点がある。
は、ポリシリコン膜堆積後に１０５０℃を越える熱処理
を行なうことにより、ポリシリコン膜の粒径は成長し、
そのために、この結晶粒に存在する結晶粒界が減少し
て、ゲッタリング効果は減少するという問題点がある。
【０００６】また、高温の熱処理に用いる電気炉の炉心
管はＳｉＣ製であるために、石英に比べて重金属汚染に
弱い。そのために熱処理中における重金属汚染が起り易
い。さらに、ＣＭＯＳＬＳＩのウェルのドライブインな
どの高温熱処理が終了後において、比較的低温の熱処理
においても重金属が半導体シリコン基板の表面側に拡散
してしまうと電気特性の劣化につながるため、十分な裏
面ゲッタリング層が必要となる。ここで高温熱処理時に
形成されていたポリシリコン膜を残しておくことは高温
熱処理により、裏面のポリシリコン中にゲッターされた
重金属を工程の最後まで裏面に残しておくこととなり汚
染源をつねに半導体シリコン基板の裏に持っていること
になってしまい、重大な欠陥を生み出す原因となる。
管はＳｉＣ製であるために、石英に比べて重金属汚染に
弱い。そのために熱処理中における重金属汚染が起り易
い。さらに、ＣＭＯＳＬＳＩのウェルのドライブインな
どの高温熱処理が終了後において、比較的低温の熱処理
においても重金属が半導体シリコン基板の表面側に拡散
してしまうと電気特性の劣化につながるため、十分な裏
面ゲッタリング層が必要となる。ここで高温熱処理時に
形成されていたポリシリコン膜を残しておくことは高温
熱処理により、裏面のポリシリコン中にゲッターされた
重金属を工程の最後まで裏面に残しておくこととなり汚
染源をつねに半導体シリコン基板の裏に持っていること
になってしまい、重大な欠陥を生み出す原因となる。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、これらの問題に鑑みなされたもので、半導体
シリコン基板の裏面に第１のポリシリコン膜を堆積する
工程と、１０５０℃を越える第１の熱処理を行なう工程
と、前記第１の熱処理後に前記第１のポリシリコン膜を
除去する工程と、前記半導体シリコン基板の裏面に第２
のポリシリコン膜を堆積する工程と備えたものである。
造方法は、これらの問題に鑑みなされたもので、半導体
シリコン基板の裏面に第１のポリシリコン膜を堆積する
工程と、１０５０℃を越える第１の熱処理を行なう工程
と、前記第１の熱処理後に前記第１のポリシリコン膜を
除去する工程と、前記半導体シリコン基板の裏面に第２
のポリシリコン膜を堆積する工程と備えたものである。
【０００８】
【作用】本発明は、上記した構成により、高温時にグレ
インが成長し、重金属を多く含んだポリシリコン膜を除
去することによって、重金属の大部分を除いてしまい、
再度グレイン寸法の小さくゲッタリング効果の高いポリ
シリコン膜を裏面に形成することによりゲッタリング効
果を高める。
インが成長し、重金属を多く含んだポリシリコン膜を除
去することによって、重金属の大部分を除いてしまい、
再度グレイン寸法の小さくゲッタリング効果の高いポリ
シリコン膜を裏面に形成することによりゲッタリング効
果を高める。
【０００９】
【実施例】図１から図４は、本発明の一実施例における
半導体装置の製造方法の工程断面図である。半導体シリ
コン基板１の裏面に直接第１のポリシリコン膜を形成す
る。この時、表面は酸化膜２を介して、表面ポリシリコ
ン膜４が形成される（図１）。次に、表面ポリシリコン
膜４を除去し、表面にウェル層６，７を形成のため、ボ
ロンあるいはリン原子をイオン注入で、半導体シリコン
基板１に導入する。そして基板内部に深いウェル層６，
７を形成するため、熱拡散を１２００℃で１０時間程度
行なう（図２）。この後、裏面の第１のポリシリコン膜
３をケミカルドライエッチング法のようなシリコンと酸
化膜の高選択エッチング方法を用いて、半導体シリコン
基板１の基板シリコン表面までのエッチングを行なう
（図３）。この後、再度全面に酸化膜を形成後、裏面に
形成された酸化膜を除去して、両面にポリシリコン膜を
堆積する。そして表面側のポリシリコン膜のみを除去
し、裏面に第２のポリシリコン膜８だけを残す。その後
の工程において、この第２のポリシリコン膜８形成後
に、第２のポリシリコン膜８中に不純物が拡散しないよ
うに、その表面に酸化膜９を形成しておく（図４）。
半導体装置の製造方法の工程断面図である。半導体シリ
コン基板１の裏面に直接第１のポリシリコン膜を形成す
る。この時、表面は酸化膜２を介して、表面ポリシリコ
ン膜４が形成される（図１）。次に、表面ポリシリコン
膜４を除去し、表面にウェル層６，７を形成のため、ボ
ロンあるいはリン原子をイオン注入で、半導体シリコン
基板１に導入する。そして基板内部に深いウェル層６，
７を形成するため、熱拡散を１２００℃で１０時間程度
行なう（図２）。この後、裏面の第１のポリシリコン膜
３をケミカルドライエッチング法のようなシリコンと酸
化膜の高選択エッチング方法を用いて、半導体シリコン
基板１の基板シリコン表面までのエッチングを行なう
（図３）。この後、再度全面に酸化膜を形成後、裏面に
形成された酸化膜を除去して、両面にポリシリコン膜を
堆積する。そして表面側のポリシリコン膜のみを除去
し、裏面に第２のポリシリコン膜８だけを残す。その後
の工程において、この第２のポリシリコン膜８形成後
に、第２のポリシリコン膜８中に不純物が拡散しないよ
うに、その表面に酸化膜９を形成しておく（図４）。
【００１０】また、裏面の第２のポリシリコン膜８表面
に窒化膜を形成しておくことによって、ウェットエッチ
ング時の裏面の酸化膜９の除去を防ぐことができる。こ
の時には、窒化膜と第２のポリシリコン膜８の間には酸
化膜を含んでいても影響が少ない。これらの方法により
工程数の増加はあるが、簡単な方法で、大きな効果を持
つゲッタリング層の形成が可能となり、実用的な価値は
極めて高い。
に窒化膜を形成しておくことによって、ウェットエッチ
ング時の裏面の酸化膜９の除去を防ぐことができる。こ
の時には、窒化膜と第２のポリシリコン膜８の間には酸
化膜を含んでいても影響が少ない。これらの方法により
工程数の増加はあるが、簡単な方法で、大きな効果を持
つゲッタリング層の形成が可能となり、実用的な価値は
極めて高い。
【００１１】図５には、このゲッタリングにより半導体
シリコン基板１中の鉄のゲッタリングの効果を示す。図
中の１０は、従来法に相当するものであり、ポリシリコ
ン膜を形成後に、１１００℃の高温熱処理工程を加えた
ポリシリコン膜中の鉄の分布をＳＩＭＳにて評価したも
のである。
シリコン基板１中の鉄のゲッタリングの効果を示す。図
中の１０は、従来法に相当するものであり、ポリシリコ
ン膜を形成後に、１１００℃の高温熱処理工程を加えた
ポリシリコン膜中の鉄の分布をＳＩＭＳにて評価したも
のである。
【００１２】また、図６には、最大９５０℃の熱処理し
か加えていないポリシリコン膜を用いた時のポリシリコ
ン膜中への鉄の分布を示す結果である。なお、鉄の故意
汚染は、鉄を含む溶液をウェーハ表面に塗布して熱拡散
したものである。なお、一般に１０５０℃未満の温度の
場合には、ポリシリコン膜の粒成長は０．５μｍ径以下
であり、ゲッタリング効果の低減は少なかった。また、
ポリシリコン膜中に不純物を１０19ｃｍ-2以下で高濃度
にドーピングすると、ゲッタリング効果が低下する。ま
た、裏面のポリシリコン膜堆積前に半導体シリコン基板
１の裏面の自然酸化膜を除去すると、半導体シリコン基
板１からの結晶成長の影響で、結晶粒の成長が起こり、
ポリシリコン膜の重金属のゲッタリング効果が低下す
る。この発明の方法で作成した試料について、鉄をスピ
ンコートにて、故意に汚染を行なったときのゲッタリン
グの効果を裏面のポリシリコン中の鉄の量を定量測定す
ることで評価した。その結果、最初のポリシリコン膜を
そのままにして、ＣＭＯＳ素子の製造工程を行なったも
のでは、裏面のポリシリコン膜中に汚染した鉄の３０パ
ーセントが検出された。それに対して、本発明の結果に
おいては、５０パーセントの鉄が裏面にゲッタリングさ
れており、本発明の効果は非常に大きかった。つまり、
最初に除去したポリシリコン膜中の量と合わせると８０
パーセントの鉄を除去できたことになる。
か加えていないポリシリコン膜を用いた時のポリシリコ
ン膜中への鉄の分布を示す結果である。なお、鉄の故意
汚染は、鉄を含む溶液をウェーハ表面に塗布して熱拡散
したものである。なお、一般に１０５０℃未満の温度の
場合には、ポリシリコン膜の粒成長は０．５μｍ径以下
であり、ゲッタリング効果の低減は少なかった。また、
ポリシリコン膜中に不純物を１０19ｃｍ-2以下で高濃度
にドーピングすると、ゲッタリング効果が低下する。ま
た、裏面のポリシリコン膜堆積前に半導体シリコン基板
１の裏面の自然酸化膜を除去すると、半導体シリコン基
板１からの結晶成長の影響で、結晶粒の成長が起こり、
ポリシリコン膜の重金属のゲッタリング効果が低下す
る。この発明の方法で作成した試料について、鉄をスピ
ンコートにて、故意に汚染を行なったときのゲッタリン
グの効果を裏面のポリシリコン中の鉄の量を定量測定す
ることで評価した。その結果、最初のポリシリコン膜を
そのままにして、ＣＭＯＳ素子の製造工程を行なったも
のでは、裏面のポリシリコン膜中に汚染した鉄の３０パ
ーセントが検出された。それに対して、本発明の結果に
おいては、５０パーセントの鉄が裏面にゲッタリングさ
れており、本発明の効果は非常に大きかった。つまり、
最初に除去したポリシリコン膜中の量と合わせると８０
パーセントの鉄を除去できたことになる。
【００１３】高温の熱処理においても、高温熱処理に続
いて起る比較的低温の熱処理においても、重金属のゲッ
タリング効果が十分に得られる。高温熱処理時に形成し
ていた裏面ポリシリコン膜を高温熱処理後に一端除去
し、再度裏面にポリシリコン膜を形成し、その後の熱処
理工程におけるゲッタリング効果を高めるものである。
それと同時に高温熱処理時にゲッターされた重金属汚染
層を除去できる効果がある。
いて起る比較的低温の熱処理においても、重金属のゲッ
タリング効果が十分に得られる。高温熱処理時に形成し
ていた裏面ポリシリコン膜を高温熱処理後に一端除去
し、再度裏面にポリシリコン膜を形成し、その後の熱処
理工程におけるゲッタリング効果を高めるものである。
それと同時に高温熱処理時にゲッターされた重金属汚染
層を除去できる効果がある。
【００１４】
【発明の効果】以上、本発明によれば、第１のポリシリ
コン膜を高温で処理することで、ゲッタリング能力は減
少する。このために、一旦除去して後に再度第２のポリ
シリコン膜を形成することによって、重金属の汚染を低
減でき、電気特性の劣化を抑えた高性能素子を形成でき
る。
コン膜を高温で処理することで、ゲッタリング能力は減
少する。このために、一旦除去して後に再度第２のポリ
シリコン膜を形成することによって、重金属の汚染を低
減でき、電気特性の劣化を抑えた高性能素子を形成でき
る。
【図１】本発明の半導体装置の製造方法の一実施例を示
す第１工程断面図
す第１工程断面図
【図２】本発明の半導体装置の製造方法の一実施例を示
す第２工程断面図
す第２工程断面図
【図３】本発明の半導体装置の製造方法の一実施例を示
す第３工程断面図
す第３工程断面図
【図４】本発明の半導体装置の製造方法の一実施例を示
す第４工程断面図
す第４工程断面図
【図５】本発明の半導体シリコン基板中の鉄のゲッタリ
ングの効果を示す図
ングの効果を示す図
【図６】本発明のポリシリコン膜中への鉄の分布を示す
図
図
【図７】従来の半導体装置の製造方法の一例を示す第１
工程断面図
工程断面図
【図８】従来の半導体装置の製造方法の一例を示す第２
工程断面図
工程断面図
１ 半導体シリコン基板 ２ 酸化膜 ３ 第１の裏面ポリシリコン膜 ４ 表面ポリシリコン膜 ５，９ 裏面酸化膜 ６，７ ウェル層 ８ 第２の裏面ポリシリコン
Claims (5)
- 【請求項１】半導体シリコン基板の裏面にポリシリコン
膜を堆積する工程と、１０５０℃を越える第１の熱処理
を行なう工程と、前記第１の熱処理後で、第２の高温熱
処理を行なう前に前記ポリシリコン膜を除去する工程と
を備えた半導体装置の製造方法。 - 【請求項２】半導体シリコン基板の裏面に第１のポリシ
リコン膜を堆積する工程と、１０５０℃を越える第１の
熱処理を行なう工程と、前記第１の熱処理後に前記第１
のポリシリコン膜を除去する工程と、前記半導体シリコ
ン基板の裏面に第２のポリシリコン膜を堆積する工程と
備えた半導体装置の製造方法。 - 【請求項３】第１および第２のポリシリコン膜中の不純
物が１０19ｃｍ-2以下である請求項１または請求項２記
載の半導体装置の製造方法。 - 【請求項４】半導体シリコン基板の裏面に形成した第２
のポリシリコン膜の表面に酸化膜あるいは窒化膜を形成
する請求項２記載の半導体装置の製造方法。 - 【請求項５】半導体シリコン基板の裏面の第１のポリシ
リコン膜の堆積前に前記半導体シリコン基板の裏面に自
然酸化膜を備えた請求項１または２記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1451092A JPH05206145A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1451092A JPH05206145A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206145A true JPH05206145A (ja) | 1993-08-13 |
Family
ID=11863077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1451092A Pending JPH05206145A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206145A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017497A (ja) * | 2001-07-04 | 2003-01-17 | Nec Corp | 半導体装置の製造方法 |
| JP2009245968A (ja) * | 2008-03-28 | 2009-10-22 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2010040638A (ja) * | 2008-08-01 | 2010-02-18 | Sumco Corp | Ｓｏｉ基板の製造方法 |
| JP2010232539A (ja) * | 2009-03-27 | 2010-10-14 | Canon Inc | 半導体装置の製造方法、及び光電変換装置の製造方法 |
-
1992
- 1992-01-30 JP JP1451092A patent/JPH05206145A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017497A (ja) * | 2001-07-04 | 2003-01-17 | Nec Corp | 半導体装置の製造方法 |
| JP2009245968A (ja) * | 2008-03-28 | 2009-10-22 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2010040638A (ja) * | 2008-08-01 | 2010-02-18 | Sumco Corp | Ｓｏｉ基板の製造方法 |
| JP2010232539A (ja) * | 2009-03-27 | 2010-10-14 | Canon Inc | 半導体装置の製造方法、及び光電変換装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897362A (en) | Bonding silicon wafers | |
| JP2002184960A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP3085184B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2006344937A (ja) | シリコン上に欠陥の少ない歪みエピタキシャルゲルマニウム膜を製造する方法 | |
| JP3285723B2 (ja) | 半導体熱処理用治具及びその表面処理方法 | |
| CN1111904C (zh) | 半导体器件制造方法 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JP4344517B2 (ja) | 半導体基板及びその製造方法 | |
| JP3116487B2 (ja) | 半導体エピタキシャル基板の製造方法 | |
| JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 | |
| JP3042659B2 (ja) | 半導体ウエーハの酸化方法 | |
| JP2004152920A (ja) | 半導体装置の製造方法及び半導体製造工程の管理方法 | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| CN100472710C (zh) | 半导体基材及其制作方法 | |
| JP3001513B2 (ja) | 半導体ウェーハの製造方法 | |
| JPS5927529A (ja) | 半導体装置用ウエフアの製造方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JP4826993B2 (ja) | ｐ型シリコン単結晶ウェーハの製造方法 | |
| JPH05235006A (ja) | エピタキシャルウエハの形成方法 | |
| JP2708175B2 (ja) | ＩｎＳｂプレーナ光起電力形素子の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 | |
| JPS61154132A (ja) | 半導体装置の製造方法 | |
| JPH03173131A (ja) | 半導体装置の製造方法 |