JPS60176241A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS60176241A JPS60176241A JP59032857A JP3285784A JPS60176241A JP S60176241 A JPS60176241 A JP S60176241A JP 59032857 A JP59032857 A JP 59032857A JP 3285784 A JP3285784 A JP 3285784A JP S60176241 A JPS60176241 A JP S60176241A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- silicon
- grown
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）利用分野・技術分野
本発明は半導体基板の製造方法、符にゲッタリング方法
に関するものである。
に関するものである。
Φ）従来技術
従来、シリコン基板に内在する酸素のために析出したシ
リコン酸化物および、それによって誘起された微小欠陥
などをゲッタリングのシンク°として利用するイントリ
ンシック・ゲッタリングと呼ばれる方法は、半導体装置
あるいは半導体素子を形成する以前のシリコン基板中の
酸素濃度や素子形成時の熱処理の選択を誤ると、内部欠
陥が形成されず、ゲッタリング力不足のために、半導体
素子が劣化し、製造上の歩留シと品質が低下するという
問題が起こる。
リコン酸化物および、それによって誘起された微小欠陥
などをゲッタリングのシンク°として利用するイントリ
ンシック・ゲッタリングと呼ばれる方法は、半導体装置
あるいは半導体素子を形成する以前のシリコン基板中の
酸素濃度や素子形成時の熱処理の選択を誤ると、内部欠
陥が形成されず、ゲッタリング力不足のために、半導体
素子が劣化し、製造上の歩留シと品質が低下するという
問題が起こる。
これに対して、シリコン基板の裏面に多結晶シリコンを
成長させ、その粒界における歪場をシンクとして利用す
るイントリンシック・ゲッタリングと呼ばれる方法も公
知である。
成長させ、その粒界における歪場をシンクとして利用す
るイントリンシック・ゲッタリングと呼ばれる方法も公
知である。
しかし、従来の、多結晶シリコンの粒界を利用したこの
ゲッタリング方法では、シリコン基板中の酸素濃度が低
濃度の場合（〔Ｏ１〕＜１０×１Ｏ１７原子／ｍ）には
、多結晶シリコン成長時に低４（６００〜７００℃）且
つ長時間の熱処理が行なわれるにも拘らず内部欠陥はあ
まシ成長しない。そのため、内部欠陥を利用したイント
リンシック・ゲッタリングの効界は期待できない。従っ
て半導体装置製造プロセス中の汚染が激しい場合には、
裏面の多結晶シリコンの粒界における歪場だけでは汚染
物質をゲッタしきれずに、半導体素子の特性の劣化を抱
くという問題がある。
ゲッタリング方法では、シリコン基板中の酸素濃度が低
濃度の場合（〔Ｏ１〕＜１０×１Ｏ１７原子／ｍ）には
、多結晶シリコン成長時に低４（６００〜７００℃）且
つ長時間の熱処理が行なわれるにも拘らず内部欠陥はあ
まシ成長しない。そのため、内部欠陥を利用したイント
リンシック・ゲッタリングの効界は期待できない。従っ
て半導体装置製造プロセス中の汚染が激しい場合には、
裏面の多結晶シリコンの粒界における歪場だけでは汚染
物質をゲッタしきれずに、半導体素子の特性の劣化を抱
くという問題がある。
（Ｃ）発明の目的・問題点
本発明の目的は上記欠点を取シ除き、適度な内部欠陥密
度を持ち、これに形成する半導体素子のリーク電流を少
なくシ、特性劣化の少ない、高歩留シ、高品質の半導体
装置を製造できる半導体基板を提供することである。
度を持ち、これに形成する半導体素子のリーク電流を少
なくシ、特性劣化の少ない、高歩留シ、高品質の半導体
装置を製造できる半導体基板を提供することである。
（ｄ）発明の構成・手段
本発明の半導体基板の製造方法は、半導体基板内の酸素
濃度が（Ｏｉ）＜ｌ０ＸＩσ７原子／ｄである半導体基
板を６００℃以下で低温熱処理したのち、根基板の裏面
に多結晶シリコンを成長することを特徴とする。
濃度が（Ｏｉ）＜ｌ０ＸＩσ７原子／ｄである半導体基
板を６００℃以下で低温熱処理したのち、根基板の裏面
に多結晶シリコンを成長することを特徴とする。
（ｅ）作用
本発明によれば、半導体基板内の酸素濃度が低濃度であ
るような半導体基板において、イントリンシック・ゲッ
タリングとイクストリンシック・ゲッタリングの両ゲッ
タリング効果を兼ね備えた半導体基板を提供することが
できる。
るような半導体基板において、イントリンシック・ゲッ
タリングとイクストリンシック・ゲッタリングの両ゲッ
タリング効果を兼ね備えた半導体基板を提供することが
できる。
（ｆ）実施例
以下、図面を参照し本発明の実施例につき説明する。第
１図（ａ）〜（Ｃ）は本発明の一実施例を示す概略工程
別断面図である。以下工程順に説明する。
１図（ａ）〜（Ｃ）は本発明の一実施例を示す概略工程
別断面図である。以下工程順に説明する。
（１） 第１図（ａ）において１は例えば基板中の酸素
濃度が〜ｌ０ＸＩＯ１？原子／ｄのシリコン基板である
。このシリコン基板に６００℃以下に低温、例えば５５
０℃で１０〜５０時間の熱処理を行なう。このような低
温熱処理によって基板の格子間酸素は微小欠陥核２を形
成する。この時の微小欠陥核は、シリコン基板に低温熱
処理を施さずに直接多結晶シリコンを成長させた場合に
受ける熱処理によって形成される微小欠陥核の密度よシ
も高密度に形成される（第１図（ａ））。
濃度が〜ｌ０ＸＩＯ１？原子／ｄのシリコン基板である
。このシリコン基板に６００℃以下に低温、例えば５５
０℃で１０〜５０時間の熱処理を行なう。このような低
温熱処理によって基板の格子間酸素は微小欠陥核２を形
成する。この時の微小欠陥核は、シリコン基板に低温熱
処理を施さずに直接多結晶シリコンを成長させた場合に
受ける熱処理によって形成される微小欠陥核の密度よシ
も高密度に形成される（第１図（ａ））。
（２）次に低温熱処理を行なった上記シリコン基板１の
裏面に、例えば６５０℃で〜３０分で２．０μｍの多結
晶シリコン３を成長させる。この時の熱処理によって微
小欠陥核は成長する（第１図ｂ）。
裏面に、例えば６５０℃で〜３０分で２．０μｍの多結
晶シリコン３を成長させる。この時の熱処理によって微
小欠陥核は成長する（第１図ｂ）。
（３） 以上（２）工程までの熱処理を受けたシリコン
基板に半導体素子形成のだめの熱処理が加えられる。こ
の時、上記２段階熱処理を経て形成された微小欠陥核は
成長して微小欠陥４が形成される（第１図←））。
基板に半導体素子形成のだめの熱処理が加えられる。こ
の時、上記２段階熱処理を経て形成された微小欠陥核は
成長して微小欠陥４が形成される（第１図←））。
（２）効果
以上詳細に説明したように、本発明によれば基板内の酸
素濃度が呈濃度であるような半導体基板において、イン
トリンシック・ゲッタリングとイクストリンシック・ゲ
ッタリングの両ゲッタリング効果を兼ね備えると共に、
これに形成する半導体素子のリーク電流を少なくシ、特
性劣化の少ない、高歩留シ、高品質の半導体装置を製造
できる半導体基板を提供することができる。
素濃度が呈濃度であるような半導体基板において、イン
トリンシック・ゲッタリングとイクストリンシック・ゲ
ッタリングの両ゲッタリング効果を兼ね備えると共に、
これに形成する半導体素子のリーク電流を少なくシ、特
性劣化の少ない、高歩留シ、高品質の半導体装置を製造
できる半導体基板を提供することができる。
第１図（ａ）〜（Ｃ）は本発明の実施例を示すシリコン
基板の断面図である。 図において、１・・・・・・半導体基板、２・・・・・
・微小欠陥核、３・・・・・・多結晶シリコン、４・・
・・・・微小欠陥。 第１図
基板の断面図である。 図において、１・・・・・・半導体基板、２・・・・・
・微小欠陥核、３・・・・・・多結晶シリコン、４・・
・・・・微小欠陥。 第１図
Claims (1)
- 【特許請求の範囲】 シリコン結晶中に含まれる酸素の濃度を〔Ｏ１〕と表わ
したとき、［Ｏｉ：ｌりｌ”Ｏ×１σ７原子／ｄのシリ
コン基板を６００℃以下で低温熱処理したのち、該基板
の裏面に多結晶シリコンを成長するこを特徴とする半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032857A JPS60176241A (ja) | 1984-02-23 | 1984-02-23 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032857A JPS60176241A (ja) | 1984-02-23 | 1984-02-23 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60176241A true JPS60176241A (ja) | 1985-09-10 |
Family
ID=12370510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59032857A Pending JPS60176241A (ja) | 1984-02-23 | 1984-02-23 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60176241A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666532A (en) * | 1984-05-04 | 1987-05-19 | Monsanto Company | Denuding silicon substrates with oxygen and halogen |
| US5970366A (en) * | 1996-07-16 | 1999-10-19 | Nec Corporation | Method of removing metallic contaminants from simox substrate |
| US7737004B2 (en) | 2006-07-03 | 2010-06-15 | Semiconductor Components Industries Llc | Multilayer gettering structure for semiconductor device and method |
-
1984
- 1984-02-23 JP JP59032857A patent/JPS60176241A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666532A (en) * | 1984-05-04 | 1987-05-19 | Monsanto Company | Denuding silicon substrates with oxygen and halogen |
| US5970366A (en) * | 1996-07-16 | 1999-10-19 | Nec Corporation | Method of removing metallic contaminants from simox substrate |
| US7737004B2 (en) | 2006-07-03 | 2010-06-15 | Semiconductor Components Industries Llc | Multilayer gettering structure for semiconductor device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0475655B2 (ja) | ||
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| JPH04163920A (ja) | Ｓｉ基板の製造方法 | |
| JPS59124136A (ja) | 半導体ウエハの処理方法 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPS5821829A (ja) | 半導体装置の製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPS6326541B2 (ja) | ||
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPH0555233A (ja) | 半導体基板の製造方法 | |
| JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
| JPH023539B2 (ja) | ||
| JPS58138034A (ja) | 半導体装置の製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JP2004056132A (ja) | 半導体ウェーハの製造方法 | |
| JPS61135128A (ja) | 半導体装置の製造方法 | |
| JPS62219529A (ja) | 半導体装置の製造方法 |