JPH05206209A - はんだ量の増加方法、プリント回路デバイス、及びはんだ容積の増大方法 - Google Patents

はんだ量の増加方法、プリント回路デバイス、及びはんだ容積の増大方法

Info

Publication number
JPH05206209A
JPH05206209A JP4155369A JP15536992A JPH05206209A JP H05206209 A JPH05206209 A JP H05206209A JP 4155369 A JP4155369 A JP 4155369A JP 15536992 A JP15536992 A JP 15536992A JP H05206209 A JPH05206209 A JP H05206209A
Authority
JP
Japan
Prior art keywords
solder
metal
increasing
alloy
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4155369A
Other languages
English (en)
Other versions
JP2500086B2 (ja
Inventor
Eric P Dibble
ポール ディブル エリック
Steven L Hanakovic
ルイス ハナコヴィック スティーヴン
Voya R Markovich
リスタ マーコヴィック ヴォヤ
Daniel S Niedrich
スコット ニードリック ダニエル
Gary P Vlasak
ポール ヴラサク ギャリー
Richard S Zarr
スチュアート ザー リチャード
Richard C Senger
チャールズ センガー リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05206209A publication Critical patent/JPH05206209A/ja
Application granted granted Critical
Publication of JP2500086B2 publication Critical patent/JP2500086B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/08—Soldering by means of dipping in molten solder
    • B23K1/085—Wave soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Soldering of electronic components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H05K3/3468—Application of molten solder, e.g. dip soldering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 高密度カードのランドのような小さい領域へ
多量のはんだを付与すること。 【構成】 ランド４及びその周辺領域に比較的薄い金属
層を付着させることによって、ランド領域を一時的に拡
張する。ウェーブはんだ付けによってこの拡張領域５に
過剰のはんだ３を付着させ、リフローさせる。これによ
って、薄い金属層ははんだ中へ溶解し、はんだは当初の
ランド寸法へ収縮する。はんだの容積が増大されるの
で、はんだ接合の強度及び信頼性が大幅に改良される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に、プリント回
路カード及びボード、並びにその主表面にデバイスを実
装するためのプロセスに係る。
【０００２】更に詳細には、本発明は、キャリア（回路
ボード、カード、可撓性基板、もしくは配線された半導
体チップ又はウェハなど）の少なくとも１つの主表面の
上のランド（別名パッド）と表面実装デバイスとの間を
確実に接続する方法、及びその結果得られる製品に関す
るものである。実装デバイスには、抵抗器、コンデンサ
等が含まれる。あるいは、実装デバイス自身がボード、
カード、可撓性基板、もしくは配線された半導体チップ
又はウェハから成っていてもよい。
【０００３】本発明の方法及び製品は、高密度回路（Hi
gh Density Circuitry）として知られる分野において特
に有用であり、製品の独自性はこの分野で特に明白であ
る。しかしながら、本発明は、不連続領域内のはんだ容
積を増大することが必要とされる任意の状況において、
有利に用いることができる。処理に伴われる温度及び化
学薬品は非破壊的なので、本発明の方法及び製品は、無
機及び半導体材料と共に有機材料も含む基板上のランド
へ、又はランドの間に、ウェーブはんだによって接合す
ることが可能である。
【０００４】
【従来の技術】プリント回路デバイスは、長い間電子産
業において種々の環境で使用されてきた。絶縁材料のフ
ラット基板は薄くても厚くてもよく、エポキシ樹脂、ポ
リイミド、ポリエステル等の誘電材料層を複数含んでい
るのが一般的である。誘電材料は、繊維で強化し、熱伝
導性且つ非電気伝導性の粒子で充填することができる。
各層には、一般には銅から成る回路トレースがついてい
る。トレースは小さいアイレット又はスクエア形状の導
電領域（ランドと呼ばれる）で終結する。成層複合体内
で積み重ねられた層を相互接続するために、ランドには
スルーホール（貫通孔）及びバイア（通路）が設けられ
る。また、外側ランドは、抵抗器、コンデンサ、集積回
路等の構成要素を実装するスペースを提供する。
【０００５】何年にも渡って、機能容量がますます大き
くなると共に物理寸法がますます小型化し高密度化した
プリント回路デバイスに注意が向けられてきた。小型化
電子デバイスと共に将来的製造が計画されているスーパ
コンピュータは、これ迄になく複雑で、またこれ迄にな
く機能的且つ寸法的な許容差が厳しい電子パッケージ性
能の信頼性にかかっている。このような複雑且つ許容差
が厳しい構造体の製造は、多数の新しい材料及びプロセ
スの使用を必要とし、多くの新しい問題を有する。
【０００６】表面実装は、パッケージング効率及び性能
を改良するために使用可能なテクノロジーである。表面
実装テクノロジー（ＳＭＴ）では、一般的に、入出力
（Ｉ／Ｏ）リードを有する構成要素がキャリア表面のラ
ンドへはんだ付けされる。キャリアの真のスペースの効
率的使用に対する更なる改良は、キャリア主表面の両面
に構成要素が実装される場合に見られる。
【０００７】「電子パッケージングの原理（Principles
of Electronic Packaging）」（Seraphimらにより1989
年刊行）の第１９章、５７７頁で論議されているよう
に、電子パッケージングでは、シリコンチップが金属化
基板（チップキャリア）へ取り付けられる場合、その接
合は第１レベルの相互接続と呼ばれる。取付けが完了す
ると、このアセンブリは構成要素とみなされ、次の回路
レベル、即ちプリント回路ボードへ取り付けられる。こ
の接合は第２レベルの相互接続と呼ばれる。現在、開発
の焦点は、１つのパッケージングレベルと１つの相互接
続レベルを省いて、チップをボードへ直接取り付けるこ
とに絞られている。「超小型電子装置パッケージング・
ハンドブック（Microelectronics Packaging Handbook
）」（Tummala らにより 1989 年刊行）の第１章、１
６頁及び４２〜４３頁で論議されているように、相互接
続は、カードのスルーホール内にピン及びワイヤを挿入
してはんだ付けすることによって行われてきた。しかし
ながらＳＭＴは、相互接続密度が増大した小型化された
セラミックスを提供する。可能な相互接続数の制限は、
大体において、ランドのサイズとその空間密度とによっ
て決定される。ランドが小さく間隔が近接すればするほ
ど、そこへより多くのデバイスをはんだ付けすることが
できる。これは、ピンをランドへはんだ付けするか、あ
るいは、はんだボールがランド同士を接続する制御崩壊
チップ接続（Controlled Collapse Chip Connection 、
Ｃ４）テクノロジー（別名フリップチップ接合）の何れ
かによって行われる。
【０００８】ランドのサイズは、そこへ付けることので
きるはんだの容積に直接関係する。また、はんだ付けさ
れた相互接続の信頼性も、はんだ容積に直接関係する。
空間的な制約によってランドサイズが減少される高密度
テクノロジーでは、使用できるはんだの容積は極めて小
さい。これらの制約の下で、キャリヤと実装デバイスと
の間に確実な接合を形成するためにランドへ再現性よく
十分なはんだを付けることは、困難又は不可能である。
一方、はんだが多いと、スミアリング及び短絡のため、
接合不良が生じる。特に高密度デバイスのはんだ付けで
は、本発明より前には、ランドからランドへ矛盾なく制
御された再現性のよい方法で必要なはんだ容積を得るた
めの満足できる方法は知られていない。従って、直径が
約４乃至約６ミル（約１０２乃至１５２ミクロン）又は
それ以下のランドに、如何にして強力な信頼性のあるは
んだ相互接続を形成することができるかという問題が与
えられる。更に、ミスアライメントや他の初期はんだ付
けの問題の場合には、有機誘電材料の存在下では、はん
だ接合の再加工及び修復が非破壊的に達成されなければ
ならない。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は、特にはんだ付け環境に有機誘電材料が含まれる場合
に、１つの電子回路デバイスの主表面に配置されたラン
ドと、その上に実装される他の電子デバイスとの間に、
強力で信頼性のあるはんだ相互接続を提供することであ
る。
【００１０】更に本発明の目的は、公称直径が６ミル
（約１５２ミクロン）又はそれより小さいランドへ、強
力で信頼性のあるはんだ相互接続を提供することであ
る。
【００１１】また、更に本発明の目的は、ランド上に収
容することのできるはんだの容積を増大させることによ
って、高密度環境にあるランド同士の間に、強力で信頼
性のあるはんだ相互接続を提供することである。
【００１２】
【課題を解決するための手段及び作用】上記及び他の目
的及び利点は、はんだ付けすべきランドのサイズを一時
的に増大し、実装すべきデバイスを配置するランドへは
んだ付けを行い、はんだをリフローすることによって、
本発明で達成される。上記の処理によって、ランドのサ
イズを増大させた金属又は合金ははんだ中へ溶解するの
で、はんだはランドの元のサイズへ収縮する。再加工を
容易にするために、はんだは共晶又は他の低融解温度の
はんだであるのが好ましい。また、ランドのサイズを一
時的に大きくする金属又は合金は、はんだ中に溶解した
ときに、はんだ付けされた構造体の全体としての完全性
が再加工の間に破壊されたり損失されたりするような温
度へ、はんだの融点を上昇させないような性質及び量で
あることが好ましい。
【００１３】本発明は、はんだ接合の強度を最大限にす
るために、不連続領域に付けることのできるはんだ容積
を大きくしようとするはんだ付けが必要な任意の状況に
広く適用可能である。
【００１４】
【実施例】本発明の理解を容易にするために、添付図面
と共に以下の詳細な説明を行う。全ての測定は公称値で
ある。
【００１５】実験は、ウェーブはんだ付け（流動はんだ
付け）を用いて行った。キャリア材料としては、ポリテ
トラフルオロエチレン（ＰＴＦＥ）誘電体や臭素化エポ
キシ誘電体（ＦＲ４）を用いた。高密度とは、ランドが
小さいという意味だけでなく、ランドが近接して配置さ
れていることも意味する。実装デバイスの範囲は、１０
ミル（約２５４ミクロン）グリッド及びチップ当り３１
３７個のランドを有するシリコンチップから、１２．８
ミル（約３２５ミクロン）センタに２６個のランドを有
するチップまでである。
【００１６】図１（Ａ）は、配線化カード上のＣ４ラン
ドを示す。銅を含むランドは、公称幅が５乃至６ミル
（約１２７乃至１５２ミクロン）、高さが１．８乃至
２．０ミル（約４６乃至５１ミクロン）であり（幾つか
は、高さが僅か０．５ミル、幅が４ミルである）、誘電
材料の上に配置されている。図１（Ｂ）は、図１（Ａ）
に感光性レジストが塗布された図を示す。図示された例
では、最終的に所望されたはんだの容積から、レジスト
膜の高さ、この場合にはバクレル（Vacrel） 8130はん
だマスクの感光性アクリル酸エポキシ（E. I. Dupont d
e Nemours and Company の製品）の高さは、３．０ミル
（約７６ミクロン）であることが必要である。ランド及
びランドの周りの境界線は、製造者の推奨する方法で露
光及び現像した。図１（Ｃ）は、図１（Ｂ）の表面を、
蒸気噴射マシン（Vapor Blast Manufacturing 製）を使
用して、３５ p.s.i. 及び１．０Ｍ／min で粗くした図
である。表面は、銅の接着を改良するために粗くされ
る。この場合の銅は、モデル Z600 スパッタリングシス
テム（Leybold-Heraus, Inc.製）でスパッタし、製造者
の推奨する方法で付着させた。銅は、少なくとも始め
に、多数の市販の無電解浴システム（例えば、 Scherin
g and MacDermid によって供給されるシステム）の何れ
かを用いて、スパッタではなくめっきすることもでき
る。銅の範囲が、ランド自身を覆い、ランド自身を越え
てランド周囲の境界線領域へ及び、更に露出したバクレ
ル側面の上及びバクレルの頂部表面の上へも延出してい
る点に注意されたい。
【００１７】バクレルに露光され現像された孔内へのは
んだの湿潤（wetting ）及び浸透（penetration ）を達
成するためには、このようにしてバクレルの側面に銅が
付着されることが必要である。銅が付着した後、厚さ
１．５ミル（約３８ミクロン）のデュポン 3115 フォト
レジスト層を塗布し、図１（Ｄ）に示されるように、５
乃至６ミル（約１２７乃至１５２ミクロン）のランド領
域、ランド周囲の境界線及びバクレルの側面に直径９ミ
ル（約２２９ミクロン）の開口を露光及び現像し、３乃
至４ミル（約７６乃至１０２ミクロン）のフレームを元
のランドの境界線の周囲に残存させた。図１（Ｅ）に示
されるように、無電解銅の上に３０乃至６０マイクロイ
ンチ（約０．７６乃至１．５２ミクロン）のソフト金を
めっきした。金は電解めっき浴（Sel-Rex 製の Pur-A-G
old 125 ）からめっきし、製造者が推奨する手順に従っ
て付着させた。図示された例では金を使用したが、スズ
等の他の金属又は合金もまた、同様に有用であることが
わかっている。特にスズは、はんだの最終的な融点に及
ぼす有害な影響が少ない。金又はパラジウムを使用する
と、銅ランドを酸化から保護するという追加の利益が生
じるので、はんだ付けが遅れても保管しておくことがで
きる。
【００１８】図１（Ｆ）に示されるように、３１１５レ
ジストを剥離して、１．２ミクロンの銅をフラッシュエ
ッチングした。一時的有効ランドサイズは、５乃至６ミ
ル（約１２７乃至１５２ミクロン）から９ミル（約２２
９ミクロン）（図示の場合には）へ増大された。ランド
は、以下の条件下でウェーブはんだ付けされ、図１
（Ｇ）に示されるはんだ形態が得られた。水溶性フラッ
クスを用いて、共晶スズ／鉛（公称では６３／３７重量
％）はんだをウェーブはんだ付けした（Electrovert, I
nc. によって提供されるモデル UPK455 を使用した）。
キャリアがＰＴＦＥ誘電体を含む場合、ウェーブ速度は
１４．３７５フィート／分（約４．３８メートル／
分）、ウェーブ角度は５．５度、ウェーブ温度は４８
７．５°Ｆ（２５３℃）とした。キャリアが臭素化エポ
キシ誘電体を含む場合は、ウェーブ速度は１２．２５乃
至１４．１２５フィート／分（約３．７３乃至４．３１
メートル／分）、ウェーブ角度は４．０乃至５．５度、
ウェーブ温度は５１２乃至５２５°Ｆ（２６７乃至２７
４℃）とした。（ウェーブはんだ付けの一般的な議論は
上述の「電子パッケージングの原理」の第１９章に記載
されている。）
【００１９】約１３８℃乃至約１６８℃で、共晶スズ／
ビスマス（５２／４８重量％）等の他の低温はんだを代
わりに使用することもできる。
【００２０】図２に示される第２の手順では、図２
（Ａ）に示されるように直径約４ミル乃至約６ミル（約
１０２乃至１５２ミクロン）、高さ約１．８ミル乃至約
２．０ミル（約４６乃至５１ミクロン）のＣ４ランドが
設けられた配線化カードを、プロバイマー（Probimer）
で被覆した。プロバイマーは、チバ・ガイギー社による
エポキシベースのはんだマスクである。図２（Ｂ）に示
されるように、ランドとランドをすぐ包囲する境界線と
を、露光及び現像した。接着性を改良するために蒸気噴
射を行った後、図２（Ｃ）に示されるように、約２．４
ミクロンの無電解銅を全面に付着させた（後の研究によ
って無電解Ｃｕは１．２ミクロンで最適化された）。図
２（Ｄ）に示されるように、ランド及び境界線を覆って
直径約９ミル（約２２９ミクロン）の円形フォトレジス
トが残存するように、デュポン３１１５フォトレジスト
を塗布、露光及び現像した。図２（Ｅ）に示されるよう
に、フォトレジストで保護されていないＣｕを、１２０
ｇ／ｌの過硫酸ナトリウムと２体積％のＨ2 ＳＯ4 とを
含む過硫酸溶液中でフラッシュエッチングした。残存し
たフォトレジストを剥離して、ランド、ランド周囲の境
界線、プロバイマーはんだマスクの壁、及びプロバイマ
ーの頂部表面の縁の上に残った銅を露出させ、図２
（Ｆ）に示されるように、直径を約９ミル（約２２９ミ
クロン）へ一時的に延長させた。無電解銅は、ウェーブ
はんだ付けの間に溶融共晶Ｓｎ／Ｐｂはんだ内へ溶解
し、図２（Ｇ）に示されるように元のランド寸法へ収縮
した。
【００２１】ウェーブ（流動波）通過後、はんだは、無
電解付着銅によって被覆された領域全体を湿潤させ、銅
を溶解した。その間に、銅を含有するはんだは、銅によ
って一時的に延長された誘電領域から収縮し、ランド上
にのみ残存した。ランドの領域が一時的に拡大されては
んだ付けされる上述のプロセスによって、ランド上のは
んだの容積は、一時的拡大を行わない場合よりも約２乃
至３倍大きくなった。従って、デバイスは、はんだ容積
がより大きいはんだ接合部に取り付けられるので、強度
と信頼性が改良される。図３（Ａ）、（Ｂ）、（Ｃ）及
び（Ｄ）に示されるように、配線化カードを横切るラン
ドからランドへのはんだの容積及び高さは一致してい
る。これは、ランドからランドへの容積及び高さ分布が
電流分配効果の変動を受けやすいはんだの電解付着より
も改良されている。また本発明のプロセスは、電解はん
だ付着で必要とされる幾つかの余分な工程を削除するの
で、プロセス効率が増大されると共に、コストが低減さ
れる。また、ウェーブから付着されたはんだは、電解付
着されたはんだよりも純度が高い。最適化プロセスは、
はんだが銅を湿潤させるが溶解しないことである。カー
ドが次にリフローされると、はんだは銅を溶解し、引き
戻るので、はんだ高さが最大になる。
【００２２】チップ結合（ HTC Co.製の Vapor Phase、
3M Co.の FC-70溶媒を使用、 215乃至225 ℃、5 ft./mi
n.）の後、開口は検出されなかった。引っ張り強さ試験
は、イーストマン（Eastman ）910 でチップの頂部へス
タッドを接着して、はんだ接合が壊れるまで制御された
速度で引っ張ることによって行った（Instron Model112
3を使用）。ウェーブはんだ付けされた典型的な先行技
術の接合では、引っ張り強度は約１．２乃至約２．４ポ
ンドである。電気めっきされた共晶Ｓｎ／Ｐｂはんだ
は、典型的に、３乃至４ポンドの引っ張り強度を示し
た。しかしながら、本発明の接合は、５．４０５と５．
０６５ポンドの間の引っ張り強度を示した。更に、直径
５乃至６ミル（約１２７乃至１５２ミクロン）のランド
上にウェーブはんだによって典型的に生成された先行技
術のはんだ高さは０．７２乃至０．８７ミル（約１８乃
至２２ミクロン）であるが、図１に従って生成されたは
んだ高さは２．６ミル（約６６ミクロン）、図２に従っ
て生成されたはんだ高さは１．３ミル（約３３ミクロ
ン）であった。これは、従来のはんだ付けプロセスより
も高さが２乃至３倍高くなったことを示す。５．５ミル
（約１４０ミクロン）のＣ４と、直径７．５ミル（約１
９１ミクロン）のウェーブはんだランドとに関する継続
研究によって、均一性が最適な２．１５ミル（約５５ミ
クロン）のはんだ高さが得られた。
【００２３】図４（Ａ）、（Ｂ）及び（Ｃ）に示される
ＳＥＭは、本発明を用いて得られる典型的な結果であ
り、図５（Ａ）及び（Ｂ）に示される先行技術の方法に
よって典型的に得られる結果と対比している。実装され
たセラミックチップ１は、各ＳＥＭの頂部にある。Ｃ４
接合２はセラミック頂部の丸くなった領域として示され
ている。共晶３はＣ４を包囲している。共晶が結合され
ているパッド／ランド領域４は、平坦な下向きの面とし
て示されている。
【００２４】図６（Ａ）は、はんだマスク６及びＣ４ラ
ンド４が付着された基板１を示している。はんだ７は先
行技術のウェーブはんだ手段によってランド４へ付けら
れている。図６（Ｂ）は、ランド４を示しており、本発
明のプロセスの実施では、ランドをすぐ包囲する領域は
金属の付着によって一時的に延長されており、延出され
たランド５が形成されている。図６（Ｃ）は、ウェーブ
はんだ付けによってはんだ３が設けられた延長ランド５
を示している。図６（Ｄ）は、はんだ３がリフローされ
た後のランド４を示す。一時的なランド５がはんだ３の
中に溶解されることによって、得られたはんだ溶液は湿
潤できない領域から収縮し、容積の大きいはんだ接合を
形成する。容積の大きいはんだが結合された表面は示さ
れていない。本発明の方法は、「強化型ウェーブはんだ
付け（enhanced wave soldering）」と称される。
【００２５】ランド領域を一時的に延長するために使用
され、はんだ内に導入される金、銅又は他の金属又は合
金の量を少なくするために、無電解銅の一時的延長部の
上に浸漬スズを用いる本発明の追加の実施例を準備し
た。浴は Cuposit LT-26（Shipley, Inc. 製）を使用
し、製造者の指示に従って付着させた。浸漬スズは、無
電解（即ち自触媒）プロセスではなく、交換（即ち置
換）プロセスである。従って、もし無電解銅の厚さが、
始め、例えば５０マイクロインチ（約１．３ミクロン）
であり、２５マイクロインチ（約０．６４ミクロン）の
浸漬スズ層がその上に付着されると、２５マイクロイン
チ（約０．６４ミクロン）のスズの下に２５マイクロイ
ンチ（約０．６４ミクロン）の銅層が含まれる２重層が
得られ、はんだ接合に追加のメタラジーを提供するため
になお十分な金属である。その後、リフローはんだ付け
プロセスの間に、無電解銅層と同様に浸漬スズ層は、は
んだの中へ溶解する。はんだ内の過剰な量の銅は融点を
上昇させるが、過剰のスズは融点を上昇させないので、
銅の少なくとも一部をスズで置き換えることによって、
はんだの融点を上昇させることのできる銅の量が減少さ
れる。必要とされる任意の再加工を非破壊的な温度で達
成できるように、はんだの融点を低く保つことは重要で
ある。無電解銅の上にスズ層が存在することによって、
はんだの湿潤性が改良される。
【００２６】ウェーブはんだ付けについて、高密度回路
環境、特にＣ４テクノロジーを用いる直接チップ取付け
パッケージと関連して論議してきたが、本発明のプロセ
スは他のはんだ付け技法及び他の環境へも適用すること
ができる。
【００２７】
【発明の効果】上記のように、本発明の方法によって、
ランド上に収容することのできるはんだの容積が増大さ
れるので、ランドと表面実装デバイスとの間のはんだ接
合が強力になり、信頼性が向上される。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）及び（Ｇ）は、本発明の１つの実施例の主要なプ
ロセス工程を説明する図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）及び（Ｇ）は、本発明の第２の実施例の主要なプ
ロセス工程を説明する図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、本発明
の方法による処理の後、ランド上で容積が増大されたは
んだの断面図を示す。
【図４】（Ａ）、（Ｂ）及び（Ｃ）は、本発明を用いて
得られたはんだ容積の増大を描く、走査型電子顕微鏡
（ＳＥＭ）による断面図を示す。
【図５】（Ａ）及び（Ｂ）は、本発明の方法を使用しな
い場合の典型的な結果を説明する、走査型電子顕微鏡
（ＳＥＭ）による断面図を示す。結果は、はんだ容積が
小さく、接合も弱い。
【図６】（Ａ）は、先行技術の方法によってはんだ付け
されたランドを示す。（Ｂ）、（Ｃ）及び（Ｄ）は、本
発明のプロセスの各段階を示しており、（Ａ）は（Ｄ）
と比較することができる。
【符号の説明】
１ 基板 ３ はんだ ４ Ｃ４ランド ５ 延長ランド ６ はんだマスク ７ はんだ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月２０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】 （Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、本発
明の方法による処理の後、ランド上で容積が増大された
はんだを示す金属組織の断面写真である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】 （Ａ）、（Ｂ）及び（Ｃ）は、本発明を用い
て得られたはんだ容積の増大を示す金属組織の走査型電
子顕微鏡（ＳＥＭ）断面写真である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】 （Ａ）及び（Ｂ）は、本発明の方法を使用し
ない場合の典型的な結果を説明する金属組織の走査型電
子顕微鏡（ＳＥＭ）断面写真を示す。結果は、はんだ容
積が小さく、接合も弱い。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーヴン ルイス ハナコヴィック アメリカ合衆国13850、ニューヨーク州ヴ ェスタル、ウィナンズ アヴェニュー 401 (72)発明者 ヴォヤ リスタ マーコヴィック アメリカ合衆国13760、ニューヨーク州エ ンドウェル、ジョエル ドライヴ 3611 (72)発明者 ダニエル スコット ニードリック アメリカ合衆国55944、ミネソタ州カッソ ン、ノースウエスト、セカンド アヴェニ ュー 108 (72)発明者 ギャリー ポール ヴラサク アメリカ合衆国13827、ニューヨーク州オ ウゴ、ロンドンデリー レイン 13 (72)発明者 リチャード スチュアート ザー アメリカ合衆国13732、ニューヨーク州ア パラチン、ボウン レイン ３ (72)発明者 リチャード チャールズ センガー アメリカ合衆国13850、ニューヨーク州ヴ ェスタル、クラーク ストリート 104

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 高密度プリント回路デバイスの不連続領
    域へ付与することのできるはんだの量を増加させる方法
    であって、 デバイスの少なくとも１つの主表面へはんだマスクを付
    与する工程と、 不連続領域とその周りの境界線領域とに対応する領域を
    はんだマスクに開口する工程と、 金属又は合金の第１層を全体に付着させる工程と、 金属又は合金の第１層で被覆されたはんだマスクのみを
    被覆するためにフォトレジストを塗布、露光及び現像す
    る工程と、 フォトレジストで被覆されていない領域へ第２の金属又
    は合金を付着させる工程と、 フォトレジストを剥離させる工程と、 はんだマスクから第１の金属又は合金の第１層をエッチ
    ングする工程と、 第２の金属又は合金が付着された領域の上へはんだを付
    与することによって、金属又は合金がはんだ内へ溶解
    し、得られるはんだ溶液は不連続領域の当初の寸法に収
    縮する工程と、 を含むはんだ量の増加方法。
  2. 【請求項２】 前記はんだマスクはバクレル又はプロバ
    イマーから成る請求項１記載のはんだ量の増加方法。
  3. 【請求項３】 前記第１及び第２の金属又は合金は、
    金、銅、パラジウム、スズ及びこれらの金属から成る合
    金から成るグループから選択される請求項１記載のはん
    だ量の増加方法。
  4. 【請求項４】 直径約４ミル乃至約６ミル（約１０２乃
    至１５２ミクロン）のランドを含み、ランド上のはんだ
    の高さが約１．３ミル乃至約２．６ミル（約３３乃至６
    ６ミクロン）であるプリント回路デバイス。
  5. 【請求項５】 前記はんだ付け工程は、ウェーブはんだ
    付けによって達成される請求項１記載のはんだ量の増加
    方法。
  6. 【請求項６】 はんだ付けすべき画定金属領域へのはん
    だの容積を増大させる方法であって、 画定金属領域の外側の境界線領域に金属層を付着させる
    ことによってはんだ付けすべき領域を一時的に拡張し、
    はんだ付けすることを含み、 これによって、境界線の金属層ははんだ内へ溶解し、得
    られるはんだ溶液は画定金属領域へ収縮する、はんだ容
    積の増大方法。
  7. 【請求項７】 はんだ付けすべき前記画定領域は、有機
    材料を含むキャリヤ上に配置されている請求項６記載の
    はんだ容積の増大方法。
  8. 【請求項８】 金属又は合金の第１層を全体に付着させ
    る工程に先立って、領域を付着され易いようにする追加
    の工程を含む請求項１記載のはんだ量の増加方法。
  9. 【請求項９】 付与されたはんだは共晶又は低温はんだ
    である請求項１記載のはんだ量の増加方法。
  10. 【請求項１０】 高密度プリント回路デバイスの不連続
    領域へ付与することのできるはんだの量を増加させる方
    法であって、 デバイスの少なくとも１つの主表面へはんだマスクを付
    与する工程と、 不連続領域とその周りの境界線領域とに対応する少なく
    とも１つの領域をはんだマスクに開口する工程と、 はんだマスクに開口され少なくとも１層の金属又は合金
    で被覆された領域のみを被覆するために、フォトレジス
    トを塗布、露光及び現像する工程と、 フォトレジストによって保護されていない領域から金属
    又は合金の層をエッチングする工程と、 フォトレジストを剥離させる工程と、 フォトレジストによって保護された領域の上へはんだを
    付与することによって、その上に付着した金属又は合金
    層がはんだの中へ溶解し、得られるはんだ溶液が不連続
    領域の当初の寸法に収縮する工程と、 を含むはんだ量の増加方法。
JP4155369A 1991-07-26 1992-06-15 金属ランドへはんだを付与する方法 Expired - Lifetime JP2500086B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US736380 1991-07-26
US07/736,380 US5316788A (en) 1991-07-26 1991-07-26 Applying solder to high density substrates

Publications (2)

Publication Number Publication Date
JPH05206209A true JPH05206209A (ja) 1993-08-13
JP2500086B2 JP2500086B2 (ja) 1996-05-29

Family

ID=24959649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4155369A Expired - Lifetime JP2500086B2 (ja) 1991-07-26 1992-06-15 金属ランドへはんだを付与する方法

Country Status (2)

Country Link
US (1) US5316788A (ja)
JP (1) JP2500086B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0657932A3 (en) * 1993-12-13 1996-02-28 Matsushita Electric Industrial Co Ltd Connection electrode for a chip package, construction and manufacturing method.
EP0675532A3 (en) * 1994-03-31 1996-04-17 Pont Kabushiki Kaisha Du Manufacturing method of solder bumps on IC mounting plate.
WO2000005933A1 (en) * 1998-07-22 2000-02-03 Ibiden Co., Ltd. Printed-circuit board and method of manufacture thereof
WO2000010369A1 (en) * 1998-08-10 2000-02-24 Fujitsu Limited Method of forming solder bump, method of mounting electronic device, and mounting structure of electronic device
JP2008544502A (ja) * 2005-06-17 2008-12-04 ジ・オーストラリアン・ナショナル・ユニバーシティー 太陽電池の相互接続プロセス

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5706174A (en) 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5525204A (en) * 1994-09-29 1996-06-11 Motorola, Inc. Method for fabricating a printed circuit for DCA semiconductor chips
US5545440A (en) * 1994-12-05 1996-08-13 At&T Global Information Solutions Company (Aka Ncr Corporation) Method and apparatus for polymer coating of substrates
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JPH08236654A (ja) 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5821608A (en) 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6099935A (en) * 1995-12-15 2000-08-08 International Business Machines Corporation Apparatus for providing solder interconnections to semiconductor and electronic packaging devices
US6030856A (en) 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
TW322613B (en) * 1997-03-10 1997-12-11 guang-long Lin Continuous method of implementing solder bump on semiconductor wafer electrode
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6372624B1 (en) * 1997-08-04 2002-04-16 Micron Technology, Inc. Method for fabricating solder bumps by wave soldering
JP3037222B2 (ja) * 1997-09-11 2000-04-24 九州日本電気株式会社 Ｂｇａ型半導体装置
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6409073B1 (en) * 1998-07-15 2002-06-25 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for transfering solder to a device and/or testing the device
US6189772B1 (en) * 1998-08-31 2001-02-20 Micron Technology, Inc. Method of forming a solder ball
WO2000014754A1 (en) * 1998-09-02 2000-03-16 Koninklijke Philips Electronics N.V. Thin-film capacitor
US6246124B1 (en) * 1998-09-16 2001-06-12 International Business Machines Corporation Encapsulated chip module and method of making same
US6198634B1 (en) * 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
JP2004514316A (ja) * 2000-11-09 2004-05-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子デバイス、電子デバイスを有する半導体デバイス、及び電子デバイスを製造する方法
JP4181759B2 (ja) * 2001-06-01 2008-11-19 日本電気株式会社 電子部品の実装方法および実装構造体の製造方法
JP2002359461A (ja) * 2001-06-01 2002-12-13 Nec Corp 電子部品の実装方法および実装構造体、メタルマスク
EP1392089A1 (en) * 2002-08-21 2004-02-25 Ultratera Corporation Printed circuit board with self align bonding pads thereon
CN1326432C (zh) * 2002-12-23 2007-07-11 矽统科技股份有限公司 无焊垫设计的高密度电路板及其制造方法
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US20080223429A1 (en) * 2004-08-09 2008-09-18 The Australian National University Solar Cell (Sliver) Sub-Module Formation
US8525314B2 (en) * 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
KR101357765B1 (ko) * 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
JP2012243840A (ja) * 2011-05-17 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9953908B2 (en) 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3359132A (en) * 1964-07-10 1967-12-19 Albin E Wittmann Method of coating circuit paths on printed circuit boards with solder
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
US3705457A (en) * 1970-11-02 1972-12-12 Electrovert Mfg Co Ltd Wave soldering using inert gas to protect pretinned and soldered surfaces of relatively flat workpieces
US3894329A (en) * 1972-07-28 1975-07-15 Sperry Rand Corp Method of making high density electronic interconnections in a termination device
DE2543674B2 (de) * 1975-09-30 1978-11-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Verzinnen von Leiterplatten
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
US4389771A (en) * 1981-01-05 1983-06-28 Western Electric Company, Incorporated Treatment of a substrate surface to reduce solder sticking
US4487654A (en) * 1983-10-27 1984-12-11 Ael Microtel Limited Method of manufacturing printed wiring boards
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
JP2561488B2 (ja) * 1987-10-08 1996-12-11 塩野義製薬株式会社 タンパクを細胞の核小体に導入するシグナルペプチドｎｏｓ
US5011658A (en) * 1989-05-31 1991-04-30 International Business Machines Corporation Copper doped low melt solder for component assembly and rework

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0657932A3 (en) * 1993-12-13 1996-02-28 Matsushita Electric Industrial Co Ltd Connection electrode for a chip package, construction and manufacturing method.
EP0675532A3 (en) * 1994-03-31 1996-04-17 Pont Kabushiki Kaisha Du Manufacturing method of solder bumps on IC mounting plate.
WO2000005933A1 (en) * 1998-07-22 2000-02-03 Ibiden Co., Ltd. Printed-circuit board and method of manufacture thereof
WO2000010369A1 (en) * 1998-08-10 2000-02-24 Fujitsu Limited Method of forming solder bump, method of mounting electronic device, and mounting structure of electronic device
US6461953B1 (en) 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
JP2008544502A (ja) * 2005-06-17 2008-12-04 ジ・オーストラリアン・ナショナル・ユニバーシティー 太陽電池の相互接続プロセス

Also Published As

Publication number Publication date
US5316788A (en) 1994-05-31
JP2500086B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
JP2500086B2 (ja) 金属ランドへはんだを付与する方法
EP0452506B1 (en) METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's
JP2584147B2 (ja) 接合方法
US5786270A (en) Method of forming raised metallic contacts on electrical circuits for permanent bonding
US5129142A (en) Encapsulated circuitized power core alignment and lamination
US20110139499A1 (en) Printed circuit board and manufacturing method of the same
JPH09186437A (ja) 高密度プリント回路基板にパッドを設ける方法
JP2000031640A (ja) プリント配線板及びその製造方法
US6931722B2 (en) Method of fabricating printed circuit board with mixed metallurgy pads
KR100705637B1 (ko) 플렉시블 배선 기재 및 그 제조 방법
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
EP1209958A2 (en) Laminated structure for electronic equipment and method of electroless gold plating
US7087510B2 (en) Method of making bondable leads using positive photoresist and structures made therefrom
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2001308484A (ja) 回路基板及びその製造方法
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
JP2001274203A (ja) ２メタル基板とｂｇａ構造
WO2001050517A1 (en) Semiconductor package and enhanced fbg manufacturing
JPH10294549A (ja) プリント配線基板の製造方法及びプリント配線基板
JPH0656861B2 (ja) 基板間接続子の製造法
JP2002246510A (ja) 配線基板及びテープキャリア並びにこれを用いた半導体装置
JPH10335388A (ja) ボールグリッドアレイ
JP2001274204A (ja) ２メタル基板とｂｇａ構造
JPH0653640A (ja) プリント配線板及びその製造方法