JPH05206736A - Ｆｍ復調回路 - Google Patents
Ｆｍ復調回路Info
- Publication number
- JPH05206736A JPH05206736A JP4034009A JP3400992A JPH05206736A JP H05206736 A JPH05206736 A JP H05206736A JP 4034009 A JP4034009 A JP 4034009A JP 3400992 A JP3400992 A JP 3400992A JP H05206736 A JPH05206736 A JP H05206736A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- comparison
- addition
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 33
- 230000010355 oscillation Effects 0.000 claims abstract description 18
- 238000013500 data storage Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0047—Offset of DC voltage or frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/005—Analog to digital conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0052—Digital to analog conversion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 ＰＬＬ方式のＦＭ復調回路に設けられる比較
信号発振器の発振周波数のずれによるＦＭ復調信号の直
線性の劣化を改善し、かつ比較信号発振器の個々のずれ
を調整可能とする。 【構成】 復調されるＦＭ信号と比較信号発振器３の発
振周波数の位相を比較する位相比較器２から出力される
比較検出信号に直流電圧を加算する加算回路５と、比較
検出信号を検出して加算すべき直流電圧を設定する加算
電圧設定手段とを備える。加算電圧設定手段は、比較検
出信号を検出するＡ／Ｄコンバータ６と、このＡ／Ｄコ
ンバータ６から得られるデータ信号により加算データを
決定するデータ処理回路７と、決定された加算データを
記憶する加算データ記憶回路８と、記憶された加算デー
タを加算回路５に出力するＤ／Ａコンバータ９とを有す
る。
信号発振器の発振周波数のずれによるＦＭ復調信号の直
線性の劣化を改善し、かつ比較信号発振器の個々のずれ
を調整可能とする。 【構成】 復調されるＦＭ信号と比較信号発振器３の発
振周波数の位相を比較する位相比較器２から出力される
比較検出信号に直流電圧を加算する加算回路５と、比較
検出信号を検出して加算すべき直流電圧を設定する加算
電圧設定手段とを備える。加算電圧設定手段は、比較検
出信号を検出するＡ／Ｄコンバータ６と、このＡ／Ｄコ
ンバータ６から得られるデータ信号により加算データを
決定するデータ処理回路７と、決定された加算データを
記憶する加算データ記憶回路８と、記憶された加算デー
タを加算回路５に出力するＤ／Ａコンバータ９とを有す
る。
Description
【０００１】
【産業上の利用分野】本発明はＦＭ復調回路に関し、特
にＰＬＬ方式のＦＭ復調回路に関する。
にＰＬＬ方式のＦＭ復調回路に関する。
【０００２】
【従来の技術】近年、ＦＭ変調方式を利用した移動体通
信システムが多く利用されるようになり、ＦＭ方式の無
線装置の携帯性が求められ、小型化の必要性からＬＳＩ
化が急速に進められている。このことはＦＭ復調回路方
式においても同様であり、従来ではセラミック等の周波
数特性を利用した復調方式がとられていたが、ＬＳＩ化
に合わせてＰＬＬ方式がとられるようになってきた。Ｐ
ＬＬ方式のＦＭ復調回路は、Ｃ−ＭＯＳ等のプロセスを
利用して構成することが可能であり、ＬＳＩ化に適した
ＦＭ復調方式である。
信システムが多く利用されるようになり、ＦＭ方式の無
線装置の携帯性が求められ、小型化の必要性からＬＳＩ
化が急速に進められている。このことはＦＭ復調回路方
式においても同様であり、従来ではセラミック等の周波
数特性を利用した復調方式がとられていたが、ＬＳＩ化
に合わせてＰＬＬ方式がとられるようになってきた。Ｐ
ＬＬ方式のＦＭ復調回路は、Ｃ−ＭＯＳ等のプロセスを
利用して構成することが可能であり、ＬＳＩ化に適した
ＦＭ復調方式である。
【０００３】このＰＬＬ方式のＦＭ復調回路の従来例を
図２を用いて説明する。同図において、信号入力端子１
より入力されたＦＭ信号は位相比較器２へ入力され、こ
こで比較信号発振器３より入力される信号の周波数とＦ
Ｍ信号との位相差を検出する。そして、位相差に応じた
比較検出信号を比較信号発振器３に送出し、比較信号発
振器３の発振周波数の位相とＦＭ信号の位相が一致する
ように比較信号発振器３を制御する。このとき、前記位
相比較器２で得られた比較検出信号はＦＭ信号の変調波
（周波数）に応じた直流電圧となっており、この信号が
そのままＦＭ復調信号として復調信号出力端子４より出
力される。
図２を用いて説明する。同図において、信号入力端子１
より入力されたＦＭ信号は位相比較器２へ入力され、こ
こで比較信号発振器３より入力される信号の周波数とＦ
Ｍ信号との位相差を検出する。そして、位相差に応じた
比較検出信号を比較信号発振器３に送出し、比較信号発
振器３の発振周波数の位相とＦＭ信号の位相が一致する
ように比較信号発振器３を制御する。このとき、前記位
相比較器２で得られた比較検出信号はＦＭ信号の変調波
（周波数）に応じた直流電圧となっており、この信号が
そのままＦＭ復調信号として復調信号出力端子４より出
力される。
【０００４】
【発明が解決しようとする課題】この従来のＦＭ復調回
路では、比較信号発振器３の発振周波数が復調されるＦ
Ｍ信号の周波数と一致することが条件となっているが、
この発振周波数の可変範囲がずれた場合には、位相比較
器２より出力される比較検出信号（直流電圧）の限界に
よって、周波数を一致させることができなくなりＦＭ復
調信号に歪を生じるという問題が生じる。
路では、比較信号発振器３の発振周波数が復調されるＦ
Ｍ信号の周波数と一致することが条件となっているが、
この発振周波数の可変範囲がずれた場合には、位相比較
器２より出力される比較検出信号（直流電圧）の限界に
よって、周波数を一致させることができなくなりＦＭ復
調信号に歪を生じるという問題が生じる。
【０００５】図３には発振周波数の可変範囲が正常な場
合とずれを生じた場合の各比較検出信号（＝発振周波数
制御電圧）と発振周波数の関係を示したグラフである。
同図（ａ）の正常な場合には、被ＦＭ信号の周波数に応
じて直線性のよい比較検出電圧が得られるようになって
いる。しかし、同図（ｂ）のようにずれを生じた場合
は、比較検出信号の限界値になっても周波数が一致せず
直線線が無くなり結果として比較検出信号（＝復調信
号）に歪を生じることとなる。
合とずれを生じた場合の各比較検出信号（＝発振周波数
制御電圧）と発振周波数の関係を示したグラフである。
同図（ａ）の正常な場合には、被ＦＭ信号の周波数に応
じて直線性のよい比較検出電圧が得られるようになって
いる。しかし、同図（ｂ）のようにずれを生じた場合
は、比較検出信号の限界値になっても周波数が一致せず
直線線が無くなり結果として比較検出信号（＝復調信
号）に歪を生じることとなる。
【０００６】この問題を解決するためには比較信号発振
器の発振周波数を個々に調整する必要がある。しかし、
ＬＳＩ内部にこの比較信号発振器を備えたものについて
は個々の偏差を調整する手段が存在しておらず、調整が
不可能となっていた。本発明の目的は、比較信号発振器
の発振周波数のずれによる復調信号の直線性の劣化を改
善し、かつ比較信号発振器の個々のずれを調整可能なＦ
Ｍ復調回路を提供することにある。
器の発振周波数を個々に調整する必要がある。しかし、
ＬＳＩ内部にこの比較信号発振器を備えたものについて
は個々の偏差を調整する手段が存在しておらず、調整が
不可能となっていた。本発明の目的は、比較信号発振器
の発振周波数のずれによる復調信号の直線性の劣化を改
善し、かつ比較信号発振器の個々のずれを調整可能なＦ
Ｍ復調回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、復調されるＦ
Ｍ信号と比較信号発振器の発振周波数の位相を比較する
位相比較器から出力される比較検出信号に直流電圧を加
算する加算回路と、比較検出信号を検出して加算すべき
直流電圧を設定する加算電圧設定手段とを備えている。
加算電圧設定手段は、比較検出信号を検出するＡ／Ｄコ
ンバータと、このＡ／Ｄコンバータから得られるデータ
信号により加算データを決定するデータ処理回路と、決
定された加算データを記憶する加算データ記憶回路と、
記憶された加算データを前記加算回路に出力するＤ／Ａ
コンバータとを有する。
Ｍ信号と比較信号発振器の発振周波数の位相を比較する
位相比較器から出力される比較検出信号に直流電圧を加
算する加算回路と、比較検出信号を検出して加算すべき
直流電圧を設定する加算電圧設定手段とを備えている。
加算電圧設定手段は、比較検出信号を検出するＡ／Ｄコ
ンバータと、このＡ／Ｄコンバータから得られるデータ
信号により加算データを決定するデータ処理回路と、決
定された加算データを記憶する加算データ記憶回路と、
記憶された加算データを前記加算回路に出力するＤ／Ａ
コンバータとを有する。
【０００８】
【作用】比較信号発振器の発振周波数にずれが生じたと
きに、比較検出信号に基づいて加算電圧設定手段が加算
電圧を設定し、この加算電圧を加算回路において比較信
号発振器の制御電圧としての比較検出信号に加算するこ
とで、比較信号発振器の発振周波数をＦＭ信号に一致さ
せる。
きに、比較検出信号に基づいて加算電圧設定手段が加算
電圧を設定し、この加算電圧を加算回路において比較信
号発振器の制御電圧としての比較検出信号に加算するこ
とで、比較信号発振器の発振周波数をＦＭ信号に一致さ
せる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図であり、１は
信号入力端子、２は位相比較器、３は比較信号発振器、
４は復調信号出力端子であり、これらは図２に示した従
来構成のものと同じである。この構成に加えて、前記比
較信号発振器３の前段に加算回路５を介挿するととも
に、この加算回路５の一方の入力端にＡ／Ｄコンバータ
６、データ処理回路７、加算データ記憶回路８、Ｄ／Ａ
コンバータ９を縦続接続した加算電圧設定手段を接続し
ている。
る。図１は本発明の一実施例のブロック図であり、１は
信号入力端子、２は位相比較器、３は比較信号発振器、
４は復調信号出力端子であり、これらは図２に示した従
来構成のものと同じである。この構成に加えて、前記比
較信号発振器３の前段に加算回路５を介挿するととも
に、この加算回路５の一方の入力端にＡ／Ｄコンバータ
６、データ処理回路７、加算データ記憶回路８、Ｄ／Ａ
コンバータ９を縦続接続した加算電圧設定手段を接続し
ている。
【００１０】前記加算回路５は位相比較器２より出力さ
れる比較検出信号に直流電圧を加算して比較信号発振器
３の周波数制御信号入力端子へ出力する回路である。
又、前記Ａ／Ｄコンバータ６では比較検出信号を検出し
そのデータ信号をデータ処理回路７へ出力する。データ
処理回路７では入力されたデータ信号により適切な比較
検出信号を得るために必要な加算電圧を決定し、これを
加算データ記憶回路８に記憶させる。加算データ記憶回
路８では、記憶されたデータ信号をＤ／Ａコンバータ９
へ出力する。Ｄ／Ａコンバータ９では、加算データ記憶
回路８より入力されたデータ信号により加算電圧を発生
させ、加算回路５へ出力する。
れる比較検出信号に直流電圧を加算して比較信号発振器
３の周波数制御信号入力端子へ出力する回路である。
又、前記Ａ／Ｄコンバータ６では比較検出信号を検出し
そのデータ信号をデータ処理回路７へ出力する。データ
処理回路７では入力されたデータ信号により適切な比較
検出信号を得るために必要な加算電圧を決定し、これを
加算データ記憶回路８に記憶させる。加算データ記憶回
路８では、記憶されたデータ信号をＤ／Ａコンバータ９
へ出力する。Ｄ／Ａコンバータ９では、加算データ記憶
回路８より入力されたデータ信号により加算電圧を発生
させ、加算回路５へ出力する。
【００１１】この構成によれば、加算電圧が無い場合
（０Ｖ）は、比較検出信号はそのまま比較信号発振器３
の周波数制御入力端の電圧となり、従来と同様の動作を
実行する。しかし、比較信号発振器３の発振周波数ずれ
が生じて比較検出信号の限界値以上の信号（電圧）が必
要とされた場合には、データ処理回路７では必要とされ
る加算電圧を設定し、これを加算回路５において比較検
出信号に加算し、この加算した電圧で比較信号発振器３
を動作させる。これにより、比較信号発振器３の発振周
波数をＦＭ信号に一致させ、復調信号の歪みを防止す
る。
（０Ｖ）は、比較検出信号はそのまま比較信号発振器３
の周波数制御入力端の電圧となり、従来と同様の動作を
実行する。しかし、比較信号発振器３の発振周波数ずれ
が生じて比較検出信号の限界値以上の信号（電圧）が必
要とされた場合には、データ処理回路７では必要とされ
る加算電圧を設定し、これを加算回路５において比較検
出信号に加算し、この加算した電圧で比較信号発振器３
を動作させる。これにより、比較信号発振器３の発振周
波数をＦＭ信号に一致させ、復調信号の歪みを防止す
る。
【００１２】尚、比較検出信号に加算電圧を加算した場
合には、比較信号発振器３の周波数制御入力端の電圧は
加算された電圧分だけ高くなる。ところが位相比較器２
ではＦＭ信号と比較信号発振器３の出力の比較を行って
いるため、ここから出力されるＦＭ信号と比較検出信号
は加算された電圧分だけ低くなる。即ち、加算された電
圧だけ比較検出信号は逆の変化をすることになる。ここ
で、加算電圧を決定する場合には、ＦＭ信号に変調をか
けない搬送波のみの信号を入力させ、この時に得られる
比較検出信号が位相比較器２の動作範囲の中心になるよ
うに、加算電圧を決定すればよい。
合には、比較信号発振器３の周波数制御入力端の電圧は
加算された電圧分だけ高くなる。ところが位相比較器２
ではＦＭ信号と比較信号発振器３の出力の比較を行って
いるため、ここから出力されるＦＭ信号と比較検出信号
は加算された電圧分だけ低くなる。即ち、加算された電
圧だけ比較検出信号は逆の変化をすることになる。ここ
で、加算電圧を決定する場合には、ＦＭ信号に変調をか
けない搬送波のみの信号を入力させ、この時に得られる
比較検出信号が位相比較器２の動作範囲の中心になるよ
うに、加算電圧を決定すればよい。
【００１３】
【発明の効果】以上説明したように本発明は、比較信号
発振器の発振周波数ずれによって生じる位相比較器の動
作範囲の制限を比較検出信号に電圧を加算することによ
って改善し、復調信号の直線性を確保することが可能と
なる。又、加算電圧を記憶する回路を有することによっ
て、比較信号発振器の個々のずれに対しても調整可能と
なった。
発振器の発振周波数ずれによって生じる位相比較器の動
作範囲の制限を比較検出信号に電圧を加算することによ
って改善し、復調信号の直線性を確保することが可能と
なる。又、加算電圧を記憶する回路を有することによっ
て、比較信号発振器の個々のずれに対しても調整可能と
なった。
【図１】本発明のＦＭ復調回路の一実施例の回路図であ
る。
る。
【図２】従来のＦＭ復調回路の一例の回路図である。
【図３】比較信号発振器の発振周波数が正常な場合とず
れが生じた場合の復調特性を示す図である。
れが生じた場合の復調特性を示す図である。
２ 位相比較器 ３ 比較信号発振器 ５ 加算回路 ６ Ａ／Ｄコンバータ ７ データ処理回路 ８ 加算データ記憶回路 ９ Ｄ／Ａコンバータ
Claims (2)
- 【請求項１】 制御電圧によって発振周波数が変化され
る比較信号発振器と、復調されるＦＭ信号と前記比較信
号発振器の発振周波数の位相を比較して位相差に応じた
比較検出信号を出力する位相比較器とを有し、この比較
検出信号を前記比較信号発振器の制御電圧及びＦＭ復調
信号とするＦＭ復調回路において、前記比較検出信号に
直流電圧を加算する加算回路と、前記比較検出信号を検
出して加算すべき直流電圧を設定する加算電圧設定手段
とを備えることを特徴とするＦＭ復調回路。 - 【請求項２】 加算電圧設定手段は、比較検出信号を検
出するＡ／Ｄコンバータと、このＡ／Ｄコンバータから
得られるデータ信号により加算データを決定するデータ
処理回路と、決定された加算データを記憶する加算デー
タ記憶回路と、記憶された加算データを前記加算回路に
出力するＤ／Ａコンバータとを有する請求項１のＦＭ復
調回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034009A JP2953854B2 (ja) | 1992-01-27 | 1992-01-27 | Ｆｍ復調回路 |
| US08/010,001 US5408195A (en) | 1992-01-27 | 1993-01-27 | FM demodulation circuit |
| SG1996004949A SG48990A1 (en) | 1992-01-27 | 1993-01-27 | FM demodulation circuit |
| CA002088187A CA2088187C (en) | 1992-01-27 | 1993-01-27 | Fm demodulation circuit |
| AU32074/93A AU661091B2 (en) | 1992-01-27 | 1993-01-27 | FM demodulation circuit |
| ES93300579T ES2116403T3 (es) | 1992-01-27 | 1993-01-27 | Circuito de desmodulacion de fm. |
| EP93300579A EP0555001B1 (en) | 1992-01-27 | 1993-01-27 | FM demodulation circuit |
| KR1019930000980A KR970002886B1 (ko) | 1992-01-27 | 1993-01-27 | Fm 복조 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034009A JP2953854B2 (ja) | 1992-01-27 | 1992-01-27 | Ｆｍ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206736A true JPH05206736A (ja) | 1993-08-13 |
| JP2953854B2 JP2953854B2 (ja) | 1999-09-27 |
Family
ID=12402428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034009A Expired - Fee Related JP2953854B2 (ja) | 1992-01-27 | 1992-01-27 | Ｆｍ復調回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5408195A (ja) |
| EP (1) | EP0555001B1 (ja) |
| JP (1) | JP2953854B2 (ja) |
| KR (1) | KR970002886B1 (ja) |
| AU (1) | AU661091B2 (ja) |
| CA (1) | CA2088187C (ja) |
| ES (1) | ES2116403T3 (ja) |
| SG (1) | SG48990A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680654B2 (en) * | 2001-10-24 | 2004-01-20 | Northrop Grumman Corporation | Phase locked loop with offset cancellation |
| GB2389252B (en) * | 2002-05-31 | 2006-09-27 | Zarlink Semiconductor Ltd | A frequency modulation system & method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381430U (ja) * | 1986-11-13 | 1988-05-28 | ||
| JPS63151881A (ja) * | 1986-12-16 | 1988-06-24 | Furuno Electric Co Ltd | 位相復調器 |
| JPH03132205A (ja) * | 1989-10-18 | 1991-06-05 | Toshiba Corp | 復調装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1444235A (fr) * | 1965-05-21 | 1966-07-01 | Thomson Houston Comp Francaise | Perfectionnements aux récepteurs radioélectriques à commande automatique de phase |
| US3495184A (en) * | 1968-03-11 | 1970-02-10 | Radiation Inc | Phase-locked loop having improved acquisition range |
| US4107624A (en) * | 1977-07-18 | 1978-08-15 | Sperry Rand Corporation | Automatic frequency-tracking circuit |
| FR2538656B1 (fr) * | 1982-12-23 | 1985-06-07 | Thomson Csf | Procede et circuit d'asservissement en frequence et en phase d'un oscillateur local en television |
| US4568888A (en) * | 1983-11-08 | 1986-02-04 | Trw Inc. | PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction |
| US4703520A (en) * | 1986-10-31 | 1987-10-27 | Motorola, Inc. | Radio transceiver having an adaptive reference oscillator |
| DE3731567A1 (de) * | 1987-09-19 | 1989-04-06 | Thomson Brandt Gmbh | Frequenzdemodulator in pll-technik |
| US4980652A (en) * | 1988-09-02 | 1990-12-25 | Nippon Telegraph And Telephone Corporation | Frequency synthesizer having compensation for nonlinearities |
| JPH03157018A (ja) * | 1989-08-10 | 1991-07-05 | Mitsubishi Electric Corp | 周波数シンセサイザ |
| US5168246A (en) * | 1991-10-24 | 1992-12-01 | Zenith Electronics Corporation | Error amplifier for multiple frequency oscillator control |
-
1992
- 1992-01-27 JP JP4034009A patent/JP2953854B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-27 CA CA002088187A patent/CA2088187C/en not_active Expired - Fee Related
- 1993-01-27 ES ES93300579T patent/ES2116403T3/es not_active Expired - Lifetime
- 1993-01-27 EP EP93300579A patent/EP0555001B1/en not_active Expired - Lifetime
- 1993-01-27 SG SG1996004949A patent/SG48990A1/en unknown
- 1993-01-27 KR KR1019930000980A patent/KR970002886B1/ko not_active Expired - Fee Related
- 1993-01-27 AU AU32074/93A patent/AU661091B2/en not_active Ceased
- 1993-01-27 US US08/010,001 patent/US5408195A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381430U (ja) * | 1986-11-13 | 1988-05-28 | ||
| JPS63151881A (ja) * | 1986-12-16 | 1988-06-24 | Furuno Electric Co Ltd | 位相復調器 |
| JPH03132205A (ja) * | 1989-10-18 | 1991-06-05 | Toshiba Corp | 復調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0555001A1 (en) | 1993-08-11 |
| CA2088187C (en) | 1997-08-19 |
| AU661091B2 (en) | 1995-07-13 |
| SG48990A1 (en) | 1998-05-18 |
| JP2953854B2 (ja) | 1999-09-27 |
| ES2116403T3 (es) | 1998-07-16 |
| AU3207493A (en) | 1993-07-29 |
| CA2088187A1 (en) | 1993-07-28 |
| KR970002886B1 (ko) | 1997-03-12 |
| EP0555001B1 (en) | 1998-06-03 |
| US5408195A (en) | 1995-04-18 |
| KR930017333A (ko) | 1993-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41583E1 (en) | Frequency-stabilized transceiver configuration | |
| JP3934585B2 (ja) | 広帯域変調ｐｌｌ、広帯域変調ｐｌｌのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調ｐｌｌを備えた無線通信装置の調整方法 | |
| WO2005020428A1 (ja) | 広帯域変調ｐｌｌおよびその変調度調整方法 | |
| US4797637A (en) | PLL frequency synthesizer | |
| JPH1141308A (ja) | 無線受信機およびその操作方法 | |
| JPH05206736A (ja) | Ｆｍ復調回路 | |
| US6577695B1 (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
| US20050156676A1 (en) | Synthesizer and calibrating method for the same | |
| EP1249929B1 (en) | FM-PLL modulator | |
| JPH07288551A (ja) | Ｆｓｋ復調回路 | |
| US5317600A (en) | Coarse tuning of the channel frequency | |
| US6121846A (en) | Digital phase comparator without dead zone | |
| JP4319110B2 (ja) | 無線通信機 | |
| JP2001285387A (ja) | 負帰還回路を備えた電力増幅回路及び位相制御方法 | |
| JP3399135B2 (ja) | 高周波デジタル信号受信装置 | |
| JPH09326752A (ja) | 移動体通信端末装置 | |
| JP2794707B2 (ja) | 周波数シフトキーイング式変調器 | |
| KR100281362B1 (ko) | 위상동기루프 에프엠/에이엠 튜너 | |
| JPS6374206A (ja) | 位相変調方式 | |
| JPH0637825A (ja) | Ｆｓｋ受信器 | |
| JPS61189011A (ja) | 受信機のａｆｃ回路 | |
| JP2000165279A (ja) | Ｆｍ受信回路における受信トラッキング補正回路 | |
| JP2001044829A (ja) | 位相同期回路 | |
| JPH0447739A (ja) | レベル変換回路 | |
| JPS6172416A (ja) | フエ−ズロツクル−プ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980728 |
|
| LAPS | Cancellation because of no payment of annual fees |