JPH0520786B2 - - Google Patents
Info
- Publication number
- JPH0520786B2 JPH0520786B2 JP23715286A JP23715286A JPH0520786B2 JP H0520786 B2 JPH0520786 B2 JP H0520786B2 JP 23715286 A JP23715286 A JP 23715286A JP 23715286 A JP23715286 A JP 23715286A JP H0520786 B2 JPH0520786 B2 JP H0520786B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- cpu
- execution
- startup
- system control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数個のプロセツサから構成され
るマルチCPU（中央演算処理装置）システムの
CPU起動装置に関するものである。
るマルチCPU（中央演算処理装置）システムの
CPU起動装置に関するものである。
第４図は例えば特開昭60−153559号公報に示さ
れた従来のマルチCPUシステムのCPU起動装置
であり、図において、１はシステム制御CPU、
２1〜２o+1はCPU1〜CPUo+1、７はシステムバス
である。
れた従来のマルチCPUシステムのCPU起動装置
であり、図において、１はシステム制御CPU、
２1〜２o+1はCPU1〜CPUo+1、７はシステムバス
である。
次に動作について説明する。例えば、今まで故
障状態にあつたCPUo+1２o+1が、故障を回復し再
度マルチCPUシステムのシステムバス７に接続
されてシステム構成に復帰しようとする場合に
は、システム制御CPU１が、CPUo+1２o+1上にあ
る、例えば第５図Ａに示されるシステム制御
CPU１の指示により診断、試験処理とデータ処
理とを別々に実行される際のステータステーブル
１０に対してRUNI起動指令を与える。すると該
ステータステーブル１０のRUN１起動指令を受
けたCPUo+1２o+1はまず第５図Ｂに示されるプロ
グラム属性テーブル１１を参照し実行ポインタを
探索して前記診断、試験処理とデータ処理に伴う
初期化等の機能を有するプログラムＡを実行す
る。その後、CPUo+1２o+1がシステム制御CPU１
より、ステータステーブル１０に対してRUN２
起動指令を与えるとプログラム属性テーブル１１
により、実行ポイントが立つた演算実行等のアプ
リケーシヨンプログラムＢを選択して実行し、
CPUo+1２o+1がシステムに参入する。
障状態にあつたCPUo+1２o+1が、故障を回復し再
度マルチCPUシステムのシステムバス７に接続
されてシステム構成に復帰しようとする場合に
は、システム制御CPU１が、CPUo+1２o+1上にあ
る、例えば第５図Ａに示されるシステム制御
CPU１の指示により診断、試験処理とデータ処
理とを別々に実行される際のステータステーブル
１０に対してRUNI起動指令を与える。すると該
ステータステーブル１０のRUN１起動指令を受
けたCPUo+1２o+1はまず第５図Ｂに示されるプロ
グラム属性テーブル１１を参照し実行ポインタを
探索して前記診断、試験処理とデータ処理に伴う
初期化等の機能を有するプログラムＡを実行す
る。その後、CPUo+1２o+1がシステム制御CPU１
より、ステータステーブル１０に対してRUN２
起動指令を与えるとプログラム属性テーブル１１
により、実行ポイントが立つた演算実行等のアプ
リケーシヨンプログラムＢを選択して実行し、
CPUo+1２o+1がシステムに参入する。
従来のマルチCPUシステムのCPU起動装置は
以上の様に構成されているので、各CPUはその
CPU上にあるプログラムの属性を制御しなけれ
ばならないために各CPUの実行効率が低下し、
マルチCPUシステムにおいて、あるCPUのプロ
グラムを実行させるのに他のCPU上のプログラ
ムの実行と同期をとりながら実行すること、すな
わち、あるCPUのプログラムの実行完了を待つ
て他のCPUのプログラムの実行を開始させたり、
いくつかのCPUのプログラムを同時に起動させ
たりすることが不可能であるなどの問題点があつ
た。
以上の様に構成されているので、各CPUはその
CPU上にあるプログラムの属性を制御しなけれ
ばならないために各CPUの実行効率が低下し、
マルチCPUシステムにおいて、あるCPUのプロ
グラムを実行させるのに他のCPU上のプログラ
ムの実行と同期をとりながら実行すること、すな
わち、あるCPUのプログラムの実行完了を待つ
て他のCPUのプログラムの実行を開始させたり、
いくつかのCPUのプログラムを同時に起動させ
たりすることが不可能であるなどの問題点があつ
た。
この発明は上記のような問題点を解消するため
になされたもので、各CPUはプログラム属性テ
ーブルの制御を必要とせず効果的に各CPUの実
行効率を上げるようにするとともに、マルチ制御
CPUはあるCPUのプログラムを実行させるのに、
他のCPU上のプログラムの実行と常に同期をと
りながらプログラム実行をすることができるマル
チCPUシステムのCPU起動装置を得ることを目
的とする。
になされたもので、各CPUはプログラム属性テ
ーブルの制御を必要とせず効果的に各CPUの実
行効率を上げるようにするとともに、マルチ制御
CPUはあるCPUのプログラムを実行させるのに、
他のCPU上のプログラムの実行と常に同期をと
りながらプログラム実行をすることができるマル
チCPUシステムのCPU起動装置を得ることを目
的とする。
この発明に係るマルチCPUシステムのCPU起
動装置は、システム制御CPUが各CPU上のプロ
グラムの起動と実行完了応答とを管理するように
するとともに、各CPUは自己CPU上のプログラ
ムへの起動命令と実行完了とを管理するようにし
たものである。
動装置は、システム制御CPUが各CPU上のプロ
グラムの起動と実行完了応答とを管理するように
するとともに、各CPUは自己CPU上のプログラ
ムへの起動命令と実行完了とを管理するようにし
たものである。
この発明におけるマルチCPUシステムのCPU
起動装置は、システム制御CPUが各CPUに起動
指令を与え、その起動指令を受けたCPUからの
実行完了応答を受けて他のCPUに起動指令を与
えることにより、CPUの実行効率を向上させる
ようにするとともに、各CPU間で同期をとつて
プログラムの実行を可能とする。
起動装置は、システム制御CPUが各CPUに起動
指令を与え、その起動指令を受けたCPUからの
実行完了応答を受けて他のCPUに起動指令を与
えることにより、CPUの実行効率を向上させる
ようにするとともに、各CPU間で同期をとつて
プログラムの実行を可能とする。
以下、この発明の一実施例を図について説明す
る。図中第４図と同一の部分は、同一の符号もつ
て図示した。第１図において、３はプログラム起
動制御部、４はプログラム実行完了応答制御部、
５1〜５o+1は、プログラム起動命令受付部、６1
〜６o+1はプログラム実行完了応答出力部、８は
CPUo２o上のメモリにローデイングされたプログ
ラムＣ，９1，９2はCPUo+1２o+1）上のメモリに
ローデイングされたプログラムＤ，Ｅである。ま
た、第２図は本発明のプログラムテーブルの説明
図であり、このプログラムテーブルはシステム制
御CPU１上に設けられている。第３図は動作順
序を示すフローチヤートである。
る。図中第４図と同一の部分は、同一の符号もつ
て図示した。第１図において、３はプログラム起
動制御部、４はプログラム実行完了応答制御部、
５1〜５o+1は、プログラム起動命令受付部、６1
〜６o+1はプログラム実行完了応答出力部、８は
CPUo２o上のメモリにローデイングされたプログ
ラムＣ，９1，９2はCPUo+1２o+1）上のメモリに
ローデイングされたプログラムＤ，Ｅである。ま
た、第２図は本発明のプログラムテーブルの説明
図であり、このプログラムテーブルはシステム制
御CPU１上に設けられている。第３図は動作順
序を示すフローチヤートである。
次に第３図のフローチヤートを参照し動作につ
いて説明する。各CPUの状況は、特に規定しな
いが、例えば故障状態にあつたCPUo+1２o+1がマ
ルチCPUシステムに参入する場合を考える。
CPUo+1２o+1がシステムに参入するには、例え
ば、プログラムＤ，ＣおよびＥがこの順に実行さ
れる必要があるとする。プログラムＤ，Ｃおよび
Ｅの内容としては、プログラムＤがCPUo+1２o+1
のイニシヤル処理を行うもの、プログラムＣはプ
ログラムＥで必要とされるデータを生成するも
の、そしてプログラムＥはシステム参入時に
CPUo+1２o+1が準備しておく必要があるデータを
演算するもの等が考えられる。
いて説明する。各CPUの状況は、特に規定しな
いが、例えば故障状態にあつたCPUo+1２o+1がマ
ルチCPUシステムに参入する場合を考える。
CPUo+1２o+1がシステムに参入するには、例え
ば、プログラムＤ，ＣおよびＥがこの順に実行さ
れる必要があるとする。プログラムＤ，Ｃおよび
Ｅの内容としては、プログラムＤがCPUo+1２o+1
のイニシヤル処理を行うもの、プログラムＣはプ
ログラムＥで必要とされるデータを生成するも
の、そしてプログラムＥはシステム参入時に
CPUo+1２o+1が準備しておく必要があるデータを
演算するもの等が考えられる。
まず、CPUo+1（２o+1）がシステムバス７に接
続され（ST−１）、マルチCPUシステムに接続
された場合、システム制御CPU１は内部のプロ
グラム起動制御部３に対しCPUo+1２o+1が有する
プログラムＤの起動を指示するプログラム起動命
令をセツトする（ST−２）。このプログラム起動
命令は前記CPUo+1（２o+1）のプログラム起動命
令受付部５o+1に転送され（ST−３）この動作に
よりCPUo+1２o+1は、例えばイニシヤル処理機能
を有するプログラムＤ９1を実行する（ST−４）。
そして、前記プログラムＤ９1の実行後にCPUo２
ｏにローデイングされたプログラムＣの実行が必
要な場合、前記CPUo+1２o+1はプログラム実行完
了応答出力部６o+1にプログラム実行完了をセツ
トする（ST−５）。そして、このプログラム実行
完了信号はシステム制御CPU１のプログラム実
行完了応答制御部４に転送される。すると、プロ
グラム実行完了応答制御部４は、例えば第２図に
示すプログラムテーブル１２を参照して次に起動
するプログラムがCPUo２oのプログラムＣ（８）
であると認識すると上記と同様にしてプログラム
起動制御部３を介してCPUo２oにローデイングさ
れたプログラムＣ（８）を起動する。なお、第２
図に示すプログラムテーブル１２は、CPUo+1２o
＋１がシステムに参入する際に順に実行されるべき
プログラムの名称として、あらかじめシステム制
御CPU１内に設定されているものである。さら
に、その後、CPUo+1２o+1をシステムに参入させ
るため、例えば演算を実行するアプリケーシヨン
プログラムである、プログラムＥ９2を起動する
ことが必要ならば、上記と同様にして、プログラ
ムＥ９2を起動する（ST−７）ことにより、
CPUo+1２o+1がマルチCPUシステムに参入する
（ST−８）。このようにして、プログラムＤ，Ｃ
およびＥが順に実行される。なお、上記実施例で
は、あるCPUがシステムに参入する場合を例と
して説明を行つたが、既にシステムに参入済の各
CPUのプログラムを同期をとつて実行させるこ
とは、もちろん可能である。
続され（ST−１）、マルチCPUシステムに接続
された場合、システム制御CPU１は内部のプロ
グラム起動制御部３に対しCPUo+1２o+1が有する
プログラムＤの起動を指示するプログラム起動命
令をセツトする（ST−２）。このプログラム起動
命令は前記CPUo+1（２o+1）のプログラム起動命
令受付部５o+1に転送され（ST−３）この動作に
よりCPUo+1２o+1は、例えばイニシヤル処理機能
を有するプログラムＤ９1を実行する（ST−４）。
そして、前記プログラムＤ９1の実行後にCPUo２
ｏにローデイングされたプログラムＣの実行が必
要な場合、前記CPUo+1２o+1はプログラム実行完
了応答出力部６o+1にプログラム実行完了をセツ
トする（ST−５）。そして、このプログラム実行
完了信号はシステム制御CPU１のプログラム実
行完了応答制御部４に転送される。すると、プロ
グラム実行完了応答制御部４は、例えば第２図に
示すプログラムテーブル１２を参照して次に起動
するプログラムがCPUo２oのプログラムＣ（８）
であると認識すると上記と同様にしてプログラム
起動制御部３を介してCPUo２oにローデイングさ
れたプログラムＣ（８）を起動する。なお、第２
図に示すプログラムテーブル１２は、CPUo+1２o
＋１がシステムに参入する際に順に実行されるべき
プログラムの名称として、あらかじめシステム制
御CPU１内に設定されているものである。さら
に、その後、CPUo+1２o+1をシステムに参入させ
るため、例えば演算を実行するアプリケーシヨン
プログラムである、プログラムＥ９2を起動する
ことが必要ならば、上記と同様にして、プログラ
ムＥ９2を起動する（ST−７）ことにより、
CPUo+1２o+1がマルチCPUシステムに参入する
（ST−８）。このようにして、プログラムＤ，Ｃ
およびＥが順に実行される。なお、上記実施例で
は、あるCPUがシステムに参入する場合を例と
して説明を行つたが、既にシステムに参入済の各
CPUのプログラムを同期をとつて実行させるこ
とは、もちろん可能である。
以上のように、この発明によれば複数のCPU
上のプログラムの起動と実行完了とをシステム制
御CPUが管理できるようにシステム制御CPU上
にプログラム起動制御部及びプログラム実行完了
応答制御部を設け、かつ各CPUにはプログラム
起動命令受付部及びプログラム実行完了応答出力
部を設けるように構成したので、各CPU自身で
ローデイングされているプログラムの属性を管理
する必要がなく他CPUにローデイングされたプ
ログラムの実行完了をまつて、自己のCPUにロ
ーデイングされたプログラムの実行を開始でき、
各CPU間でプログラム実行の同期がとれる効果
がある。
上のプログラムの起動と実行完了とをシステム制
御CPUが管理できるようにシステム制御CPU上
にプログラム起動制御部及びプログラム実行完了
応答制御部を設け、かつ各CPUにはプログラム
起動命令受付部及びプログラム実行完了応答出力
部を設けるように構成したので、各CPU自身で
ローデイングされているプログラムの属性を管理
する必要がなく他CPUにローデイングされたプ
ログラムの実行完了をまつて、自己のCPUにロ
ーデイングされたプログラムの実行を開始でき、
各CPU間でプログラム実行の同期がとれる効果
がある。
第１図はこの発明の一実施例を示すマルチ
CPUシステムの構成図、第２図は第１図のプロ
グラムテーブルの説明図、第３図は第１図の動作
順序を示すフローチヤート、第４図は従来のマル
チCPUシステムの構成図、第５図は従来のマル
チCPUシステムによるステータステーブル図で
ある。 図において、１はシステム制御CPU、２1〜２o
＋１はCPU、３はプログラム起動制御部、４はプ
ログラム実行完了応答制御部、５1〜５ｎ＋１は
プログラム起動命令受付部、６1〜６o+1はプログ
ラム実行完了応答出力部、７はシステムバスであ
る。 なお、図中、同一符号は同一、または相当部分
を示す。
CPUシステムの構成図、第２図は第１図のプロ
グラムテーブルの説明図、第３図は第１図の動作
順序を示すフローチヤート、第４図は従来のマル
チCPUシステムの構成図、第５図は従来のマル
チCPUシステムによるステータステーブル図で
ある。 図において、１はシステム制御CPU、２1〜２o
＋１はCPU、３はプログラム起動制御部、４はプ
ログラム実行完了応答制御部、５1〜５ｎ＋１は
プログラム起動命令受付部、６1〜６o+1はプログ
ラム実行完了応答出力部、７はシステムバスであ
る。 なお、図中、同一符号は同一、または相当部分
を示す。
Claims (1)
- １ システム制御CPUと各CPUとをシステムバ
スで接続してなるマルチCPUシステムのCPU起
動装置において、前記各CPUのうち起動する
CPUが有するそのCPUの起動処理を行うプログ
ラムの起動を指示するプログラム起動命令をその
CPUに与え、さらに、前記各CPUに対してその
CPUが有するプログラムの起動を指示するプロ
グラム起動命令を与えるプログラム起動制御部
と、前記起動処理を行うプログラムに続いて実行
されるべき各プログラムの実行順序が設定された
プログラムテーブルと、前記各CPUからプログ
ラム実行完了信号を受けると前記プログラムテー
ブルに記載されているプログラム実行順序に従つ
て次のプログラムの起動を前記プログラム起動制
御部に依頼するプログラム実行完了応答制御部と
を前記システム制御CPU内に設け、かつ、前記
システム制御CPUから前記プログラム起動命令
を受けて指示されたプログラムを起動するプログ
ラム起動命令受付部と、プログラムの実行が完了
すると前記プログラム実行完了信号を前記システ
ム制御CPUに対して出力するプログラム実行完
了応答出力部とを前記各CPU内に設け、前記シ
ステム制御CPUは、前記各CPUのうちの前記プ
ログラム起動命令を与えたCPU上のプログラム
の実行完了を待つて前記プログラムテーブルで実
行完了したプログラムの次に記載されているプロ
グラムを有するCPUに新たな前記プログラム起
動命令を与えるようにしたことを特徴とするマル
チCPUシステムのCPU起動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23715286A JPS6393063A (ja) | 1986-10-07 | 1986-10-07 | マルチｃｐｕシステムのｃｐｕ起動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23715286A JPS6393063A (ja) | 1986-10-07 | 1986-10-07 | マルチｃｐｕシステムのｃｐｕ起動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6393063A JPS6393063A (ja) | 1988-04-23 |
| JPH0520786B2 true JPH0520786B2 (ja) | 1993-03-22 |
Family
ID=17011172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23715286A Granted JPS6393063A (ja) | 1986-10-07 | 1986-10-07 | マルチｃｐｕシステムのｃｐｕ起動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6393063A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757634B2 (ja) * | 1991-11-18 | 1998-05-25 | 株式会社富士通ゼネラル | カラー画像処理装置 |
| JP2757641B2 (ja) * | 1991-12-09 | 1998-05-25 | 株式会社富士通ゼネラル | カラー画像処理装置 |
-
1986
- 1986-10-07 JP JP23715286A patent/JPS6393063A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6393063A (ja) | 1988-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6393063A (ja) | マルチｃｐｕシステムのｃｐｕ起動装置 | |
| JP3332098B2 (ja) | 二重化プロセッサ装置 | |
| JPS6329868A (ja) | Ｄｍａコントロ−ラ | |
| JPS62163148A (ja) | 共通領域参照制御方式 | |
| JPS6239789B2 (ja) | ||
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPS63276162A (ja) | マルチプロセッサシステムのプロセッサ起動方式 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JP2754583B2 (ja) | 擬似障害発生システム | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPH03237502A (ja) | プログラマブル・コントローラ | |
| JPS62231371A (ja) | マルチプロセッサの起動停止制御方法 | |
| JPH05342026A (ja) | マルチプロセッサ装置及びその同期制御方式 | |
| JPH0431421B2 (ja) | ||
| JPS62293372A (ja) | マスタスレ−ブプロセツサ | |
| JPH03164965A (ja) | マイクロプロセッサ起動方式 | |
| JPH0378661B2 (ja) | ||
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| JPH027099B2 (ja) | ||
| JPS61123963A (ja) | 入力命令制御方式 | |
| JPS63216162A (ja) | デバツグ方式 | |
| JPS63143948U (ja) | ||
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPS60256852A (ja) | 分散処理システムにおけるフアイルリカバリ−方式 | |
| JPH0652482B2 (ja) | シーケンスコントローラ |