JPH0520800A - 磁気記録再生装置 - Google Patents
磁気記録再生装置Info
- Publication number
- JPH0520800A JPH0520800A JP3195126A JP19512691A JPH0520800A JP H0520800 A JPH0520800 A JP H0520800A JP 3195126 A JP3195126 A JP 3195126A JP 19512691 A JP19512691 A JP 19512691A JP H0520800 A JPH0520800 A JP H0520800A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- reproduced
- circuit
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 複数のヘッドで同時に複数の磁気トラックを
再生する場合、クロック再生を行うPLL回路の回路規
模低減を目的とする。 【構成】 記録系ディジタル信号処理回路は、同時に複
数の記録デ−タを、各デ−タの位相を合わせた上で出力
し、複数の磁気ヘッドによってテ−プに記録する。再生
時には、位相比較器、ル−プフィルタ、VCOからなる
PLL回路によって任意の1トラックから伝送クロック
を再生し、この再生クロックを各トラックに設けたデ−
タ識別用ラッチ回路に入力する。また、機器互換を考慮
して、上記再生クロックをクロック移相器に入力するこ
とによって各磁気トラックの再生デ−タ位相に一致した
クロックを生成し、この移相クロックでデ−タ識別を行
って、ヘッド段差の影響を無くす。 【効果】 マルチトラックを同時に再生する場合に、ク
ロックを再生するPLL回路の回路規模を低減でき、V
COの調整を1ヵ所にできる。
再生する場合、クロック再生を行うPLL回路の回路規
模低減を目的とする。 【構成】 記録系ディジタル信号処理回路は、同時に複
数の記録デ−タを、各デ−タの位相を合わせた上で出力
し、複数の磁気ヘッドによってテ−プに記録する。再生
時には、位相比較器、ル−プフィルタ、VCOからなる
PLL回路によって任意の1トラックから伝送クロック
を再生し、この再生クロックを各トラックに設けたデ−
タ識別用ラッチ回路に入力する。また、機器互換を考慮
して、上記再生クロックをクロック移相器に入力するこ
とによって各磁気トラックの再生デ−タ位相に一致した
クロックを生成し、この移相クロックでデ−タ識別を行
って、ヘッド段差の影響を無くす。 【効果】 マルチトラックを同時に再生する場合に、ク
ロックを再生するPLL回路の回路規模を低減でき、V
COの調整を1ヵ所にできる。
Description
【0001】
【産業上の利用分野】本発明はPLL(Phase Locked L
oop)回路に係り、特にデイジタル変調された信号を復
調する、あるいはクロック再生を行うに好適なPLL回
路を有する磁気記録再生装置に関する。
oop)回路に係り、特にデイジタル変調された信号を復
調する、あるいはクロック再生を行うに好適なPLL回
路を有する磁気記録再生装置に関する。
【0002】
【従来の技術】デイジタル信号を記録、あるいは再生す
る磁気記録再生装置においては、再生時に再生デ−タか
らクロックの生成を可能とするために、デイジタルデ−
タに変調をかけて記録する方式がとられ、再生時には、
PLL回路によってクロックの再生及びデ−タ識別をお
こない、デ−タを復調する方式が一般的に行なわれてい
る。このような磁気記録再生装置の中で、入力されたデ
イジタル信号を複数のトラックに分配して記録するマル
チトラックPCMレコ−ダがある。
る磁気記録再生装置においては、再生時に再生デ−タか
らクロックの生成を可能とするために、デイジタルデ−
タに変調をかけて記録する方式がとられ、再生時には、
PLL回路によってクロックの再生及びデ−タ識別をお
こない、デ−タを復調する方式が一般的に行なわれてい
る。このような磁気記録再生装置の中で、入力されたデ
イジタル信号を複数のトラックに分配して記録するマル
チトラックPCMレコ−ダがある。
【0003】
【発明が解決しようとする課題】例えば特開昭58−1
66520号公報記載のようにマルチトラック記録の場
合には、各トラックそれぞれにPLL回路を備え、クロ
ック再生、デ−タ識別を行う構成となっていた。そのた
め、回路規模が大きくなり、さらに調整個所も多いとい
う問題があった。
66520号公報記載のようにマルチトラック記録の場
合には、各トラックそれぞれにPLL回路を備え、クロ
ック再生、デ−タ識別を行う構成となっていた。そのた
め、回路規模が大きくなり、さらに調整個所も多いとい
う問題があった。
【0004】本発明の目的は、デイジタル信号を複数の
トラックに分配して同時に記録、再生するマルチトラッ
ク磁気記録再生装置において、デ−タ識別用のPLL回
路の回路規模の低減、及び調整個所の低減にある。
トラックに分配して同時に記録、再生するマルチトラッ
ク磁気記録再生装置において、デ−タ識別用のPLL回
路の回路規模の低減、及び調整個所の低減にある。
【0005】
【課題を解決するための手段】本発明では、複数のヘッ
ドで同時に記録、再生するシステムにおいて、記録時に
各ヘッドに流すデ−タ記録電流の位相を合わせ、再生時
には、再生された磁気トラックのうち、いずれか1つを
用いてクロックを再生すると共に、再生されたクロック
で全てのトラックのデ−タ識別を行うことで実現され
る。また、各トラックに対応するクロック移相器を設
け、各トラックの再生デ−タの位相にあったクロックを
生成してデ−タ識別を行うようにし、再生時の機器互換
に対応した。
ドで同時に記録、再生するシステムにおいて、記録時に
各ヘッドに流すデ−タ記録電流の位相を合わせ、再生時
には、再生された磁気トラックのうち、いずれか1つを
用いてクロックを再生すると共に、再生されたクロック
で全てのトラックのデ−タ識別を行うことで実現され
る。また、各トラックに対応するクロック移相器を設
け、各トラックの再生デ−タの位相にあったクロックを
生成してデ−タ識別を行うようにし、再生時の機器互換
に対応した。
【0006】
【作用】記録系ディジタル信号処理回路は、同時に複数
の記録デ−タを、各デ−タの位相を合わせた上で出力
し、複数の磁気ヘッドによってテ−プに記録する。再生
時には、位相比較器、ル−プフィルタ、VCOからなる
PLL回路によって任意の1トラックから伝送クロック
を再生し、この再生クロックを各トラックに設けたデ−
タ識別用ラッチ回路に入力する。
の記録デ−タを、各デ−タの位相を合わせた上で出力
し、複数の磁気ヘッドによってテ−プに記録する。再生
時には、位相比較器、ル−プフィルタ、VCOからなる
PLL回路によって任意の1トラックから伝送クロック
を再生し、この再生クロックを各トラックに設けたデ−
タ識別用ラッチ回路に入力する。
【0007】また、機器互換を考慮して、上記再生クロ
ックをクロック移相器に入力することによって各磁気ト
ラックの再生デ−タ位相に一致したクロックを生成し、
この移相クロックでデ−タ識別を行って、ヘッド段差の
影響を無くした。さらに特殊再生を考慮して、複数のヘ
ッドから再生された信号からトラッキングエラ−信号を
得るトラッキングエラ−制御回路を設け、この出力誤差
信号によって圧電素子を駆動し、圧電素子上に位置させ
たヘッドを偏移させて記録トラックにオントラックする
ように制御するようにした。
ックをクロック移相器に入力することによって各磁気ト
ラックの再生デ−タ位相に一致したクロックを生成し、
この移相クロックでデ−タ識別を行って、ヘッド段差の
影響を無くした。さらに特殊再生を考慮して、複数のヘ
ッドから再生された信号からトラッキングエラ−信号を
得るトラッキングエラ−制御回路を設け、この出力誤差
信号によって圧電素子を駆動し、圧電素子上に位置させ
たヘッドを偏移させて記録トラックにオントラックする
ように制御するようにした。
【0008】
【実施例】以下、本発明の一実施例を、図1により説明
する。図1は、本発明による磁気記録再生装置のブロッ
ク図である。図1において、1は入力信号端子、2は記
録系デイジタル信号処理回路、301、302は記録ア
ンプ、401、402はスイッチ、5は記録再生制御端
子、601、602は磁気ヘッド、7は磁気テ−プ、8
は回転ドラム、901,902は再生アンプ、101、
102は波形等化回路、11はスイッチ、12はチャン
ネルセレクト端子、13は位相比較器、14はル−プフ
ィルタ、15は電圧制御発振器(以下、VCOと記
す。)、161、162はD−FF、17は再生系デイ
ジタル信号処理回路、18は出力信号端子である。
する。図1は、本発明による磁気記録再生装置のブロッ
ク図である。図1において、1は入力信号端子、2は記
録系デイジタル信号処理回路、301、302は記録ア
ンプ、401、402はスイッチ、5は記録再生制御端
子、601、602は磁気ヘッド、7は磁気テ−プ、8
は回転ドラム、901,902は再生アンプ、101、
102は波形等化回路、11はスイッチ、12はチャン
ネルセレクト端子、13は位相比較器、14はル−プフ
ィルタ、15は電圧制御発振器(以下、VCOと記
す。)、161、162はD−FF、17は再生系デイ
ジタル信号処理回路、18は出力信号端子である。
【0009】入力信号端子1から入力されたオ−デイオ
信号、あるいはビデオ信号は、デイジタル信号に変換さ
れ、記録系デイジタル信号処理回路2によって所定の処
理を施された後に2系統に分けられ、記録アンプ30
1,302に送られる。記録再生制御端子5は、記録モ
−ドが選択されており、記録アンプ301、302で増
幅された記録電流は、スイッチ401、402を介し
て、回転ドラム8上にマウントされた磁気ヘッド60
1、602に送られ、磁気テ−プ7にディジタル信号を
記録する。
信号、あるいはビデオ信号は、デイジタル信号に変換さ
れ、記録系デイジタル信号処理回路2によって所定の処
理を施された後に2系統に分けられ、記録アンプ30
1,302に送られる。記録再生制御端子5は、記録モ
−ドが選択されており、記録アンプ301、302で増
幅された記録電流は、スイッチ401、402を介し
て、回転ドラム8上にマウントされた磁気ヘッド60
1、602に送られ、磁気テ−プ7にディジタル信号を
記録する。
【0010】再生時には、記録再生制御端子5は、再生
モ−ドが選択されており、磁気ヘッド601、602に
よって、磁気テ−プ7から同時に再生された信号はスイ
ッチ401、402を介して再生アンプ901、902
で増幅し、波形等化回路101、102で波形の符号間
干渉を取り除いた後、位相比較器13、ル−プフィルタ
14、VCO15で構成されるPLL回路に入力する。
PLL回路では、再生信号から、再生信号に同期したク
ロックを再生し、次にD−FF161、162によって
デ−タの識別を行う。この識別デ−タ及び再生クロック
は再生系ディジタル信号処理回路17に送られ、所定の
処理を施され、出力信号端子18に元のオーディオ信
号、あるいはビデオ信号を得る。
モ−ドが選択されており、磁気ヘッド601、602に
よって、磁気テ−プ7から同時に再生された信号はスイ
ッチ401、402を介して再生アンプ901、902
で増幅し、波形等化回路101、102で波形の符号間
干渉を取り除いた後、位相比較器13、ル−プフィルタ
14、VCO15で構成されるPLL回路に入力する。
PLL回路では、再生信号から、再生信号に同期したク
ロックを再生し、次にD−FF161、162によって
デ−タの識別を行う。この識別デ−タ及び再生クロック
は再生系ディジタル信号処理回路17に送られ、所定の
処理を施され、出力信号端子18に元のオーディオ信
号、あるいはビデオ信号を得る。
【0011】この時、PLL回路はチャンネルセレクト
端子12の制御信号によってスイッチ11を制御し、磁
気ヘッド601、あるいは602から再生された信号の
うち、いずれか一方のトラックの信号を使用する構成と
なっている。また、デ−タ識別用のクロックは両トラッ
クともPLL回路の出力クロックをそのまま使用してい
る。この構成によって、2トラックが同時に再生される
システムにおいても、デ−タ識別用のD−FF161、
162を2つ設けておけば、クロック再生用のPLL回
路は1系統でよいため、VCO15の調整は1ヵ所で済
み、回路規模も低減できる。
端子12の制御信号によってスイッチ11を制御し、磁
気ヘッド601、あるいは602から再生された信号の
うち、いずれか一方のトラックの信号を使用する構成と
なっている。また、デ−タ識別用のクロックは両トラッ
クともPLL回路の出力クロックをそのまま使用してい
る。この構成によって、2トラックが同時に再生される
システムにおいても、デ−タ識別用のD−FF161、
162を2つ設けておけば、クロック再生用のPLL回
路は1系統でよいため、VCO15の調整は1ヵ所で済
み、回路規模も低減できる。
【0012】図2は、マルチトラック記録をした場合の
磁気テ−プ上のトラックパタ−ン形成を示す図である。
図2において、191、192は磁気トラックである。
磁気ヘッド601、602は一般的なダブルアジマスヘ
ッドであり、互いにアジマス角が異なり、さらにトラッ
クピッチ分のヘッド段差を設けている。この構成によ
り、回転ドラム8が1回転すると磁気テ−プ7上には2
本の磁気トラック191、192が同時に形成されて行
く。トラックピッチは磁気ヘッド601、602の取り
付け精度で決まるため、5μm程度の狭トラック記録に
対応できる。
磁気テ−プ上のトラックパタ−ン形成を示す図である。
図2において、191、192は磁気トラックである。
磁気ヘッド601、602は一般的なダブルアジマスヘ
ッドであり、互いにアジマス角が異なり、さらにトラッ
クピッチ分のヘッド段差を設けている。この構成によ
り、回転ドラム8が1回転すると磁気テ−プ7上には2
本の磁気トラック191、192が同時に形成されて行
く。トラックピッチは磁気ヘッド601、602の取り
付け精度で決まるため、5μm程度の狭トラック記録に
対応できる。
【0013】図3は、記録電流のタイミングを示したも
のである。図3において、(a)は磁気ヘッド601の
記録電流タイミング、(b)は磁気ヘッド602の記録
電流タイミング、(c)は再生クロックタイミングであ
る。図3に示したように本発明においては、記録デ−タ
の立上り、または立ち下がりの位相を両磁気ヘッド60
1、602に対して合わせるようにしている。そのた
め、図2において示した磁気トラック191、192の
磁化パタ−ンはそれぞれ図3に示した位相関係が保たれ
る。すなわち、再生時に同一の磁気ヘッド601、60
2で再生された場合には、回転ドラム8にジッタがあっ
てもその量は両トラック間で同一であるから図3の記録
信号と同一のタイミングで両再生デ−タを得ることがで
きる。
のである。図3において、(a)は磁気ヘッド601の
記録電流タイミング、(b)は磁気ヘッド602の記録
電流タイミング、(c)は再生クロックタイミングであ
る。図3に示したように本発明においては、記録デ−タ
の立上り、または立ち下がりの位相を両磁気ヘッド60
1、602に対して合わせるようにしている。そのた
め、図2において示した磁気トラック191、192の
磁化パタ−ンはそれぞれ図3に示した位相関係が保たれ
る。すなわち、再生時に同一の磁気ヘッド601、60
2で再生された場合には、回転ドラム8にジッタがあっ
てもその量は両トラック間で同一であるから図3の記録
信号と同一のタイミングで両再生デ−タを得ることがで
きる。
【0014】図1において、再生時には、例えば磁気ヘ
ッド601の再生信号によって、位相比較器13、ル−
プフィルタ14、VCO15で構成されるPLL回路を
動作させるようにチャンネルセレクト端子12を制御
し、スイッチ11を波形等化回路101側に設定する。
この時PLL回路は図3(a)に示した記録信号と同じ
タイミングの再生信号に同期して(c)のクロックを再
生し、この再生クロックの立上りエッジを使用してD−
FF161によって波形等化回路101の出力信号をラ
ッチすれば、デ−タの識別が行える。また波形等化回路
102の出力信号の位相は、図3(b)に示したものと
なるから、同じ(c)の再生クロックを使用してD−F
F162によってラッチすれば、デ−タ識別が可能とな
る。
ッド601の再生信号によって、位相比較器13、ル−
プフィルタ14、VCO15で構成されるPLL回路を
動作させるようにチャンネルセレクト端子12を制御
し、スイッチ11を波形等化回路101側に設定する。
この時PLL回路は図3(a)に示した記録信号と同じ
タイミングの再生信号に同期して(c)のクロックを再
生し、この再生クロックの立上りエッジを使用してD−
FF161によって波形等化回路101の出力信号をラ
ッチすれば、デ−タの識別が行える。また波形等化回路
102の出力信号の位相は、図3(b)に示したものと
なるから、同じ(c)の再生クロックを使用してD−F
F162によってラッチすれば、デ−タ識別が可能とな
る。
【0015】以上、述べたように本発明は、図3に示し
た各チャンネル間の記録電流位相関係を合わせることに
よって達成される。なお、チャンネルセレクト端子12
の制御は、エンベロ−プ検波信号などを用いてエンベロ
−プが安定して得られる側のチャンネルを選択すれば良
く、もし片側のヘッドが目詰り、長時間にわたるドロッ
プアウトなどで再生信号が得られなくなった場合には、
チャンネルセレクト端子12を制御し、スイッチ11を
他チャンネルに切り換えて、PLL回路を動作させれば
良い。
た各チャンネル間の記録電流位相関係を合わせることに
よって達成される。なお、チャンネルセレクト端子12
の制御は、エンベロ−プ検波信号などを用いてエンベロ
−プが安定して得られる側のチャンネルを選択すれば良
く、もし片側のヘッドが目詰り、長時間にわたるドロッ
プアウトなどで再生信号が得られなくなった場合には、
チャンネルセレクト端子12を制御し、スイッチ11を
他チャンネルに切り換えて、PLL回路を動作させれば
良い。
【0016】図4に各チャンネルに位相補正回路を付加
した場合の回路ブロック図を示す。図4において図1と
同じ部品は同一番号で示し、20はクロック移相器であ
る。図1の回路動作と異なる点は、デ−タ識別用のD−
FF161、162のクロックをクロック移相器20の
出力信号でそれぞれ独立に与えた点(図中C1、C2)
にある。
した場合の回路ブロック図を示す。図4において図1と
同じ部品は同一番号で示し、20はクロック移相器であ
る。図1の回路動作と異なる点は、デ−タ識別用のD−
FF161、162のクロックをクロック移相器20の
出力信号でそれぞれ独立に与えた点(図中C1、C2)
にある。
【0017】1台の装置で自己記録再生を行う場合に
は、図1に示した回路ブロックで良いが実際の装置にお
いては互換再生が重要で、例えば磁気ヘッド601、6
02の取付け段差が少しでも異なった他の装置で再生す
ると再生デ−タの位相関係は図3に示したものとはなら
ない。これは図2に示した記録電流タイミングにおい
て、ビット周期は一定でも位相が管理されていない場合
と等価である。
は、図1に示した回路ブロックで良いが実際の装置にお
いては互換再生が重要で、例えば磁気ヘッド601、6
02の取付け段差が少しでも異なった他の装置で再生す
ると再生デ−タの位相関係は図3に示したものとはなら
ない。これは図2に示した記録電流タイミングにおい
て、ビット周期は一定でも位相が管理されていない場合
と等価である。
【0018】図5に再生時にヘッド段差がある場合のタ
イミングを示す。ヘッド段差が無い場合の再生信号タイ
ミングは、(a)及び(c)であり図3と同じである。
しかし、再生する装置のヘッド段差が記録時と異なって
いると、例えば(d)のようにヘッド段差分だけ、
(a)と(d)の位相関係がずれた状態となる。ただ
し、記録電流は図3に示したタイミングであるのでビッ
ト周期は一定である。この時、デ−タ識別用の再生クロ
ックとしては、(b)に示した再生クロックC1のほか
に、(e)に示したクロックC2も必要になる。図4に
示したクロック移相器20は、PLL回路で再生された
クロックC1を基に波形等化回路101、102の出力
信号の位相差に応じたクロック信号C2を生成する動作
を行う。
イミングを示す。ヘッド段差が無い場合の再生信号タイ
ミングは、(a)及び(c)であり図3と同じである。
しかし、再生する装置のヘッド段差が記録時と異なって
いると、例えば(d)のようにヘッド段差分だけ、
(a)と(d)の位相関係がずれた状態となる。ただ
し、記録電流は図3に示したタイミングであるのでビッ
ト周期は一定である。この時、デ−タ識別用の再生クロ
ックとしては、(b)に示した再生クロックC1のほか
に、(e)に示したクロックC2も必要になる。図4に
示したクロック移相器20は、PLL回路で再生された
クロックC1を基に波形等化回路101、102の出力
信号の位相差に応じたクロック信号C2を生成する動作
を行う。
【0019】以上は、波形等化回路101側でPLL動
作を行った場合について述べたが、スイッチ11を波形
等化回路102側に選んでも良く、この時は、PLL回
路で再生されたクロック信号C2をもとにクロック信号
C1を生成すれば良い。
作を行った場合について述べたが、スイッチ11を波形
等化回路102側に選んでも良く、この時は、PLL回
路で再生されたクロック信号C2をもとにクロック信号
C1を生成すれば良い。
【0020】図6にマルチプレクサを用いた場合のクロ
ック移相器の一実施例を示す。図6において、211、
212はデ−タ入力端子、22はクロック入力端子、2
3は位相差検出回路、24はデコ−ダ、251−259
はバッフア、26はスイッチ、27はマルチプレクサ、
281、282はクロック出力端子である。図6では、
デ−タ入力端子211、212から入力した両デ−タの
位相関係を位相差検出回路23によって検出し、その出
力信号をデコ−ダ24に送り位相量を判別して、その位
相差に応じてスイッチ26を選択する。一方、クロック
入力端子から入力したクロック信号は、クロック出力端
子281に送られると共にバッフア251に入力する。
バッフア251−259は直列に接続されており、それ
ぞれの出力はタップとしてスイッチ26に接続され、マ
ルチプレクサ27を構成している。つまり、各バッフア
251−259の出力はバッフア単体の遅延分だけ位相
が遅れることになり、位相差検出回路23の検出結果を
もとにスイッチ26を選べば任意の移相クロックをクロ
ック出力端子282に得ることができる。
ック移相器の一実施例を示す。図6において、211、
212はデ−タ入力端子、22はクロック入力端子、2
3は位相差検出回路、24はデコ−ダ、251−259
はバッフア、26はスイッチ、27はマルチプレクサ、
281、282はクロック出力端子である。図6では、
デ−タ入力端子211、212から入力した両デ−タの
位相関係を位相差検出回路23によって検出し、その出
力信号をデコ−ダ24に送り位相量を判別して、その位
相差に応じてスイッチ26を選択する。一方、クロック
入力端子から入力したクロック信号は、クロック出力端
子281に送られると共にバッフア251に入力する。
バッフア251−259は直列に接続されており、それ
ぞれの出力はタップとしてスイッチ26に接続され、マ
ルチプレクサ27を構成している。つまり、各バッフア
251−259の出力はバッフア単体の遅延分だけ位相
が遅れることになり、位相差検出回路23の検出結果を
もとにスイッチ26を選べば任意の移相クロックをクロ
ック出力端子282に得ることができる。
【0021】図7は図9に示したクロック移相器の動作
タイミングを示したものである。図中(a)、(c)に
示したような位相状態で両デ−タが入力した場合、まず
両デ−タの立上りエッジを検出し、この(b)、(d)
の信号から位相誤差信号(e)を得る。デコ−ダ24は
(e)の信号における位相差に対応するクロックをスイ
ッチ26で選択し、クロック出力端子282に出力す
る。同様にさらに位相差が増した場合(図中(f))に
は位相誤差信号(h)で制御すれば良い。ここで通常の
CMOSプロセスにおけるバッフア遅延はおよそ1nsで
あるから、本実施例に示したように9段のバッフアを用
いれば±5nsの補正が1ns精度で行えるが、さらに補正
幅を増したい場合にはバッフアの数を増せば簡単に実現
できる。
タイミングを示したものである。図中(a)、(c)に
示したような位相状態で両デ−タが入力した場合、まず
両デ−タの立上りエッジを検出し、この(b)、(d)
の信号から位相誤差信号(e)を得る。デコ−ダ24は
(e)の信号における位相差に対応するクロックをスイ
ッチ26で選択し、クロック出力端子282に出力す
る。同様にさらに位相差が増した場合(図中(f))に
は位相誤差信号(h)で制御すれば良い。ここで通常の
CMOSプロセスにおけるバッフア遅延はおよそ1nsで
あるから、本実施例に示したように9段のバッフアを用
いれば±5nsの補正が1ns精度で行えるが、さらに補正
幅を増したい場合にはバッフアの数を増せば簡単に実現
できる。
【0022】図8は電流制御型クロック移相器の一例を
示したものであり、図6と同一部品には同一番号で示し
てある。29は電流変換回路、311、312は定電流
源、321、322はPMOSトランジスタ、331、
332はNMOSトランジスタ、341、342はイン
バ−タ、である。前述した図6のクロック移相器に対し
て本実施例では、CMOS集積回路におけるインバ−タ
に流れる電流を制御してクロックの位相を制御するもの
である。位相差検出回路23の動作は図6と同様である
が、本実施例おいては位相差検出回路23の出力信号で
電流変換回路29を動作させ、定電流源311、312
の電流値を可変する。CMOS回路は素子を流れる電流
によってその動作スピ−ドが変わるから、出力クロック
の位相を進める場合には電流を増し、遅らせる場合には
電流を減らす様に制御する。図8では、PMOSトラン
ジスタ321とNMOSトランジスタ331、PMOS
インバ−タ322とNMOSインバ−タ322でそれぞ
れインバ−タを構成しており、インバ−タ341、34
2は基準クロックラインに挿入される遅延補正用であ
る。この構成によってクロック出力端子282に図5に
示した再生クロックC2を得ることができる。
示したものであり、図6と同一部品には同一番号で示し
てある。29は電流変換回路、311、312は定電流
源、321、322はPMOSトランジスタ、331、
332はNMOSトランジスタ、341、342はイン
バ−タ、である。前述した図6のクロック移相器に対し
て本実施例では、CMOS集積回路におけるインバ−タ
に流れる電流を制御してクロックの位相を制御するもの
である。位相差検出回路23の動作は図6と同様である
が、本実施例おいては位相差検出回路23の出力信号で
電流変換回路29を動作させ、定電流源311、312
の電流値を可変する。CMOS回路は素子を流れる電流
によってその動作スピ−ドが変わるから、出力クロック
の位相を進める場合には電流を増し、遅らせる場合には
電流を減らす様に制御する。図8では、PMOSトラン
ジスタ321とNMOSトランジスタ331、PMOS
インバ−タ322とNMOSインバ−タ322でそれぞ
れインバ−タを構成しており、インバ−タ341、34
2は基準クロックラインに挿入される遅延補正用であ
る。この構成によってクロック出力端子282に図5に
示した再生クロックC2を得ることができる。
【0023】以上述べた図8のクロック移相器は、図6
に比べてリニアにクロックの位相を変化させることが可
能である。もちろんこの場合に移相可変幅を大きく取り
たければPMOS、NMOSで構成されるインバ−タの
段数を増やせば良い。また本実施例では、電源とPMO
Sトランジスタ321、322間に定電流源を接続して
いるが、GNDとNMOSトランジスタ331、332
間に接続してもよいのは言うまでもない。
に比べてリニアにクロックの位相を変化させることが可
能である。もちろんこの場合に移相可変幅を大きく取り
たければPMOS、NMOSで構成されるインバ−タの
段数を増やせば良い。また本実施例では、電源とPMO
Sトランジスタ321、322間に定電流源を接続して
いるが、GNDとNMOSトランジスタ331、332
間に接続してもよいのは言うまでもない。
【0024】図6、図8中に示した位相差検出回路の動
作タイミングは、各磁気トラック191、192のそれ
ぞれ先頭に記録された単一周波数信号からなるプリアン
ブル区間で行えばよい。次にプリアンブル区間が終了し
デ−タ区間になったときには、検出した位相誤差量をそ
のトラックが終了するまで保持させればよい。
作タイミングは、各磁気トラック191、192のそれ
ぞれ先頭に記録された単一周波数信号からなるプリアン
ブル区間で行えばよい。次にプリアンブル区間が終了し
デ−タ区間になったときには、検出した位相誤差量をそ
のトラックが終了するまで保持させればよい。
【0025】一方、本発明に示したような磁気記録再生
装置においてはノ−マルの再生状態に対して異なったテ
−プスピ−ドで再生を行う特殊再生モ−ド(例えばCu
e、Revなど)がある。このモ−ドにおいて例えば2
倍速を考えるとヘッドに何ら制御を与えないとするなら
ば、ヘッド走査軌跡は既に記録されているものと異なっ
てしまうため、記録トラック全ての情報再生は不可能で
ある。特にビデオ信号をディジタル化して記録するディ
ジタルVTRではセグメント記録が採用されることが多
く、トラック1本全体が再生できない時には良好な画像
が得られないという問題がある。
装置においてはノ−マルの再生状態に対して異なったテ
−プスピ−ドで再生を行う特殊再生モ−ド(例えばCu
e、Revなど)がある。このモ−ドにおいて例えば2
倍速を考えるとヘッドに何ら制御を与えないとするなら
ば、ヘッド走査軌跡は既に記録されているものと異なっ
てしまうため、記録トラック全ての情報再生は不可能で
ある。特にビデオ信号をディジタル化して記録するディ
ジタルVTRではセグメント記録が採用されることが多
く、トラック1本全体が再生できない時には良好な画像
が得られないという問題がある。
【0026】図9はこのような特殊再生に対応した本発
明の実施例を示すブロック図である。図9において図1
及び図4と同一部品については同一番号で示し、35は
トラッキングエラ−制御回路、36は駆動回路、37は
圧電素子である。トラッキングエラ−制御回路35では
磁気ヘッド601、602から再生された2つの信号か
らヘッドの走査状況を検出し、その誤差信号を駆動回路
36で増幅して圧電素子37を駆動する。圧電素子37
は、その印加された電圧によって機械的位置が偏移する
もので、本発明ではその上に磁気ヘッド601、602
がマウントされている。これらの構成により、例えば2
倍速の特殊再生時においても磁気ヘッド601、602
は、図2に示した磁気トラック191、192上をトレ
−スできる。以下のクロック再生、デ−タ識別の動作に
ついては図1、図4で説明したものとまったく同じであ
る。
明の実施例を示すブロック図である。図9において図1
及び図4と同一部品については同一番号で示し、35は
トラッキングエラ−制御回路、36は駆動回路、37は
圧電素子である。トラッキングエラ−制御回路35では
磁気ヘッド601、602から再生された2つの信号か
らヘッドの走査状況を検出し、その誤差信号を駆動回路
36で増幅して圧電素子37を駆動する。圧電素子37
は、その印加された電圧によって機械的位置が偏移する
もので、本発明ではその上に磁気ヘッド601、602
がマウントされている。これらの構成により、例えば2
倍速の特殊再生時においても磁気ヘッド601、602
は、図2に示した磁気トラック191、192上をトレ
−スできる。以下のクロック再生、デ−タ識別の動作に
ついては図1、図4で説明したものとまったく同じであ
る。
【0027】以上の説明は、磁気ヘッド601、602
が2個の場合であるが記録情報量が多くなり、ヘッドの
数を4つにした場合にも適用可能である。この時には、
図1に示したラッチ用のD−FF161、162をトラ
ック数分(ここでは4個)設ければよい。同様にして図
4、図9の実施例に対しては、図6、図8に示したよう
なクロック移相器を各トラック分独立して設ければよ
い。また本実施例では記録再生兼用ヘッドで説明した
が、それぞれ独立した記録、再生専用ヘッドであっても
かまわない。また本実施例では、回転ヘッド形磁気記録
再生装置について説明したが、固定ヘッドを用いたマル
チトラック形磁気記録再生装置にそのまま適用すること
もできる。
が2個の場合であるが記録情報量が多くなり、ヘッドの
数を4つにした場合にも適用可能である。この時には、
図1に示したラッチ用のD−FF161、162をトラ
ック数分(ここでは4個)設ければよい。同様にして図
4、図9の実施例に対しては、図6、図8に示したよう
なクロック移相器を各トラック分独立して設ければよ
い。また本実施例では記録再生兼用ヘッドで説明した
が、それぞれ独立した記録、再生専用ヘッドであっても
かまわない。また本実施例では、回転ヘッド形磁気記録
再生装置について説明したが、固定ヘッドを用いたマル
チトラック形磁気記録再生装置にそのまま適用すること
もできる。
【0028】
【発明の効果】以上述べたように本発明の磁気記録再生
装置を用いれば、同時に再生される2トラック以上の信
号のクロック再生、デ−タ識別が1個のPLL回路で実
現でき、回路規模の低減、調整個所の削減に効果があ
る。
装置を用いれば、同時に再生される2トラック以上の信
号のクロック再生、デ−タ識別が1個のPLL回路で実
現でき、回路規模の低減、調整個所の削減に効果があ
る。
【図1】本発明の一実施例を示すブロック図である。
【図2】磁気テ−プ上の磁気トラック形成を示す図であ
る。
る。
【図3】記録電流のタイミングを表す図である。
【図4】本発明の他の実施例を示すブロック図である。
【図5】再生時にヘッド段差がある場合のタイミングを
示す図である。
示す図である。
【図6】マルチプレクサを用いたクロック移相器の一実
施例を示す図である。
施例を示す図である。
【図7】図6に示したクロック移相器の動作タイミング
図である。
図である。
【図8】電流制御形移相器の一実施例を示す図である。
【図9】特殊再生に対応する本発明の一実施例を示す図
である。
である。
2 記録系ディジタル信号処理回路
601、602 磁気ヘッド
7 磁気テ−プ
8 回転ドラム
11 スイッチ
12 チャンネルセレクト端子
13 位相比較器
14 ル−プフィルタ
15 VCO
161,162 D−FF
17 再生系ディジタル信号処理回路
191、192 磁気トラック
20 クロック移相器
23 位相差検出回路
251〜259 バッフア
26 スイッチ
311、312 定電流源
35…トラッキングエラ−制御回路
37…圧電素子
Claims (8)
- 【請求項1】 所定期間毎にデイジタル信号を区切っ
て、時間軸を圧縮する時間軸圧縮回路と、 時間軸を圧縮されたデイジタル信号を磁気記録媒体上に
記録、再生する記録再生ヘッドと、 この記録再生ヘッドにより再生されたディジタル信号か
ら伝送クロックを再生し、デ−タ識別するための、位相
比較器、ル−プフィルタ、電圧または電流制御発振器か
らなるPLL回路と、 再生信号の時間軸を伸長する時間軸伸張回路とを備えた
磁気記録再生装置おいて、 前記記録再生ヘッドを複数個のそれぞれアジマス角の異
なる複合ヘッドで構成し、 記録時には、それぞれのヘッドに同時に、また記録デ−
タ信号の位相を一致させた記録電流を供給して磁気記録
媒体にデ−タを記録し、 再生時には、上記磁気ヘッドから同時に再生された信号
のうちいずれか1つの信号から上記PLL回路によって
クロックの再生を行うと共に、上記クロックをそれぞれ
のヘッドから再生された信号のデ−タ識別に使用するこ
とを特徴とする磁気記録再生装置。 - 【請求項2】 所定期間毎にデイジタル信号を区切っ
て、時間軸を圧縮する時間軸圧縮回路と、 時間軸を圧縮されたディジタル信号を磁気記録媒体上に
記録、再生する記録再生ヘッドと、 この記録再生ヘッドにより再生されたディジタル信号か
ら伝送クロックを再生し、デ−タ識別するための、位相
比較器、ル−プフィルタ、電圧または電流制御発振器か
らなるPLL回路と、 再生信号を時間軸伸長する時間軸伸張回路とを備えた磁
気記録再生装置おいて、前記記録再生ヘッドを複数個の
それぞれアジマス角の異なる複合ヘッドで構成し、 再生時には、前記磁気ヘッドから同時に再生された信号
のうちいずれか1つの信号から前記PLL回路によって
クロックの再生を行うと共に、前記再生クロックが入力
し、前記再生クロックと周波数が同一で位相がそれぞれ
異なった複数のクロック信号を発生するクロック移相器
を備え、 再生される複数の信号それぞれと位相が一致したクロッ
ク信号を選択してデ−タ識別を行うことを特徴とする磁
気記録再生装置。 - 【請求項3】 請求項2記載の磁気記録再生装置におい
て、 前記クロック移相器が、入力する複数のデ−タの位相差
を検出する位相差検出回路と、前記位相差検出回路の出
力から位相差を判別するデコ−ダと、バッフアを多段接
続し各接続点を複数のタップに出力したクロック遅延器
と、前記デコ−ダの出力によって制御され前記複数タッ
プが接続されるスイッチで構成され、 前記バッフアに前記再生クロック信号を入力すると共
に、前記位相差検出回路及びデコ−ダの出力信号によっ
て前記スイッチを切換え、入力デ−タ信号と位相の一致
したクロック信号を出力させるようにしたことを特徴と
する磁気記録再生装置。 - 【請求項4】 請求項2記載の磁気記録再生装置におい
て、 前記クロック移相器が、入力する複数のデ−タの位相差
を検出する位相差検出回路と、前記位相差検出回路の出
力信号である位相差情報を電流に変換する電流変換回路
と、前記電流変換回路によって制御される定電流源と、
PMOSトランジスタとNMOSトランジスタで構成さ
れるインバ−タ遅延器からなり、 前記PMOSトランジスタと電源間、またはNMOSト
ランジスタとGND間に前記定電流源を接続し、 前記インバ−タに再生クロック信号を入力すると共に、
前記位相差検出回路及び電流変換回路の出力信号によっ
て前記定電流源の電流値を可変し、前記インバ−タの遅
延量を変えるようにして、入力デ−タ信号と位相の一致
したクロック信号を出力させるようにしたことを特徴と
する磁気記録再生装置。 - 【請求項5】 請求項2記載の磁気記録再生装置におい
て、 前記クロック移相器を前記再生ヘッドの個数分備えたこ
とを特徴とする磁気記録再生装置。 - 【請求項6】 請求項2記載の磁気記録再生装置におい
て、 前記クロック移相器による位相誤差検出動作を入力デ−
タ信号のプリアンブル区間に記録された単一周波数信号
によって行うことを特徴とする磁気記録再生装置。 - 【請求項7】 請求項1記載の磁気記録再生装置におい
て、 前記ヘッドを圧電素子上に設置し、 前記複数のヘッドからの再生信号から、トラッキングエ
ラ−信号を生成するトラッキングエラ−制御回路と、前
記圧電素子を駆動するための駆動回路を備え、 通常再生時及び特殊再生時にトラッキングエラ−制御回
路の出力信号によって前記駆動回路を動作させ、前記圧
電素子上の上記磁気ヘッドを偏移させて記録済みトラッ
クにオントラックさせ、前記磁気ヘッドから同時に再生
された信号のうちいずれか1つの信号から前記PLL回
路によってクロックの再生を行うと共に、前記クロック
をそれぞれのヘッドから再生された信号のデ−タ識別に
使用することを特徴とする磁気記録再生装置。 - 【請求項8】 請求項2記載の磁気記録再生装置におい
て、 前記ヘッドを圧電素子上に設置し、 前記複数のヘッドからの再生信号から、トラッキングエ
ラ−信号を生成するトラッキングエラ−制御回路と、前
記圧電素子を駆動するための駆動回路を備え、 通常再生時及び特殊再生時にトラッキングエラ−制御回
路の出力信号によって前記駆動回路を動作させ、前記圧
電素子上の上記磁気ヘッドを偏移させて記録済みトラッ
クにオントラックさせ、前記磁気ヘッドから同時に再生
された信号のうちいずれか1つの信号から前記PLL回
路によってクロックの再生を行うと共に、前記再生クロ
ックが入力し、前記再生クロックと周波数が同一で位相
がそれぞれ異なった複数のクロック信号を発生するクロ
ック移相器を備え、再生される複数の信号それぞれと位
相が一致したクロック信号を選択してデ−タ識別を行う
ことを特徴とする磁気記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195126A JPH0520800A (ja) | 1991-07-10 | 1991-07-10 | 磁気記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195126A JPH0520800A (ja) | 1991-07-10 | 1991-07-10 | 磁気記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520800A true JPH0520800A (ja) | 1993-01-29 |
Family
ID=16335924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3195126A Pending JPH0520800A (ja) | 1991-07-10 | 1991-07-10 | 磁気記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520800A (ja) |
-
1991
- 1991-07-10 JP JP3195126A patent/JPH0520800A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4487433B2 (ja) | 記録媒体記録装置 | |
| US4780772A (en) | Apparatus for reproducing digital signals from a digital audio recording medium | |
| JP2674416B2 (ja) | 映像信号磁気再生装置 | |
| JPH0279246A (ja) | 回転ヘッド型再生装置 | |
| JP2661062B2 (ja) | データ再生装置 | |
| JPH05258403A (ja) | 複数セグメント記録におけるトラッキング制御装置 | |
| JPH0520800A (ja) | 磁気記録再生装置 | |
| US4862299A (en) | Clock signal regenerator | |
| JP2804900B2 (ja) | ディジタルvcrの可変速度再生装置 | |
| JP3456359B2 (ja) | ディジタル信号再生装置 | |
| WO2004095454A1 (ja) | 再生装置および方法 | |
| JP2574746B2 (ja) | デイジタル信号再生装置 | |
| KR100197095B1 (ko) | 디지탈 신호의 자기기록 재생장치 | |
| JPH04305870A (ja) | 記録再生装置 | |
| JP2598978B2 (ja) | 回転ヘッド式テープレコーダのシンク信号検出方法 | |
| JPS60201577A (ja) | スキユ−補正回路 | |
| KR0155836B1 (ko) | 아날로그와 디지탈 배속 기록 및 재생 장치 | |
| JP2661074B2 (ja) | デジタル信号再生装置 | |
| US6005741A (en) | Reproducing apparatus using pilot signal crosstalk for tracking control and using pilot signals to eliminate a back lock condition | |
| JP2817644B2 (ja) | 回転ヘッド型磁気記録再生装置 | |
| JP2505905B2 (ja) | 磁気記録装置及び磁気再生装置 | |
| JP2734278B2 (ja) | 映像信号磁気再生装置 | |
| JPH08279103A (ja) | 磁気再生装置 | |
| JPH0787365B2 (ja) | クロツク再生位相同期回路 | |
| KR20010007217A (ko) | 데이터 기록 재생 장치 및 기록 매체 |