JPH0520902B2 - - Google Patents
Info
- Publication number
- JPH0520902B2 JPH0520902B2 JP59068416A JP6841684A JPH0520902B2 JP H0520902 B2 JPH0520902 B2 JP H0520902B2 JP 59068416 A JP59068416 A JP 59068416A JP 6841684 A JP6841684 A JP 6841684A JP H0520902 B2 JPH0520902 B2 JP H0520902B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- fuse
- fuse medium
- medium
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は大規模集積回路装置（VLSI）の製
造方法に関し、特に、同一チツプ内に冗長回路を
作成し、VLSIの製造段階において不良回路部が
発生した場合、その部分を上記冗長回路で電気的
に接ぎ換える方法の改良に関するものである。
造方法に関し、特に、同一チツプ内に冗長回路を
作成し、VLSIの製造段階において不良回路部が
発生した場合、その部分を上記冗長回路で電気的
に接ぎ換える方法の改良に関するものである。
従来より、VLSIの製造において、不良回路部
が発生した場合に冗長回路で置き換える方式は、
VLSIの製造歩留りの大幅な向上が期待できるも
ので、この方式は256キロビツト以上のダイナミ
ツクRAM（Random Access Memory）に主と
して採用されている。
が発生した場合に冗長回路で置き換える方式は、
VLSIの製造歩留りの大幅な向上が期待できるも
ので、この方式は256キロビツト以上のダイナミ
ツクRAM（Random Access Memory）に主と
して採用されている。
第１図Ａ〜Ｃは従来方法の工程別断面図であ
り、先ず、第１図Ａに示すように、半導体基板１
の非活性領域上に酸化膜２を介して、切換ヒユー
ズの役割をする媒体、例えばポリシリコン線３を
形成し、その上に表面平坦化、接合特性の安定化
のためのリンガラス（PSG）またはボロンリン
ガラス（BPSG）からなる保護膜４を形成する。
これに対して第１図Ｂに示すようにネオジム：イ
ツトリウム・アルミニウム・ガーネツト（Nb：
YAG）レーザ、アルゴン（Ar）イオンレーザな
どによつて、保護膜４に開孔５を形成し、その部
分においてポリシリコン線３を溶断する。次に、
第１図に示すような、プラズマ窒化膜のようなパ
ツシベーシヨン膜６によつて上部を覆つて表面を
保護し、不純物や水分の侵入を防止する。
り、先ず、第１図Ａに示すように、半導体基板１
の非活性領域上に酸化膜２を介して、切換ヒユー
ズの役割をする媒体、例えばポリシリコン線３を
形成し、その上に表面平坦化、接合特性の安定化
のためのリンガラス（PSG）またはボロンリン
ガラス（BPSG）からなる保護膜４を形成する。
これに対して第１図Ｂに示すようにネオジム：イ
ツトリウム・アルミニウム・ガーネツト（Nb：
YAG）レーザ、アルゴン（Ar）イオンレーザな
どによつて、保護膜４に開孔５を形成し、その部
分においてポリシリコン線３を溶断する。次に、
第１図に示すような、プラズマ窒化膜のようなパ
ツシベーシヨン膜６によつて上部を覆つて表面を
保護し、不純物や水分の侵入を防止する。
上記の工程では、レーザ光Ｉによつて保護膜４
も同時に除去したが、保護膜４はクラツク等のダ
メージを与えるに止め、ポリシリコン線３を部分
的に除去する場合もある。これはレーザ光Ｉのパ
ロー、波長、保護膜４の厚さに依存する。
も同時に除去したが、保護膜４はクラツク等のダ
メージを与えるに止め、ポリシリコン線３を部分
的に除去する場合もある。これはレーザ光Ｉのパ
ロー、波長、保護膜４の厚さに依存する。
第３図は上記第１図に示した従来のポリシリコ
ン線の溶断工程を用いた場合のVSLI製工程を示
すフロー図で、「ウエハ工程」において、第１
図Ａの形態とし、その後に「回路テスト工程」
によつて不良部を検出し、「レーザ溶断」によつ
てヒユーズの役割をするポリシリコン３を溶断し
て接ぎ換える工程が入る。
ン線の溶断工程を用いた場合のVSLI製工程を示
すフロー図で、「ウエハ工程」において、第１
図Ａの形態とし、その後に「回路テスト工程」
によつて不良部を検出し、「レーザ溶断」によつ
てヒユーズの役割をするポリシリコン３を溶断し
て接ぎ換える工程が入る。
ところで、第２図は、保護膜４にPSG膜を用
いた場合の、PSG膜４の膜厚とそのレーザ光反
射係数との関係を示す図で、PSG膜４下のポリ
シリコン線３の光吸収はPSG膜４の膜厚によつ
て大きく変化する。このため、上記従来の工程で
は、PSG膜４の膜厚の変化によつてポリシリコ
ン線３の溶断が再現性良く行うことができないと
いう問題点があつた。
いた場合の、PSG膜４の膜厚とそのレーザ光反
射係数との関係を示す図で、PSG膜４下のポリ
シリコン線３の光吸収はPSG膜４の膜厚によつ
て大きく変化する。このため、上記従来の工程で
は、PSG膜４の膜厚の変化によつてポリシリコ
ン線３の溶断が再現性良く行うことができないと
いう問題点があつた。
一方、上記工程とは異なり、PSG膜からなる
保護膜４を堆積する前に、ポリシリコン線３をレ
ーザで溶断する方法も一部で行なれているが、こ
の方法では、ポリシリコンの溶断の再現性は向上
するものの、溶断時にポリシリコンの飛散が生
じ、この飛散したポリシリコンによつて不要部分
に短絡が生じたり、飛散ポリシリコンの付着部分
に盛り上がり段差を生じ、その後の工程、即ち、
PSG膜からなる保護膜４の形成等に悪影響を与
えるという問題点があつた。
保護膜４を堆積する前に、ポリシリコン線３をレ
ーザで溶断する方法も一部で行なれているが、こ
の方法では、ポリシリコンの溶断の再現性は向上
するものの、溶断時にポリシリコンの飛散が生
じ、この飛散したポリシリコンによつて不要部分
に短絡が生じたり、飛散ポリシリコンの付着部分
に盛り上がり段差を生じ、その後の工程、即ち、
PSG膜からなる保護膜４の形成等に悪影響を与
えるという問題点があつた。
また、前述した第１図Ａに示す状態、即ち、半
導体基板１の非活性領域上に酸化膜２を介して、
ポリシリコン線３を形成し、その上に表面平坦
化、接合特性の安定化のためのリンガラス
（PSG）またはボロンリンガラス（BPSG）から
なる保護膜４を形成した後、後述する図４Ｂに示
すように、リンガラス（PSG）またはボロンリ
ンガラス（BPSG）からなる保護膜４の一部除去
した後、ポリシリコン線３をレーザで溶断する方
法も提案されているが、この場合も、上記の方法
と同様に、ポリシリコンの溶断の再現性は向上す
るものの、リンガラス（PSG）またはボロンリ
ンガラス（BPSG）からなる保護膜４とポリシリ
コン線３との界面や保護膜４上に溶断時に飛散し
たポリシリコンが付着し、やはり不要部分に短絡
を生じ、装置特性が安定しないという問題点があ
つた。
導体基板１の非活性領域上に酸化膜２を介して、
ポリシリコン線３を形成し、その上に表面平坦
化、接合特性の安定化のためのリンガラス
（PSG）またはボロンリンガラス（BPSG）から
なる保護膜４を形成した後、後述する図４Ｂに示
すように、リンガラス（PSG）またはボロンリ
ンガラス（BPSG）からなる保護膜４の一部除去
した後、ポリシリコン線３をレーザで溶断する方
法も提案されているが、この場合も、上記の方法
と同様に、ポリシリコンの溶断の再現性は向上す
るものの、リンガラス（PSG）またはボロンリ
ンガラス（BPSG）からなる保護膜４とポリシリ
コン線３との界面や保護膜４上に溶断時に飛散し
たポリシリコンが付着し、やはり不要部分に短絡
を生じ、装置特性が安定しないという問題点があ
つた。
上記のように、従来の半導体集積回路装置の製
造において、不良回路部が発生した場合に、ヒユ
ーズ媒体の所要部分をレーザー光で溶断し、冗長
回路で置き換える方式では、溶断が再現性良く行
え、かつ、溶断後の装置内に不要な短絡等のない
信頼性の高い半導体装置を得ることができないと
いう問題点があつた。
造において、不良回路部が発生した場合に、ヒユ
ーズ媒体の所要部分をレーザー光で溶断し、冗長
回路で置き換える方式では、溶断が再現性良く行
え、かつ、溶断後の装置内に不要な短絡等のない
信頼性の高い半導体装置を得ることができないと
いう問題点があつた。
この発明は、上記点に鑑みてなされたものであ
り、ヒユーズ媒体が再現性良く溶断でき、しか
も、溶断時の装置特性を安定化した信頼性の高い
半導体集積回路装置が得られる半導体集積回路装
置の製造方法を提供することを目的とする。
り、ヒユーズ媒体が再現性良く溶断でき、しか
も、溶断時の装置特性を安定化した信頼性の高い
半導体集積回路装置が得られる半導体集積回路装
置の製造方法を提供することを目的とする。
この発明にかかる半導体集積回路装置の製造方
法は、ヒユーズ媒体の所要部分を溶断するに際
し、溶断部以外のヒユーズ媒体及びPSG膜等か
らなる保護膜の全面をプラズマ窒化膜からなるパ
ツシベーシヨン膜にて覆い、この状態で上記所要
部分にレーザ光を照射するようにしたものであ
る。
法は、ヒユーズ媒体の所要部分を溶断するに際
し、溶断部以外のヒユーズ媒体及びPSG膜等か
らなる保護膜の全面をプラズマ窒化膜からなるパ
ツシベーシヨン膜にて覆い、この状態で上記所要
部分にレーザ光を照射するようにしたものであ
る。
この発明にかかる半導体集積回路装置の製造方
法では、レーザ光にてヒユーズ媒体を溶断する際
に周囲に飛散するヒユーズ媒体がヒユーズ媒体及
びPSG膜等からなる保護膜を覆うプラズマ窒化
膜からなるパツシベーシヨン膜上に付着するた
め、飛散したポリシリコンが装置内部には全く侵
入せず、また、ヒユーズ媒体に直接レーザ光が照
射されるため、溶断の再現性も良好となる。
法では、レーザ光にてヒユーズ媒体を溶断する際
に周囲に飛散するヒユーズ媒体がヒユーズ媒体及
びPSG膜等からなる保護膜を覆うプラズマ窒化
膜からなるパツシベーシヨン膜上に付着するた
め、飛散したポリシリコンが装置内部には全く侵
入せず、また、ヒユーズ媒体に直接レーザ光が照
射されるため、溶断の再現性も良好となる。
以下、この発明の一実施例を図について説明す
る。
る。
第４図Ａ〜Ｅは、この発明の一実施例を示す半
導体集積回路装置のヒユーズ媒体の溶断工程を示
す工程別断面図であり、第５図はこの工程からア
ツセンブリ工程に到る製造フローを示す図であ
る。
導体集積回路装置のヒユーズ媒体の溶断工程を示
す工程別断面図であり、第５図はこの工程からア
ツセンブリ工程に到る製造フローを示す図であ
る。
先ず、まず第４図Ａに示すように第１図Ａと同
様に、半導体基板１の非活性領域上に酸化膜２、
ヒユーズ媒体としてポリシリコン線３及び保護膜
としてのSPG膜４を順次形成する。次いで、
PSG膜４は通常回路部ではコンタクトと呼ばれ、
パターニングとエツチングとが行われるため、本
実施例ではこの工程を利用して第４図Ｂに示すよ
うにPSG膜４のみに開孔７を形成する。次に、
第４図Ｃに示すように開孔７の内部を含めプラズ
マ窒化膜からなるパツシベーシヨン膜６を堆積
し、続いて第４図Ｄに示すように上述の開孔７内
のパツシベーシヨン膜６に開孔７より径の小さい
開孔８を形成し、その底部にポリシリコン線３を
露出させる。以上の工程は通常の半導体装置の製
造における金属配線後のワイヤボンデイングのパ
ツド部の取出し開孔の形成工程と一致し、第５図
のフロー図での「ウエハ工程」に相当する。これ
ではウエハはほぼその加工工程を終え、「テスト
工程」にまわされる。このテストで回路機能が調
べられ、不良部に対しては「レーザ溶断」の工程
で、ヒユーズ媒体であるポリシリコン線３の溶断
を行い、冗長回路との置換を行う。この実施例で
は第４図Ｅに示すように、レーザ光Ｉを開孔８か
らポリシリコン線３に照射して溶断部９を形成し
て、この工程段階は完了する。以下、第５図に示
すように「溶断部チツプ再テスト」を経て「アセ
ンブリ工程」に移される。
様に、半導体基板１の非活性領域上に酸化膜２、
ヒユーズ媒体としてポリシリコン線３及び保護膜
としてのSPG膜４を順次形成する。次いで、
PSG膜４は通常回路部ではコンタクトと呼ばれ、
パターニングとエツチングとが行われるため、本
実施例ではこの工程を利用して第４図Ｂに示すよ
うにPSG膜４のみに開孔７を形成する。次に、
第４図Ｃに示すように開孔７の内部を含めプラズ
マ窒化膜からなるパツシベーシヨン膜６を堆積
し、続いて第４図Ｄに示すように上述の開孔７内
のパツシベーシヨン膜６に開孔７より径の小さい
開孔８を形成し、その底部にポリシリコン線３を
露出させる。以上の工程は通常の半導体装置の製
造における金属配線後のワイヤボンデイングのパ
ツド部の取出し開孔の形成工程と一致し、第５図
のフロー図での「ウエハ工程」に相当する。これ
ではウエハはほぼその加工工程を終え、「テスト
工程」にまわされる。このテストで回路機能が調
べられ、不良部に対しては「レーザ溶断」の工程
で、ヒユーズ媒体であるポリシリコン線３の溶断
を行い、冗長回路との置換を行う。この実施例で
は第４図Ｅに示すように、レーザ光Ｉを開孔８か
らポリシリコン線３に照射して溶断部９を形成し
て、この工程段階は完了する。以下、第５図に示
すように「溶断部チツプ再テスト」を経て「アセ
ンブリ工程」に移される。
このような本実施例の半導体集積回路装置の製
造方法では、ポリシリコン線３の溶断のためのレ
ーザ光の照射はポリシリコン線３に直接行われ
るので、従来方法におけるようにPSG膜の膜厚
の影響を受けることなく、溶断は再現性よく確実
に行うことができ、更に、レーザ光の照射をす
べきポリシリコン線３の部分を除いて全上面がパ
ツシベーシヨン膜６で覆われているため、溶融に
よつて飛散する物質はポリシリコン線３とPSG
膜からなる保護膜４との界面や保護膜４の上部に
は付着せず、付着があつてもそれはすべてパツシ
ベーシヨン膜６の上に付着するため、装置内部で
の不要部分の短絡等の不具合は全く生じない。ま
た、溶断後の溶断部及びパツシベーシヨン膜６を
更にパツシベーシヨン膜で覆うと外部から溶断部
への水分や不純物の進入を防止することができ
る。
造方法では、ポリシリコン線３の溶断のためのレ
ーザ光の照射はポリシリコン線３に直接行われ
るので、従来方法におけるようにPSG膜の膜厚
の影響を受けることなく、溶断は再現性よく確実
に行うことができ、更に、レーザ光の照射をす
べきポリシリコン線３の部分を除いて全上面がパ
ツシベーシヨン膜６で覆われているため、溶融に
よつて飛散する物質はポリシリコン線３とPSG
膜からなる保護膜４との界面や保護膜４の上部に
は付着せず、付着があつてもそれはすべてパツシ
ベーシヨン膜６の上に付着するため、装置内部で
の不要部分の短絡等の不具合は全く生じない。ま
た、溶断後の溶断部及びパツシベーシヨン膜６を
更にパツシベーシヨン膜で覆うと外部から溶断部
への水分や不純物の進入を防止することができ
る。
以上のように、この発明によれば、ヒユーズ媒
体の所要部分を溶断するに際し、溶断部以外のヒ
ユーズ媒体及びPSG膜等からなる保護膜の全面
をプラズマ窒化膜からなるパツシベーシヨン膜に
覆い、この状態で上記所要部分にレーザ光を照射
するようにしたので、ヒユーズ媒体の溶断を再現
性よく行うことができ、しかも、溶断時にヒユー
ズ媒体が飛散しても回路部等の装置内部に全く影
響がなく、信頼性の高い半導体集積回路装置をえ
ることができる効果がある。
体の所要部分を溶断するに際し、溶断部以外のヒ
ユーズ媒体及びPSG膜等からなる保護膜の全面
をプラズマ窒化膜からなるパツシベーシヨン膜に
覆い、この状態で上記所要部分にレーザ光を照射
するようにしたので、ヒユーズ媒体の溶断を再現
性よく行うことができ、しかも、溶断時にヒユー
ズ媒体が飛散しても回路部等の装置内部に全く影
響がなく、信頼性の高い半導体集積回路装置をえ
ることができる効果がある。
第１図Ａ〜Ｃは従来方法の主要段階での状態を
示す断面図、第２図はヒユーズ媒体上のPSG保
護膜の膜厚とレーザ光反射係数との関係を示す
図、第３図はこの従来方法を用いた場合のVLSI
の製造工程を示すフロー図、第４図Ａ〜Ｅはこの
発明の一実施例の主要工程段階での状態を示す断
面図、第５図はその工程のフロー図である。 図において、１は半導体基板、２は酸化膜、３
はヒユーズ媒体（ポリシリコン線）、４は保護膜
（PSG膜）、６はパツシベーシヨン膜である。な
お図中同一符号は同一又は相当部分を示す。
示す断面図、第２図はヒユーズ媒体上のPSG保
護膜の膜厚とレーザ光反射係数との関係を示す
図、第３図はこの従来方法を用いた場合のVLSI
の製造工程を示すフロー図、第４図Ａ〜Ｅはこの
発明の一実施例の主要工程段階での状態を示す断
面図、第５図はその工程のフロー図である。 図において、１は半導体基板、２は酸化膜、３
はヒユーズ媒体（ポリシリコン線）、４は保護膜
（PSG膜）、６はパツシベーシヨン膜である。な
お図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 冗長回路部が形成された半導体集積回路装置
の不良部を検出し、該検出結果に基づいて上記半
導体集積回路装置の内部に形成されたヒユーズ媒
体の所要部位にレーザ光を照射してこの部分のヒ
ユーズ媒体を溶断し、上記不良部を上記冗長回路
にて置換する半導体集積回路装置の製造方法にお
いて、 上記ヒユーズ媒体上にPSG膜を形成した後、
このPCG膜の一部を除去し、上記ヒユーズ媒体
の所要部位とその周辺のヒユーズ媒体とを表面露
出する工程と、 上記ヒユーズ媒体及び上記保護膜上の全面にプ
ラズマ窒化膜からなるパツシベーヨン膜を形成す
る工程と、 上記ヒユーズ媒体の所要部位の上部にあるパツ
シベーシヨン膜を除去し、この状態で該所要部に
レーザ光を照射する工程とを含むことを特徴とす
る半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068416A JPS60210850A (ja) | 1984-04-04 | 1984-04-04 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068416A JPS60210850A (ja) | 1984-04-04 | 1984-04-04 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60210850A JPS60210850A (ja) | 1985-10-23 |
| JPH0520902B2 true JPH0520902B2 (ja) | 1993-03-22 |
Family
ID=13373052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068416A Granted JPS60210850A (ja) | 1984-04-04 | 1984-04-04 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60210850A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246542A (ja) * | 1985-08-26 | 1987-02-28 | Toshiba Corp | ウエ−ハテストシステム |
| US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847596Y2 (ja) * | 1979-09-05 | 1983-10-29 | 富士通株式会社 | 半導体装置 |
| JPS56146268A (en) * | 1980-04-15 | 1981-11-13 | Fujitsu Ltd | Manufacture of semiconductor memory unit |
| JPS5762544A (en) * | 1980-10-03 | 1982-04-15 | Fujitsu Ltd | Semiconductor device |
| JPS5928374A (ja) * | 1982-08-10 | 1984-02-15 | Nec Corp | 半導体集積回路装置及びその製造方法 |
-
1984
- 1984-04-04 JP JP59068416A patent/JPS60210850A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60210850A (ja) | 1985-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025300A (en) | Integrated circuits having improved fusible links | |
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US4602420A (en) | Method of manufacturing a semiconductor device | |
| JPH10270566A (ja) | レーザ溶断導線を有する固体回路とその固体回路の製造方法 | |
| US6384467B1 (en) | Method for forming a cavity capable of accessing deep fuse structures and device containing the same | |
| US6528392B2 (en) | Dicing configuration for separating a semiconductor component from a semiconductor wafer | |
| US5652169A (en) | Method for fabricating a programmable semiconductor element having an antifuse structure | |
| CA1304831C (en) | Integrated circuit having laser-alterable metallization layer | |
| KR100695591B1 (ko) | 퓨즈 블로우 처리 윈도우용 퓨즈 레이아웃 | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| JPH0520902B2 (ja) | ||
| JP4118044B2 (ja) | 最適化された金属ヒューズの処理工程 | |
| US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
| KR100449029B1 (ko) | 패드영역에 퓨즈박스를 구비한 반도체 장치 및 그의제조방법 | |
| JP2001326242A (ja) | 半導体装置およびその製造方法 | |
| JP2766912B2 (ja) | 集積回路装置の製造方法 | |
| JPH02215149A (ja) | 半導体装置とその製造方法 | |
| JPH09172087A (ja) | 半導体装置 | |
| US20050205965A1 (en) | Semiconductor device having a fuse including an aluminum layer | |
| KR100247700B1 (ko) | 반도체장치의 제조방법 | |
| JPS59956A (ja) | ポリシリコンヒユ−ズを有する半導体装置 | |
| JPS6144452Y2 (ja) | ||
| JPS61110447A (ja) | 半導体装置 | |
| JPH01298738A (ja) | 半導体装置の製造方法 | |
| JPH0620067B2 (ja) | 半導体装置およびその製造方法 |