JPH05210540A - 割り込み装置 - Google Patents
割り込み装置Info
- Publication number
- JPH05210540A JPH05210540A JP4016530A JP1653092A JPH05210540A JP H05210540 A JPH05210540 A JP H05210540A JP 4016530 A JP4016530 A JP 4016530A JP 1653092 A JP1653092 A JP 1653092A JP H05210540 A JPH05210540 A JP H05210540A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- external device
- board
- cpu
- cpu board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】マルチ・プロセッサ方式の監視制御装置等にお
ける割り込み装置に関し、ＣＰＵボードの割り込み処理
が完結しなかった場合に、一定時間後に監視情報検出等
の動作を再開させることができるようにすることを目的
とする。 【構成】複数のＣＰＵボード１1 〜１n と外部装置２と
をバス３を介して接続し、外部装置２からの割り込みを
いずれかのＣＰＵボードが受け付けて所定の割り込み処
理を行い、この割り込み処理が終了したとき外部装置２
の動作を再開させるマルチ・プロセッサ方式の装置にお
いて、タイマ部４を外部装置２に設けて、外部装置２か
らの割り込み動作によってカウントを開始して一定時間
を計数し、ＣＰＵボードの割り込み処理が正常に終了し
なかったときは、このタイマ部４のタイムアウトによっ
て外部装置２の動作を再開させることで構成する。
ける割り込み装置に関し、ＣＰＵボードの割り込み処理
が完結しなかった場合に、一定時間後に監視情報検出等
の動作を再開させることができるようにすることを目的
とする。 【構成】複数のＣＰＵボード１1 〜１n と外部装置２と
をバス３を介して接続し、外部装置２からの割り込みを
いずれかのＣＰＵボードが受け付けて所定の割り込み処
理を行い、この割り込み処理が終了したとき外部装置２
の動作を再開させるマルチ・プロセッサ方式の装置にお
いて、タイマ部４を外部装置２に設けて、外部装置２か
らの割り込み動作によってカウントを開始して一定時間
を計数し、ＣＰＵボードの割り込み処理が正常に終了し
なかったときは、このタイマ部４のタイムアウトによっ
て外部装置２の動作を再開させることで構成する。
Description
【０００１】
【産業上の利用分野】本発明は、マルチ・プロセッサ方
式の監視制御装置等における割り込み装置に関し、特に
監視情報等を検出する入出力（Ｉ／Ｏ）ボード等からの
割り込みに基づく割り込み処理中に、マイクロプロセッ
サの障害によってその割り込み処理が完結しなかった場
合に、一定時間後にＩ／Ｏボード等の動作を正常に再開
させることができるようにした割り込み装置に関するも
のである。
式の監視制御装置等における割り込み装置に関し、特に
監視情報等を検出する入出力（Ｉ／Ｏ）ボード等からの
割り込みに基づく割り込み処理中に、マイクロプロセッ
サの障害によってその割り込み処理が完結しなかった場
合に、一定時間後にＩ／Ｏボード等の動作を正常に再開
させることができるようにした割り込み装置に関するも
のである。
【０００２】マルチ・プロセッサ方式を用いた無線通信
の監視制御装置等においては、監視情報の検出等を行う
Ｉ／Ｏボード等からの割り込みによって、中央処理装置
（ＣＰＵ）を搭載したＣＰＵボードが所定の割り込み処
理を行って監視情報の収集等を行い、その割り込み処理
の中でＩ／Ｏボード等の監視情報検出等の動作を再開さ
せるシーケンスを有している。
の監視制御装置等においては、監視情報の検出等を行う
Ｉ／Ｏボード等からの割り込みによって、中央処理装置
（ＣＰＵ）を搭載したＣＰＵボードが所定の割り込み処
理を行って監視情報の収集等を行い、その割り込み処理
の中でＩ／Ｏボード等の監視情報検出等の動作を再開さ
せるシーケンスを有している。
【０００３】このような装置において、ＣＰＵボードに
障害等が発生して、割り込み処理が異常終了した場合で
も、一定時間後には、Ｉ／Ｏボード等の動作を再開し
て、残りのＣＰＵボードとともに、正常にシステムの動
作を続けられるようにすることが要望される。
障害等が発生して、割り込み処理が異常終了した場合で
も、一定時間後には、Ｉ／Ｏボード等の動作を再開し
て、残りのＣＰＵボードとともに、正常にシステムの動
作を続けられるようにすることが要望される。
【０００４】
【従来の技術】図４は、従来の監視制御装置の構成を示
したものであって、特に監視情報の収集を行なうＩ／Ｏ
ボードの構成を示し、１１1 〜１１n はそれぞれＣＰＵ
を搭載したＣＰＵボード、１２は各ＣＰＵボードに対す
るデータの入出力を行なうＩ／Ｏボード、１３はデータ
バス、１４は割り込み信号線、１５は割り込みベクタ要
求信号線である。またＩ／Ｏボード１２において、１６
は監視対象における状態変化を検出する状変検出部、１
７は各ＣＰＵボードに対する割り込みを行なうための割
り込み回路、１８は検出された状変情報を格納する状変
情報レジスタ、１９は制御レジスタである。
したものであって、特に監視情報の収集を行なうＩ／Ｏ
ボードの構成を示し、１１1 〜１１n はそれぞれＣＰＵ
を搭載したＣＰＵボード、１２は各ＣＰＵボードに対す
るデータの入出力を行なうＩ／Ｏボード、１３はデータ
バス、１４は割り込み信号線、１５は割り込みベクタ要
求信号線である。またＩ／Ｏボード１２において、１６
は監視対象における状態変化を検出する状変検出部、１
７は各ＣＰＵボードに対する割り込みを行なうための割
り込み回路、１８は検出された状変情報を格納する状変
情報レジスタ、１９は制御レジスタである。
【０００５】従来の監視制御装置においては、状態変化
の情報の収集洩れを防止するため、Ｉ／Ｏボードにおい
て、次のようなシーケンスを有している。 状変検出部１６において、外部インタフェースを介
して監視対象の状態変化を検出する。
の情報の収集洩れを防止するため、Ｉ／Ｏボードにおい
て、次のようなシーケンスを有している。 状変検出部１６において、外部インタフェースを介
して監視対象の状態変化を検出する。
【０００６】 状態変化検出時、割り込み回路１７か
ら割り込み信号線１４上に割り込み信号ＩＲＱを出力す
ることによって、各ＣＰＵボードに割り込みを通知し、
状態変化の情報を状変情報レジスタ１８にラッチして、
状変検出部１６における状態変化の検出を停止する。
ら割り込み信号線１４上に割り込み信号ＩＲＱを出力す
ることによって、各ＣＰＵボードに割り込みを通知し、
状態変化の情報を状変情報レジスタ１８にラッチして、
状変検出部１６における状態変化の検出を停止する。
【０００７】 割り込みを受けたＣＰＵボードが、割
り込みベクタ要求信号線１５に応答信号として割り込み
ベクタ要求信号ＩＡＣＫを出力し、これによってＩ／Ｏ
ボード１２からデータバス１３を介して割り込み要因に
対応するベクタ番号を受けたとき、ＣＰＵボードは所定
の割り込み処理を起動する。Ｉ／Ｏボードはベクタ番号
を送出した時点で、割り込み信号ＩＲＱをディセーブル
にする。
り込みベクタ要求信号線１５に応答信号として割り込み
ベクタ要求信号ＩＡＣＫを出力し、これによってＩ／Ｏ
ボード１２からデータバス１３を介して割り込み要因に
対応するベクタ番号を受けたとき、ＣＰＵボードは所定
の割り込み処理を起動する。Ｉ／Ｏボードはベクタ番号
を送出した時点で、割り込み信号ＩＲＱをディセーブル
にする。
【０００８】 ＣＰＵボードは、Ｉ／Ｏボード１２に
対する割り込み処理の中で、状変情報レジスタ１８から
ラッチされている情報を読み取ったのち、制御レジスタ
１９にアクセスして、コマンドによって状変検出部１６
における状態変化の検出動作を再開させる。
対する割り込み処理の中で、状変情報レジスタ１８から
ラッチされている情報を読み取ったのち、制御レジスタ
１９にアクセスして、コマンドによって状変検出部１６
における状態変化の検出動作を再開させる。
【０００９】このようなシーケンスによって、Ｉ／Ｏボ
ードにおいて検出された状態変化の情報を収集するの
で、監視制御装置は状態変化の情報を収集洩れすること
なく、監視動作等を行なうことができるようになってい
る。
ードにおいて検出された状態変化の情報を収集するの
で、監視制御装置は状態変化の情報を収集洩れすること
なく、監視動作等を行なうことができるようになってい
る。
【００１０】
【発明が解決しようとする課題】割り込みベクタ番号を
受けたＣＰＵボードが、これに基づく割り込み処理の実
行中に、障害等によって停止した場合には、Ｉ／Ｏボー
ドに対する状態変化検出再開のコマンドが発行されない
ため、Ｉ／Ｏボードにおける監視動作が停止する。従っ
て、他のＣＰＵボードが正常に動作しているにもかかわ
らず、Ｉ／Ｏボードから状態変化の情報が出力されない
ことになって、システム上、重大な問題となる。
受けたＣＰＵボードが、これに基づく割り込み処理の実
行中に、障害等によって停止した場合には、Ｉ／Ｏボー
ドに対する状態変化検出再開のコマンドが発行されない
ため、Ｉ／Ｏボードにおける監視動作が停止する。従っ
て、他のＣＰＵボードが正常に動作しているにもかかわ
らず、Ｉ／Ｏボードから状態変化の情報が出力されない
ことになって、システム上、重大な問題となる。
【００１１】本発明は、このような従来技術の課題を解
決しようとするものであって、Ｉ／Ｏボード等からの割
り込みに対するＣＰＵボードの割り込み処理の中で、Ｉ
／Ｏボード等における状態変化の検出等の動作を再開さ
せるシーケンスを有するマルチ・プロセッサ方式の監視
制御装置等において、ＣＰＵボードにおける割り込み処
理が異常終了した場合でも、一定時間後に、Ｉ／Ｏボー
ド等における状態変化情報検出等の動作を再開させるこ
とができる、割り込み装置を提供することを目的として
いる。
決しようとするものであって、Ｉ／Ｏボード等からの割
り込みに対するＣＰＵボードの割り込み処理の中で、Ｉ
／Ｏボード等における状態変化の検出等の動作を再開さ
せるシーケンスを有するマルチ・プロセッサ方式の監視
制御装置等において、ＣＰＵボードにおける割り込み処
理が異常終了した場合でも、一定時間後に、Ｉ／Ｏボー
ド等における状態変化情報検出等の動作を再開させるこ
とができる、割り込み装置を提供することを目的として
いる。
【００１２】
【課題を解決するための手段】図１は、本発明の原理的
構成を示したものである。本発明は、複数のＣＰＵボー
ド１1 〜１n と外部装置２とをバス３を介して接続し、
外部装置２からの割り込みをいずれかのＣＰＵボードが
受け付けて所定の割り込み処理を行い、この割り込み処
理が終了したとき外部装置２の割り込み動作を再開させ
るマルチ・プロセッサ方式の装置において、外部装置２
からの割り込み動作によってカウントを開始して一定時
間を計数するタイマ部４を外部装置２に設け、ＣＰＵボ
ードの割り込み処理が正常に終了しなかったときは、タ
イマ部４のタイムアウトによって外部装置２における割
り込み動作を再開させるようにしたものである。
構成を示したものである。本発明は、複数のＣＰＵボー
ド１1 〜１n と外部装置２とをバス３を介して接続し、
外部装置２からの割り込みをいずれかのＣＰＵボードが
受け付けて所定の割り込み処理を行い、この割り込み処
理が終了したとき外部装置２の割り込み動作を再開させ
るマルチ・プロセッサ方式の装置において、外部装置２
からの割り込み動作によってカウントを開始して一定時
間を計数するタイマ部４を外部装置２に設け、ＣＰＵボ
ードの割り込み処理が正常に終了しなかったときは、タ
イマ部４のタイムアウトによって外部装置２における割
り込み動作を再開させるようにしたものである。
【００１３】また本発明はこの場合に、タイマ部４が、
外部装置２における割り込み動作によってセットするＳ
−Ｒ回路２１と、Ｓ−Ｒ回路２１のセットによってカウ
ントを開始して一定時間を計数するカウンタ回路２２と
からなるものである。
外部装置２における割り込み動作によってセットするＳ
−Ｒ回路２１と、Ｓ−Ｒ回路２１のセットによってカウ
ントを開始して一定時間を計数するカウンタ回路２２と
からなるものである。
【００１４】
【作用】図２は、本発明の作用を説明するための図であ
る。図２においては、図４におけると同じものを同じ番
号で示している。ＣＰＵボードに対する外部装置として
のＩ／Ｏボード１２において、２０は一定時間を計数す
るタイマ部である。
る。図２においては、図４におけると同じものを同じ番
号で示している。ＣＰＵボードに対する外部装置として
のＩ／Ｏボード１２において、２０は一定時間を計数す
るタイマ部である。
【００１５】タイマ部２０は、Ｉ／Ｏボードが送出した
割り込みがＣＰＵボードにおいて受け付けられ、ＣＰＵ
ボードから割り込みベクタ要求信号ＩＡＣＫを受けて、
Ｉ／Ｏボードがベクタ番号をＣＰＵボードに送出した時
点からカウントを開始し、割り込み処理が正常に終了し
て、ＣＰＵボードから制御レジスタ１９を経て状変検出
部１６に対する状態変化検出再開のコマンドが送出され
たとき、リセットされて停止する。タイマ部２０は、再
度、割り込みベクタ要求信号ＩＡＣＫを受けたときは、
再び０からカウントを開始する。
割り込みがＣＰＵボードにおいて受け付けられ、ＣＰＵ
ボードから割り込みベクタ要求信号ＩＡＣＫを受けて、
Ｉ／Ｏボードがベクタ番号をＣＰＵボードに送出した時
点からカウントを開始し、割り込み処理が正常に終了し
て、ＣＰＵボードから制御レジスタ１９を経て状変検出
部１６に対する状態変化検出再開のコマンドが送出され
たとき、リセットされて停止する。タイマ部２０は、再
度、割り込みベクタ要求信号ＩＡＣＫを受けたときは、
再び０からカウントを開始する。
【００１６】一方、タイマ部２０は、一定時間経過して
もＣＰＵボードから状態変化検出再開のコマンドが発行
されなかったときは、状態変化検出強制再開の信号を状
変検出部１６に対して送出する。
もＣＰＵボードから状態変化検出再開のコマンドが発行
されなかったときは、状態変化検出強制再開の信号を状
変検出部１６に対して送出する。
【００１７】Ｉ／Ｏボード１２が割り込み信号線１４に
送出した割り込み信号ＩＲＱがＣＰＵボードにおいて受
け付けられ、ＣＰＵボードが応答信号として割り込みベ
クタ要求信号線１５に割り込みベクタ要求信号ＩＡＣＫ
を送出したとき、Ｉ／Ｏボードはデータバス１３を経て
ベクタ番号をＣＰＵボードに通知するとともに、タイマ
部２０においてカウントを開始する。
送出した割り込み信号ＩＲＱがＣＰＵボードにおいて受
け付けられ、ＣＰＵボードが応答信号として割り込みベ
クタ要求信号線１５に割り込みベクタ要求信号ＩＡＣＫ
を送出したとき、Ｉ／Ｏボードはデータバス１３を経て
ベクタ番号をＣＰＵボードに通知するとともに、タイマ
部２０においてカウントを開始する。
【００１８】ＣＰＵボードにおいて割り込み処理が正常
に終了すると、ＣＰＵボードから状態変化検出再開のコ
マンドが発行されるので、タイマ部２０はカウント値を
０に戻して停止するとともに、状変検出部１６におい
て、状態変化検出の動作が再開される。一方、ＣＰＵボ
ードにおいて割り込み処理に異常を生じたときは、一定
時間後にタイマ部２０がカウントアップして、状態変化
検出強制再開の信号を送出するので、状変検出部１６に
おいて、状態変化検出の動作が再開される。
に終了すると、ＣＰＵボードから状態変化検出再開のコ
マンドが発行されるので、タイマ部２０はカウント値を
０に戻して停止するとともに、状変検出部１６におい
て、状態変化検出の動作が再開される。一方、ＣＰＵボ
ードにおいて割り込み処理に異常を生じたときは、一定
時間後にタイマ部２０がカウントアップして、状態変化
検出強制再開の信号を送出するので、状変検出部１６に
おいて、状態変化検出の動作が再開される。
【００１９】このように、外部装置からの割り込みに基
づいて、ＣＰＵボードが、外部装置において検出された
監視情報を収集する等の割り込み処理を行う装置におい
て、割り込み処理を実行中のＣＰＵボードが障害等を起
こして、その割り込み処理が完結しなかったとき、外部
装置の動作がシーケンス上停止してしまう場合に、一定
時間後に外部装置の動作を強制的に再開させるので、残
りのＣＰＵボードとともに、以後、システムの動作が正
常に続けられる。
づいて、ＣＰＵボードが、外部装置において検出された
監視情報を収集する等の割り込み処理を行う装置におい
て、割り込み処理を実行中のＣＰＵボードが障害等を起
こして、その割り込み処理が完結しなかったとき、外部
装置の動作がシーケンス上停止してしまう場合に、一定
時間後に外部装置の動作を強制的に再開させるので、残
りのＣＰＵボードとともに、以後、システムの動作が正
常に続けられる。
【００２０】
【実施例】図３は、本発明の一実施例の構成を示したも
のであって、図２におけると同じものを同じ番号で示
し、２１は割り込みベクタ要求信号ＩＡＣＫ送出により
セットされるセット・リセット・フリップフロップから
なるＳ−Ｒ回路、２２は一定時間を計数しＳ−Ｒ回路２
１のＱ出力によってクリアされるカウンタ回路である。
のであって、図２におけると同じものを同じ番号で示
し、２１は割り込みベクタ要求信号ＩＡＣＫ送出により
セットされるセット・リセット・フリップフロップから
なるＳ−Ｒ回路、２２は一定時間を計数しＳ−Ｒ回路２
１のＱ出力によってクリアされるカウンタ回路である。
【００２１】Ｉ／Ｏボード１２が割り込み信号線１４に
送出した割り込みが、ＣＰＵボードにおいて受け付けら
れ、これに対してＣＰＵボードが割り込みベクタ要求信
号線１５に割り込みベクタ要求信号ＩＡＣＫを送出して
応答し、Ｉ／Ｏボードがデータバス１３を介してＣＰＵ
ボードにベクタ番号を送出するとき、同時に、割り込み
ベクタ要求信号ＩＡＣＫがＳ−Ｒ回路２１のセット入力
ＳＥＴに加えらる。これによってＳ−Ｒ回路２１からＱ
出力が発生するので、カウンタ回路２２のクリア入力Ｃ
ＬＲがディセーブルになり、カウンタ回路２２はカウン
トを開始する。
送出した割り込みが、ＣＰＵボードにおいて受け付けら
れ、これに対してＣＰＵボードが割り込みベクタ要求信
号線１５に割り込みベクタ要求信号ＩＡＣＫを送出して
応答し、Ｉ／Ｏボードがデータバス１３を介してＣＰＵ
ボードにベクタ番号を送出するとき、同時に、割り込み
ベクタ要求信号ＩＡＣＫがＳ−Ｒ回路２１のセット入力
ＳＥＴに加えらる。これによってＳ−Ｒ回路２１からＱ
出力が発生するので、カウンタ回路２２のクリア入力Ｃ
ＬＲがディセーブルになり、カウンタ回路２２はカウン
トを開始する。
【００２２】ＣＰＵボードにおいて割り込み処理が正常
に終了すると、ＣＰＵボードからデータバス１３を介し
てＩ／Ｏボード１２に状態変化検出再開のコマンドが送
出され、制御レジスタ１９を経て状変検出部１６に与え
られる。これによって状変検出部１６が動作を再開する
とともに、制御レジスタ１９を経てＳ−Ｒ回路２１のリ
セット端子ＲＳＴに入力が与えられるので、そのＱ出力
の消滅によってカウンタ回路２２のクリア入力ＣＬＲが
イネーブルになって、カウンタ回路２２はカウント値が
０に戻るとともに、カウント動作も停止する。
に終了すると、ＣＰＵボードからデータバス１３を介し
てＩ／Ｏボード１２に状態変化検出再開のコマンドが送
出され、制御レジスタ１９を経て状変検出部１６に与え
られる。これによって状変検出部１６が動作を再開する
とともに、制御レジスタ１９を経てＳ−Ｒ回路２１のリ
セット端子ＲＳＴに入力が与えられるので、そのＱ出力
の消滅によってカウンタ回路２２のクリア入力ＣＬＲが
イネーブルになって、カウンタ回路２２はカウント値が
０に戻るとともに、カウント動作も停止する。
【００２３】一方、ＣＰＵボードにおいて割り込み処理
中に、ＣＰＵボードに異常が生じて、割り込み処理が途
中で停止した場合には、カウンタ回路２２はそのままカ
ウントを続け、一定時間後カウントアップして、状態変
化検出を強制的に再開させる信号を状変検出部１６に対
して出力する。従って、ＣＰＵボードにおいて割り込み
処理が異常終了しても、一定時間後には、Ｉ／Ｏボード
において、状態変化の検出動作を再開することができ
る。
中に、ＣＰＵボードに異常が生じて、割り込み処理が途
中で停止した場合には、カウンタ回路２２はそのままカ
ウントを続け、一定時間後カウントアップして、状態変
化検出を強制的に再開させる信号を状変検出部１６に対
して出力する。従って、ＣＰＵボードにおいて割り込み
処理が異常終了しても、一定時間後には、Ｉ／Ｏボード
において、状態変化の検出動作を再開することができ
る。
【００２４】
【発明の効果】以上説明したように本発明によれば、複
数のＣＰＵボードとＩ／Ｏボード等の外部装置からなる
マルチ・プロセッサ方式の装置において、外部装置から
の割り込みに基づいていずれかのＣＰＵボードが割り込
み処理を行って、この割り込み処理の中で外部装置の動
作を再開させるシーケンスを有する場合に、割り込み処
理を実行中のＣＰＵボードに障害が発生して、その割り
込み処理が異常終了したときでも、一定時間後には外部
装置の動作を強制的に再開させるので、残りのＣＰＵボ
ードとともに、システムの動作が以後正常に行なわれる
ようになる。
数のＣＰＵボードとＩ／Ｏボード等の外部装置からなる
マルチ・プロセッサ方式の装置において、外部装置から
の割り込みに基づいていずれかのＣＰＵボードが割り込
み処理を行って、この割り込み処理の中で外部装置の動
作を再開させるシーケンスを有する場合に、割り込み処
理を実行中のＣＰＵボードに障害が発生して、その割り
込み処理が異常終了したときでも、一定時間後には外部
装置の動作を強制的に再開させるので、残りのＣＰＵボ
ードとともに、システムの動作が以後正常に行なわれる
ようになる。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の作用を説明するための図である。
【図３】本発明の一実施例の構成を示す図である。
【図４】従来の監視制御装置の構成を示す図である。
１1 〜１n ＣＰＵボード ２ 外部装置 ３ バス ４ タイマ部 ２１ Ｓ−Ｒ回路 ２２ カウンタ回路
Claims (2)
- 【請求項１】 複数のＣＰＵボード（１1 〜１n ）と外
部装置（２）とをバス（３）を介して接続してなり、該
外部装置（２）からの割り込みをいずれかのＣＰＵボー
ドが受け付けて所定の割り込み処理を行い、該割り込み
処理が終了したとき該外部装置（２）の動作を再開させ
るマルチ・プロセッサ方式の装置において、 該外部装置（２）からの割り込み動作によってカウント
を開始して一定時間を計数するタイマ部（４）を該外部
装置（２）に設け、 前記ＣＰＵボードの割り込み処理が正常に終了しなかっ
たときは、該タイマ部（４）のタイムアウトによって該
外部装置（２）の動作を再開させることを特徴とする割
り込み装置。 - 【請求項２】 前記タイマ部（４）が、該外部装置
（２）における割り込み動作によってセットするＳ−Ｒ
回路（２１）と、該Ｓ−Ｒ回路（２１）のセットによっ
てカウントを開始して一定時間を計数するカウンタ回路
（２２）とからなることを特徴とする請求項１に記載の
割り込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4016530A JP2725107B2 (ja) | 1992-01-31 | 1992-01-31 | 割り込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4016530A JP2725107B2 (ja) | 1992-01-31 | 1992-01-31 | 割り込み装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05210540A true JPH05210540A (ja) | 1993-08-20 |
| JP2725107B2 JP2725107B2 (ja) | 1998-03-09 |
Family
ID=11918828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4016530A Expired - Fee Related JP2725107B2 (ja) | 1992-01-31 | 1992-01-31 | 割り込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725107B2 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143072A (en) * | 1980-04-10 | 1981-11-07 | Panafacom Ltd | Hung up release and processing system in multiprocessor processing system |
| JPS5844553A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 排他制御方式 |
| JPS63293648A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | デツド・ロツク回避機構 |
| JPH0247758A (ja) * | 1988-08-08 | 1990-02-16 | Nec Corp | データ処理システム |
| JPH02103619A (ja) * | 1988-10-12 | 1990-04-16 | Mitsubishi Electric Corp | アダプタ装置 |
| JPH02123448A (ja) * | 1988-11-02 | 1990-05-10 | Fujitsu Ltd | バス調停回路 |
| JPH02130658A (ja) * | 1988-11-11 | 1990-05-18 | Nec Corp | 障害処理方式 |
| JPH02224051A (ja) * | 1989-02-23 | 1990-09-06 | Nec Corp | マルチプロセサシステム |
-
1992
- 1992-01-31 JP JP4016530A patent/JP2725107B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143072A (en) * | 1980-04-10 | 1981-11-07 | Panafacom Ltd | Hung up release and processing system in multiprocessor processing system |
| JPS5844553A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 排他制御方式 |
| JPS63293648A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | デツド・ロツク回避機構 |
| JPH0247758A (ja) * | 1988-08-08 | 1990-02-16 | Nec Corp | データ処理システム |
| JPH02103619A (ja) * | 1988-10-12 | 1990-04-16 | Mitsubishi Electric Corp | アダプタ装置 |
| JPH02123448A (ja) * | 1988-11-02 | 1990-05-10 | Fujitsu Ltd | バス調停回路 |
| JPH02130658A (ja) * | 1988-11-11 | 1990-05-18 | Nec Corp | 障害処理方式 |
| JPH02224051A (ja) * | 1989-02-23 | 1990-09-06 | Nec Corp | マルチプロセサシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2725107B2 (ja) | 1998-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05210540A (ja) | 割り込み装置 | |
| JPH1153225A (ja) | 障害処理装置 | |
| JPH06324721A (ja) | 接続ユニット脱落検知方法 | |
| JP3493287B2 (ja) | エレベータ制御装置 | |
| JP2001005683A (ja) | 二重化システムの障害検出方式及びその方法 | |
| JP3358199B2 (ja) | 入出力装置の状態検出方式 | |
| JPH0582614B2 (ja) | ||
| JP2749994B2 (ja) | 数値制御装置 | |
| JPH0512824Y2 (ja) | ||
| JPS6388660A (ja) | マイクロプロセツサシステム | |
| JPH10190919A (ja) | 通信装置 | |
| JPH01205244A (ja) | ロギング情報収集方式 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPS61221850A (ja) | 再初期プログラムロ−デイング方式 | |
| JPH0452936A (ja) | ローカルプロセッシングユニットの監視方法 | |
| JPH05282167A (ja) | 障害処理方法 | |
| JPH06139088A (ja) | ２重化プロセッサシステム | |
| JP2001075935A (ja) | プロセッサ間通信方法 | |
| JP2000020353A (ja) | ウオッチドッグタイマ制御方式 | |
| JPS63298516A (ja) | 自動復旧キ−ボ−ド | |
| JPS626265B2 (ja) | ||
| JPH0713780A (ja) | グラフィカルユーザインタフェースを備える装置 | |
| KR19980014207A (ko) | 멀티프로세서 시스템의 데이타 프로토콜 처리장치 및 방법 | |
| JPH08278825A (ja) | 情報処理装置の自動運転 | |
| JPH0346980A (ja) | エレベータの伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971014 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |