JPH05210571A - メモリアクセス方式 - Google Patents

Abstract

(57)【要約】 【目的】メモリアクセスにおけるアドレスのセットアッ
プ時間を短縮し、メモリアクセスを高速に行う。 【構成】アドレスレジスタ１３５は、リクエスト元１０
０の前メモリアクセスのアドレスより一つ大きい値を保
持する。リクエスト元１００がメモリアクセスを開始す
ると、比較器１４０は、リクエスト元１００の送出した
アドレスとアドレスレジスタ１３５の内容を比較する。
その比較結果が一致を示した時、リクエスト元１００
は、メモリアクセスを終了する。メモリアクセス終了
後、アドレスレジスタ１３５は、その保持内容をインク
リメントする。これによって、連続したアドレスのメモ
リアクセスが、高速で行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリアクセス方式、特
にランダムにアドレスを指定してアクセスするメモリに
ついてのアクセス方式に関する。

【０００２】

【従来の技術】従来この種のメモリアクセス方式は、メ
モリ読み出し時に於いては、リクエスト元がメモリに対
してアドレスその他の必要なリクエスト情報を送り、メ
モリからの読み出しを行い、読み出しデータが確定し、
これがリクエスト元へ返却されて初めて、リクエスト元
は次にメモリアクセスを起動することが出来た。

【０００３】図５にこのような従来技術によるメモリア
クセス方式をインプリメントした、リクエスト元５００
がメモリ５２０をアクセスする装置を例示する。破線で
囲まれている部分５１０が従来技術によるメモリアクセ
ス方式をインプリメントしたメモリユニットである。以
下本例を参照して従来技術の説明を行う。

【０００４】リクエスト元５００は、メモリアクセス時
には線５０１よりリクエストアドレスを、線５０２より
ライト指定としてライト時／その他の場合でそれぞれ値
０／１を、線５０３よりライト時には当該ライトデータ
を送出し、リード時には当該リードデータを受け取る動
作をする。

【０００５】ここで、リクエスト元５００が図９に示す
様なアクセスを順次行ったとする。この一連のアクセス
が実行された場合には本装置の各部は図６に示すような
動作をする。暫くして、図９に示したような一連のアク
セスが完了するのだが、ここで、リクエスト元５００は
メモリ５２０に対し前方アクセスの完了を持ってから次
リクエストのアドレスを送出し、アドレスセットアップ
を行い、データの授受を行うという様に動作し、全ての
動作が時間軸上で直列となっている点に注目する必要が
ある。

【０００６】

【発明が解決しようとする課題】上述した従来のメモリ
アクセス方式では、ランダムにアドレスを指定してアク
セスを行う機能を実現する為に、アクセス毎にリクエス
ト元から供給されるメモリアドレスを適当な経路で中継
てメモリアドレス指定に用いている。

【０００７】一方、実際のメモリアクセスは、キャッシ
ュメモリのブロック移送、各種ＤＭＡ転送、各種ブロッ
ク転送等により、連続したアドレスを順番に読み出す形
式のアクセスが非常に高い頻度で生じており、後続リク
エストアドレスが先行リクエストアドレスの次のアドレ
スとなる相関関係は非常に強く、その意味でアドレスは
確立的に予測可能と言えよう。

【０００８】しかるに従来のメモリアクセス方式は、次
のアドレスが非常に高い確率で予測出来るにもかかわら
ず、如何なるアドレスにも対処しなければならない必要
性から、従来例で示した様に如何なる場合に於いても、
リクエストアドレスの到着を待ってから、そのリクエス
トアドレスを用いてメモリアクセスを開始していた。

【０００９】通常、リクエスト元が次のリクエストアド
レス送出し、次のリクエスト処理に移行するのは、早く
てもリードデータを受け取ってからというのが一般的
で、これを考え合わせると、メモリアクセスの各動作は
図６で示したように、常に時間軸上で直列ということに
なってしまい、各メモリアクセス間に大きなオーバーヘ
ッドが生じてしまうという問題点があった。

【００１０】又この様な問題に対処する為、従来から行
われてきた手法として、単純に高速のメモリ素子でメモ
リ部を構成して強引に高速化を図ったり、キャッシュメ
モリ方式をとったりする方法があるにはあった。しかし
ながら、これらの方法に於いてはそのハードウェアが、
非常に高価であったり、大量の付加機構を必要とした
り、制御が非常に難解であったりするという新たな問題
点に直面するものであった。

【００１１】本発明は、前記欠点を補うことを目的とす
るものであり、最小のハードウェアでメモリアクセス間
のオーバーヘッドを効果的に削減することを目的として
いる。

【００１２】

【課題を解決するための手段】本発明のメモリアクセス
方式は、外部から通知されたメモリアドレスを取り込ん
で保持する機能及び保持中のメモリアドレスをインクリ
メントする機能を合わせ持つアドレス保持手段と、前記
外部から通知されたメモリアドレスと前記アドレス保持
手段で保持されているメモリアドレスを比較する比較手
段とを有し、前記アドレス保持手段で保持されているメ
モリアドレスで指定してメモリのアドレスセットアップ
を行い、メモリアクセスの際、前記比較手段にて比較を
行い、前記外部から通知されたメモリアドレスと前記ア
ドレス保持手段で保持しているメモリアドレスに関して
一致を検出したなら、メモリの前記アドレスセットアッ
プしたメモリアドレスに対してアクセスした後、該アド
レス保持手段のインクリメントを行い、一旦不一致を検
出すると、前記外部から通知されたメモリアドレスを前
記アドレス保持手段に取り込んだ後、該アドレス保持手
段の保持しているメモリアドレスで指定してメモリのア
ドレス・セットアップ及びアクセスを行う様にしたこと
を特徴とする。

【００１３】

【実施例】以下、本発明について図面を参照しつつ説明
する。

【００１４】図１は、本発明のメモリアクセス方式をイ
ンプリメントした第１の実施例を示すブロック図であ
る。

【００１５】図１において、１００はメモリアクセスを
起動するリクエスト元であり、アクセス時には線１０４
よりメモリアクセスの開始を指定し、線１０１よりメモ
リリクエストアドレスを、線１０２よりメモリに対しリ
ード／ライト指定を送出し、線１０３よりデータの取込
み、及び送出を行う。

【００１６】１１０はメモリユニット部である。１２０
はメモリで、線１３６でアドレスを指定される。１３０
はアドレスレジスタ部で、線１３６を介してメモリ１２
０に対して出力するアドレスを保持するアドレスレジス
タ１３５を保有している。本アドレスレジスタ部１３０
は、線１０４からアクセスの開始を受け取った時点で、
線１４１からミスヒット報告を受けている場合は線１０
１からアドレスレジスタ１３５にリクエストアドレスを
取込み、線１４１からヒット報告を受けている場合はア
ドレスレジスタ１３５をインクリメントする動作をす
る。１４０は比較器であり、線１０１と線１３６上のア
ドレスを比較し、ヒット／ミスヒット報告を線１４１上
に出力する動作をする。

【００１７】ここで、リクエスト元１００が図９にある
ようなアクセスを本装置において行った場合の動作を説
明する。以下図１を参照しながら動作を説明する。

【００１８】まず、リクエスト元１００がメモリアドレ
スＸに対しアクセスを開始し、線１０４及び線１０１に
それぞれアクセス開始指定及び、アドレスＸを出力す
る。これを承けて比較器１４０は、アドレスレジスタ１
３５に保持しているアドレスと、リクエスト元１００か
ら出力されたアドレスの比較を行う。

【００１９】アドレスレジスタ１３５は値Ｚを保持して
いるとすると、比較器１４０は線１４１上にミスヒット
報告を出力する。このミスヒット報告によりリクエスト
元１００は、線１３６を介して指定しセットアップされ
ているアドレスがアクセスしようとしているアドレスで
あるＸと異なると判断し、データの取り込みを行わな
い。

【００２０】また、比較器１４０が出力したミスヒット
報告は、アドレスレジスタ１３５にも伝達され、このミ
スヒット報告を受けたアドレスレジスタ１３５は、リク
エスト元１００から出力しているアドレスの内容を取込
む。

【００２１】アドレスＸに対しアクセスを行ったりリク
エスト元１００は、線１３６を介して指定しセットアッ
プしたアドレスが、アクセスしようとしているアドレス
であるＸと一致していると判断するまで、当該メモリア
クセスをし続ける為、アドレスレジスタ１３５がアドレ
ス１０１の内容を取込んだ時点で、比較器１４０は線１
４１上にヒット報告を出力する。

【００２２】このヒット報告を受けリクエスト元１００
は、線１３６を介して指定しセットアップしているアド
レスがアクセスしようとしているアドレスであるＸにつ
いて線１０３から内容を取り込むのに十分なセットアッ
プが行われたと判断し、このアドレスからのデータの取
り込みを行う。

【００２３】また、比較器１４０が出力したヒット報告
は、アドレスレジスタ１３５にも伝達され、ヒット情報
を受けたアドレスレジスタ１３５は、現在保持している
アドレスの内容をインクリメントする。以上が最初に起
動されたメモリアドレスＸに対するアクセス動作の説明
である。

【００２４】続いて、リクエスト元１００はメモリアド
レスＸ＋１に対しアクセスを開始し、線１０４及び線１
０１に、それぞれアクセス開始指定及びアドレスＸ＋１
を出力する。これを承けて比較器１４０は、アドレスレ
ジスタ１３５に保持しているアドレスとリクエスト元１
００から出力されたアドレスの比較を行う。

【００２５】アドレスレジスタ１３５の値は、前述のよ
うにメモリアドレスＸに対するメモリアクセス動作によ
り値Ｘ＋１を保持しているので、この場合は線１４１上
にヒット報告を出力する。このヒット報告を受け、リク
エスト元１００は、線１３６を介して指定しセットアッ
プしているアドレスがアクセスしようとしているアドレ
スであるＸ＋１について一致し、既にセットアップ済み
てあると判定し、このアドレスへデータの書き出しを行
う。

【００２６】また、比較器１４０が出力したヒット報告
は、アドレスレジスタ１３５にも伝達され、ヒット報告
を受けたアドレスレジスタ１３５は、現在保持している
アドレスの内容をインクリメントする。以上がメモリア
ドレスＸ＋１におけるメモリアクセス動作である。

【００２７】続いて、リクエスト元１００がメモリアド
レスＸ＋２に対するアクセスを開始し、線１０４及び線
１０１に、それぞれアクセス開始指定及びアドレスＸ＋
２を出力する。これを承けて比較器１４０は、アドレス
レジスタ１３５に保持しているアドレスと、リクエスト
元１００から出力されたアドレスの比較を行う。

【００２８】アドレスレジスタ１３５は値Ｘ＋２を保持
しているので、比較器１４０は線１４１上にヒット報告
を出力し、このヒット報告はアドレスレジスタ１３５及
びリクエスト元１００に通知され、それぞれは、アドレ
スインクリメント及びこのアドレスからのデータの取り
込みという前述のメモリアドレスＸ＋１に対するメモリ
アクセス動作と同じ動作を行う。

【００２９】次にリクエスト元１００はメモリアドレス
Ｙに対しアクセスを開始し、まず、線１０４及び線１０
１に、それぞれアクセス開始指定及びアドレスＹを出力
する。これを承けて比較器１４０は、アドレスレジスタ
１３５に保持しているアドレスと、リクエスト元１００
から出力されたアドレスの比較を行う。

【００３０】アドレスレジスタ１３５は前回のメモリア
クセス動作により値Ｘ＋３を保持しているので、比較器
１４０は線１４１上にミスヒット報告を出力する。この
ミスヒット報告によりリクエスト元１００は、線１３６
を介して指定しセットアップしているアドレスがアクセ
スしようとしているアドレスであるＹと異なると判断
し、データ書き出しは行わない。

【００３１】また、比較器１４０が出力したミスヒット
報告は、アドレスレジスタ１３５にも伝達され、ミスヒ
ット報告を受けたアドレスレジスタ１３５は、リクエス
ト元１００から出力しているアドレスの内容を取込む。
アドレスＹに対しアクセスを行ったリクエスト元１００
は、線１３６を介して指定しセットアップしているアド
レスがアクセスしようといているアドレスであるＹと一
致いていると判断するまで、同じメモリアクセスをし続
ける為、アドレスレジスタ１３５が、アドレス１０１の
内容を取込んだ時点で、比較器１４０は、線１４１上に
ヒット報告を出力する。

【００３２】このヒット報告を受けリクエスト元１００
は、線１３６を介して指定しセットアップしているアド
レスがアクセスしようとしているアドレスであるＹにつ
いて線１０３よりデータを書き出すのに十分なセットア
ップが行われたと判断し、データの書き出しを行う。

【００３３】また、比較器１４０が出力したヒット報告
は、アドレスレジスタ１３５にも伝達され、ヒット報告
を受けたアドレスレジスタ１３５は、現在保持している
アドレスの内容をインクリメントする。

【００３４】続いて、リクエスト元１００がメモリアド
レスＸ＋３のアクセスを開始し、線１０４及び線１０１
にそれぞれアクセス開始指定及びアドレスＸ＋３を出力
する。これを承けて比較器１４０は、アドレスレジスタ
１３５に保持しているアドレスと、リクエスト元１００
から出力されたアドレスの比較を行う。

【００３５】アドレスレジスタ１３５の値は、前述のメ
モリアドレスＹに対するメモリアクセス動作によりＹ＋
１を保持しているので、比較器１４０は、線１４１上に
ミスヒット報告を出力する。この報告は、アドレスレジ
スタ１３５及び、リクエスト元１００に通知され、以後
アドレスＸに対するアクセスの場合と同様の手順でメモ
リ１２０に対しアドレスＸ＋３を供給し、十分なセット
アップを行った後、リクエスト元１００が、該アドレス
に対するデータ転送動作を行う。以上がメモリアドレス
Ｘ＋３におけるメモリアクセスの動作であり、図９に示
した一連のアクセスが完了する。ここ迄の様子を図７に
タイムチャートで示す。

【００３６】次に、本発明の第２の実施例と第３の実施
例について説明する。両実施例は、第１の実施例とほぼ
同構成であるが、ライトアクセス動作を簡便に提供する
ものであり、それぞれ図２と図３に示す。

【００３７】図２において、リクエスト元１００がアド
レスＷに対しライトアクセを開始したとする。まずリク
エスト元１００は、アクセス開始指定、アドレスＷ、ラ
イト指定及びライトデータ（Ｗ）をそれぞれ、線１０
４、線１０１、線１０２及び線１０３に出力する。これ
を承けて比較器１４０は、アドレスレジスタ１３５に保
持しているアドレスと、リクエスト元１００から出力さ
れたアドレスの比較を行う。

【００３８】アドレスレジスタ１３５は値Ｚを保持して
いるとすると、比較器１４０は線１４１上にミスヒット
報告を出力する。このミスヒット報告は、線１３６を介
して指定しセットアップしているアドレスがアクセスし
ようとしているアドレスＷと異なることを意味するもの
であり、このミスヒット報告はメモリ１２０に通知さ
れ、一旦メモリ１２０のイネーブル状態を解除し、線１
４１上にヒット報告が出力すられと再びメモリ１２０を
イネーブル状態とした後、メモリライト動作を行う。

【００３９】一方、図３に示した第３の実施例において
は、このミスヒット報告により一旦ライト指定を抑止す
る。つまり図３においては線１０２よりライト指定され
てはいるものの、線１４１からのミスヒット報告により
抑止され、線１０５からはライト指定が出力されていな
い。その後、第１の実施例で示した手順により、線１４
１上にヒット報告を出力されるとメモリ指定の抑止を解
除、つまり線１０５からライト指定が出力され、メモリ
ライト動作を行う。これにより正しいアドレスへの書き
込みが実現される。

【００４０】図４は本発明の第４の実施例を示す。４０
０はメモリアクセスを起動するリクエスト元であり、ア
クセス時には線４０４よりメモリアクセスの開始を指定
し、線４０１よりメモリリクエストアドレスを、線４０
２よりメモリに対しリード／ライト指定を送出し、線４
０３よりデータの取込み及び、データの送出を行う。

【００４１】４１０がメモリユニット部である。４２０
はメモリで、線４５１でアドレスを、線４０２でリード
／ライトを指定され、リード時には指定されたアドレス
からデータを読出し線４０３に出力し、ライト時には線
４０３に入力されたデーあを指定されたアドレスに書込
む動作をする。

【００４２】４３０はアドレスレジスタ部で、線４３６
を介してセレクタ４５０に対して出力するアドレスを保
持するアドレスレジスタ４３５を保有している。本アド
レスレジスタ部４３０は、線４０４からアクセスの開始
を受け取った時点で、線１０２からリード指定を受け、
かつ、線４４１からミスヒット報告を受けている場合は
線４０１からアドレスレジスタ４３５にリクエストアド
レスを取込み、線１０２からリード指定を受け、かつ、
線４４１からヒット報告を受けている場合はアドレスレ
ジスタ４３５をインクリメントする動作をする。

【００４３】４４０は比較器であり、線４０１と線４３
６上のアドレスを比較し、ヒット／ミスヒット報告を線
４４１上に出力する動作をする。

【００４４】４５０は線４０２からのライト指定により
メモリに対するリクエストアドレスを選択するアドレス
セレクタであり、ライトアクセスの場合は線４０１上の
アドレスを、その他の場合は線４３６上のアドレスをメ
モリに対し出力するよう動作する。

【００４５】ここで、図１０に示すようなアクセスを本
装置において行った場合の動作を説明する。図８は、こ
の場合のタイムチャートである。

【００４６】まずリクエスト元４００がメモリアドレス
Ｘに対しアクセスを開始し、線４０４、線４０１及び線
４０２に、それぞれアクセス開始指定、アドレスＸ及び
リード指定を出力する。

【００４７】これを承けて比較器４４０は、アドレスレ
ジスタ４３５に保持しているアドレスと、リクエスト元
４００から出力されたアドレスの比較を行う。この時セ
レクタ４５０は、当初、線４３６上のアドレスを選択し
て線４５１に出力するが、その後、線４０２からのリー
ド指定が到着しても依然その状態を維持する。

【００４８】アドレスレジスタ４３５は値Ｚを保持して
いるとすると、比較器４４０は線４４１上にミスヒット
報告を出力する。このミスヒット報告によりリクエスト
元４００は、線４５１を介して指定しセットアップして
いるアドレスがアクセスしようとしているアドレスＸと
異なることを判定し、データの取込みを行わない。ま
た、比較器４４０が出力したミスヒット報告は、アドレ
スレジスタ４３５にも伝達され、ミスヒット報告を受け
たアドレスレジスタ４３５は、リクエスト元４００から
出力しているアドレスの内容を取込む。

【００４９】アドレスＸに対し読込みを行ったリクエス
ト元４００は、線４５１を介して指定しセットアップし
たアドレスが、アクセスしようとしているアドレスであ
るＸに一致していると判断するまで、当該メモリアクセ
スをし続ける為、アドレスレジスタ４３５が、アドレス
４０１の内容を取込んだ時点で、比較器４４０は、線４
４１上にヒット報告を出力する。

【００５０】このヒット報告を受けリクエスト元４００
は、線４５１を介して指定しセットアップしているアド
レスが、アクセスしようとしているアドレスであるＸに
ついて線４０３から内容を取り込むのに十分なセットア
ップが行われたと判断し、このアドレスからのデータの
取り込みを行う。

【００５１】また、比較器４４０が出力したヒット報告
は、アドレスレジスタ４３５にも伝達され、ヒット報告
を受けたアドレスレジスタ４３５は、現在保持している
アドレスの内容をインクリメントする。以上が最初に起
動されたメモリアドレスＸに対するリードアクセス動作
の説明である。

【００５２】続いて、リクエスト元４００はメモリアド
レスＹ０の読込みを開始し、アドレスＹ０、ライト指定
及びライトデータ（Ｙ０）を出力する。この時、セレク
タ４５０は、当初、線４３６上のアドレスを選択して線
４５１に出力するが、その後、線４０２からのライト指
定が到着し、線４０１上のアドレスを選択して線４５１
に出力し、メモリ４２０に供給する様動作する。又、ア
ドレスレジスタ４３５は、線４０２からのリード指定が
無い場合には、線４４１からのヒット／ミスヒット報告
の内容によらず動作しない様になっているため、線４０
１からのアドレスの取り込み及びインクリメントは行わ
れない。以下従来と同様の、メモリライト動作により、
データ（Ｙ０）がアドレスＹ０へ書き込まれる。以上が
メモリアドレスＹ０におけるライトアクセス動作であ
る。

【００５３】続いて、リクエスト元４００がメモリアド
レスＸ＋１に対するリードを開始し、線４０４、線４０
１及び線４０２に、それぞれアクセス開始指定、アドレ
スＸ＋１及びリード指定を出力する。この時、セレクタ
４５０は、当初、線４３６上のアドレスを選択して線４
５１に出力するが、その後線４０２からのリード指定が
到着しても依然、その状態を維持するのは、アドレスＸ
に対するリードの場合と同様であり、さらにこの場合
は、特許請求範囲第１項の実施例で示した、メモリリー
ドでヒット報告のあった場合と同様の動作により、アド
レスＸ＋１からのリードを終了する。勿論この時点でア
ドレスレジスタ４３５は、インクリメントされ、値Ｘ＋
２を保持することなる。

【００５４】次にリクエスト元４００はメモリアドレス
Ｙに対し書込みを開始し、線４０４、線４０１、線４０
２及び線４０３にそれぞれ、アクセス開始指定、アドレ
スＹ１、ライト指定及びライトデータ（Ｙ１）を出力す
る。以下、アドレスＹ０へのライトと同様の動作によ
り、アドレスＹ１へのライトを終了する。勿論この動作
に伴うアドレスレジスタ４３５の更新はないので、値Ｘ
＋２を保持したままである。

【００５５】続いて、リクエスト元４００がメモリアド
レスＸ＋２に対するリードを開始し、線４０４、線４０
１及び線４０２にそれぞれ、アクセス開始指定、アドレ
スＸ＋２及びリード指定を出力する。以下、アドレスＸ
＋１からのリードと同様の動作により、アドレスＸ＋２
からのリードを終了し、図１０に示した一連のアクセス
が完了する。

【００５６】ところで、キャッシュメモリは、ミスヒッ
トするとそのミスヒットしたアドレスを含むブロックの
読み出しをおこなう。ここでブロックの先頭からではな
く、ミスヒットしたアドレスを先頭にブロック内の巡回
的な読み出しを行う方式を採用するものがあり、これは
一刻も早く必要なデータをリクエスト側へ返却するため
である。

【００５７】本発明の第５の実施例は、このような形式
のブロックリードに対応するものであり、図１１に第５
の実施例におけるアドレスレジスタ、そして、図１２に
アクセスの様子を示す。図１１のアドレスレジスタ１３
５に記入されたＥ及ｎは図１２のようなアクセスに対応
するもので、ｎはキャッシュのブロックサイズから定ま
ることになる。

【００５８】

【発明の効果】以上の説明から明らかなように本発明の
メモリアクセス方式は、連続的なメモリアクセスにおい
て、リクエスト元がメモリアドレスを確定し、メモリに
供給する動作と、メモリへのアドレスのセットアップ動
作を並列化し、高レートでメモリアクセスを行うことが
可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】本発明の第２の実施例を示すブロック図であ
る。

【図３】本発明の第３の実施例を示すブロック図であ
る。

【図４】本発明の第４の実施例を示すブロック図であ
る。

【図５】従来の一例を示すブロック図である。

【図６】図５に示す従来例におけるタイムチャートであ
る。

【図７】図１に示す実施例におけるタイムチャートであ
る。

【図８】図４に示す実施例におけるタイムチャートであ
る。

【図９】図１に示す実施例および図５に示した従来例の
動作説明に使用する図である。

【図１０】図４に示した実施例の動作説明に使用する図
である。

【図１１】本発明の第５の実施例におけるアドレスレジ
スタを示す図である。

【図１２】本発明の第５の実施例の動作の様子を示す図
である。

【符号の説明】

１００，４００，５００ リクエスト元 １２０，４２０，５２０ メモリ １３０，４３０ アドレスレジスタ部 １３５，４３５ アドレスレジスタ １４０，４４０ 比較部 ４５０ セレクタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 外部から通知されたメモリアドレスを取
   り込んで保持する機能及び保持中のメモリアドレスをイ
   ンクリメントする機能を合わせ持つアドレス保持手段
   と、 前記外部から通知されたメモリアドレスと前記アドレス
   保持手段で保持されているメモリアドレスを比較する比
   較手段とを有し、 前記アドレス保持手段で保持されているメモリアドレス
   で指定してメモリのアドレスセットアップを行い、メモ
   リアクセスの際、前記比較手段にて比較を行い、前記外
   部から通知されたメモリアドレスと前記アドレス保持手
   段で保持しているメモリアドレスに関して一致を検出し
   たなら、メモリの前記アドレスセットアップしたメモリ
   アドレスに対してアクセスした後、該アドレス保持手段
   のインクリメントを行い、 一旦不一致を検出すると、前記外部から通知されたメモ
   リアドレスを前記アドレス保持手段に取り込んだ後、該
   アドレス保持手段の保持しているメモリアドレスで指定
   してメモリのアドレス・セットアップ及びアクセスを行
   う様にしたことを特徴とするメモリアクセス方式。
2. 【請求項２】 ライトアクセス時において、外部から通
   知されたメモリアドレスと前記アドレス保持手段で保持
   しているメモリアドレスに関して不一致を検出した場合
   には、メモリのイネーブル状態を一旦解除した後、前記
   外部から通知されたメモリアドレスを前記アドレス保持
   手段に取り込み、メモリを再びイネーブル状態とする様
   動作することを特徴とする請求項１記載のメモリアクセ
   ス方式。
3. 【請求項３】 ライトアクセス時において、外部から通
   知されたメモリアドレスと前記アドレス保持手段で保持
   しているメモリアドレスに関して一致を検出した場合に
   は、メモリへのライト指定を許可状態にし、不一致を検
   出した場合には、メモリへのライト指定を一旦抑止した
   後、前記外部から通知されたメモリアドレスを前記アド
   レス保持手段に取り込み、メモリへのライト指定を許可
   する様に動作することを特徴とする請求項１記載のメモ
   リアクセス方式。
4. 【請求項４】 メモリへのアドレス指定に関し、前記ア
   ドレス保持手段で保持しているメモリアドレスと前記外
   部から通知されたメモリアドレスを、選択して指定する
   セレクタ手段を設け、ライトアクセス時には、該セレク
   タ手段にて外部から通知されたメモリアドレスを選択
   し、当該アドエス指定によりメモリの書き込みを行う様
   に動作することを特徴とする請求項１，請求項２及び請
   求項３記載のメモリアクセス方式。
5. 【請求項５】 前記アドレス保持手段は上位部分と下位
   部分に分かれ、インクリメント時には該下位部分を歩進
   するようにしたことを特徴とする請求項１，請求項２，
   請求項３及び請求項４記載のメモリアクセス方式。