JPH05210604A - アップロード制御装置 - Google Patents
アップロード制御装置Info
- Publication number
- JPH05210604A JPH05210604A JP4015782A JP1578292A JPH05210604A JP H05210604 A JPH05210604 A JP H05210604A JP 4015782 A JP4015782 A JP 4015782A JP 1578292 A JP1578292 A JP 1578292A JP H05210604 A JPH05210604 A JP H05210604A
- Authority
- JP
- Japan
- Prior art keywords
- data
- upload
- host computer
- storing
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004891 communication Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】通信処理装置の障害により演算処理部やバス制
御部等に異常状態が発生していても、ホストコンピュー
タがアップロード処理を要求することで、障害解析に必
要なメモリ情報を確実に収集することができるアップロ
ード制御装置を提供すること。 【構成】アップロード制御装置２は、メモリアドレスを
格納するためのアドレスラッチ４と、転送データの転送
量を表すレングスを格納するレングスカウンタ５と、ホ
ストコンピュータ１が出力するデータからアップロード
要求コマンドを検出するとデータに含まれるアップロー
ド処理の対象となる通信処理装置３のデータエリアのメ
モリアドレスをアドレスラッチ４に格納しデータに含ま
れるレングスをレングスカウンタ５に格納するコマンド
デコーダ６と、アップロード処理の対象データの転送を
制御するＤＭＡコントローラ７と、転送するデータを格
納するデータバッファ８とが内部バス９を介して接続し
ている。
御部等に異常状態が発生していても、ホストコンピュー
タがアップロード処理を要求することで、障害解析に必
要なメモリ情報を確実に収集することができるアップロ
ード制御装置を提供すること。 【構成】アップロード制御装置２は、メモリアドレスを
格納するためのアドレスラッチ４と、転送データの転送
量を表すレングスを格納するレングスカウンタ５と、ホ
ストコンピュータ１が出力するデータからアップロード
要求コマンドを検出するとデータに含まれるアップロー
ド処理の対象となる通信処理装置３のデータエリアのメ
モリアドレスをアドレスラッチ４に格納しデータに含ま
れるレングスをレングスカウンタ５に格納するコマンド
デコーダ６と、アップロード処理の対象データの転送を
制御するＤＭＡコントローラ７と、転送するデータを格
納するデータバッファ８とが内部バス９を介して接続し
ている。
Description
【０００１】
【産業上の利用分野】本発明はアップロード制御装置に
関し、特にホストコンピュータと接続し通信処理装置の
アップロードを実行するアップロード制御装置に関す
る。
関し、特にホストコンピュータと接続し通信処理装置の
アップロードを実行するアップロード制御装置に関す
る。
【０００２】
【従来の技術】従来、ホストコンピュータに接続して各
種回線の制御を行う通信処理装置に対するアップロード
制御は、以下に述べるような方法で行われていた。
種回線の制御を行う通信処理装置に対するアップロード
制御は、以下に述べるような方法で行われていた。
【０００３】即ち、図２のブロック図に示すように、通
信処理装置２１は、回線接続部２２を介してホストコン
ピュータ１と接続し、ホストコンピュータ１から与えら
れる制御用プログラムを内蔵のメモリ２３に格納し、こ
の制御プログラムの下でホストコンピュータ１と各種回
線間のデータ転送の制御を行っているものであり、この
通信処理装置２１に障害等の事象が発生すると、通常、
通信処理装置２１には周辺装置が接続されていないこと
から、ホストコンピュータ１は、情報収集の手段として
通信処理装置２１にアップロード処理を要求し、通信処
理装置２１のメモリ２３に格納されている制御用プログ
ラムおよびこの実行結果と回線データ等の情報を、通信
処理装置２１内の演算処理部２４およびバス制御部２５
等が、ホストコンピュータ１から与えられたアップロー
ド要求を処理することにより、ホストコンピュータ１に
データ転送し、ホストコンピュータ１の周辺装置を使っ
てデータを出力していた。
信処理装置２１は、回線接続部２２を介してホストコン
ピュータ１と接続し、ホストコンピュータ１から与えら
れる制御用プログラムを内蔵のメモリ２３に格納し、こ
の制御プログラムの下でホストコンピュータ１と各種回
線間のデータ転送の制御を行っているものであり、この
通信処理装置２１に障害等の事象が発生すると、通常、
通信処理装置２１には周辺装置が接続されていないこと
から、ホストコンピュータ１は、情報収集の手段として
通信処理装置２１にアップロード処理を要求し、通信処
理装置２１のメモリ２３に格納されている制御用プログ
ラムおよびこの実行結果と回線データ等の情報を、通信
処理装置２１内の演算処理部２４およびバス制御部２５
等が、ホストコンピュータ１から与えられたアップロー
ド要求を処理することにより、ホストコンピュータ１に
データ転送し、ホストコンピュータ１の周辺装置を使っ
てデータを出力していた。
【０００４】
【発明が解決しようとする課題】上述した従来の通信処
理装置に対するアップロード制御は、通信処理装置の回
線接続部が、ホストコンピュータからアップロード要求
を受け取ると、バス制御部にアップロード処理の要求が
指示されたことを伝え、バス制御部は、これを認識して
通信処理装置内の各部を初期化し、演算処理部がアップ
ロード制御の処理を行い、メモリ内の情報をホストコン
ピュータに転送することになるが、このとき、演算処理
部あるいはバス制御部等に障害が発生していると、ホス
トコンピュータからのアップロード要求を正常に処理す
ることができず、アップロードの実行ができないため、
障害解析に重要な情報を得ることができないという問題
点がある。
理装置に対するアップロード制御は、通信処理装置の回
線接続部が、ホストコンピュータからアップロード要求
を受け取ると、バス制御部にアップロード処理の要求が
指示されたことを伝え、バス制御部は、これを認識して
通信処理装置内の各部を初期化し、演算処理部がアップ
ロード制御の処理を行い、メモリ内の情報をホストコン
ピュータに転送することになるが、このとき、演算処理
部あるいはバス制御部等に障害が発生していると、ホス
トコンピュータからのアップロード要求を正常に処理す
ることができず、アップロードの実行ができないため、
障害解析に重要な情報を得ることができないという問題
点がある。
【０００５】本発明の目的は、通信処理装置の障害によ
り演算処理部やバス制御部等に異常状態が発生していて
も、ホストコンピュータがアップロード処理を要求する
ことで、障害解析に必要なメモリ情報を、ホストコンピ
ュータで確実に収集することができるアップロード制御
装置を提供することにある。
り演算処理部やバス制御部等に異常状態が発生していて
も、ホストコンピュータがアップロード処理を要求する
ことで、障害解析に必要なメモリ情報を、ホストコンピ
ュータで確実に収集することができるアップロード制御
装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明のアップロード制
御装置は、ホストコンピュータおよび通信処理装置に接
続し、前記ホストコンピュータの出力するアップロード
要求を受け前記通信処理装置のアップロード処理を行う
構成である。
御装置は、ホストコンピュータおよび通信処理装置に接
続し、前記ホストコンピュータの出力するアップロード
要求を受け前記通信処理装置のアップロード処理を行う
構成である。
【０００７】本発明のアップロード制御装置は、メモリ
アドレスを格納するためのアドレスラッチと、転送デー
タの転送量を表すレングスを格納するレングスカウンタ
と、ホストコンピュータが出力するデータからアップロ
ード要求コマンドを検出すると前記データに含まれるア
ップロード処理の対象となる通信処理装置のメモリのデ
ータエリアの先頭アドレスを示すメモリアドレスを前記
アドレスラッチに格納し前記データに含まれるレングス
を前記レングスカウンタに格納するコマンドデコーダ
と、アップロード処理の対象データの転送を制御するＤ
ＭＡコントローラと、前記ホストコンピュータへ転送す
る前記アップロード処理の対象データのバッファとなる
データバッファとを含んでもよい。
アドレスを格納するためのアドレスラッチと、転送デー
タの転送量を表すレングスを格納するレングスカウンタ
と、ホストコンピュータが出力するデータからアップロ
ード要求コマンドを検出すると前記データに含まれるア
ップロード処理の対象となる通信処理装置のメモリのデ
ータエリアの先頭アドレスを示すメモリアドレスを前記
アドレスラッチに格納し前記データに含まれるレングス
を前記レングスカウンタに格納するコマンドデコーダ
と、アップロード処理の対象データの転送を制御するＤ
ＭＡコントローラと、前記ホストコンピュータへ転送す
る前記アップロード処理の対象データのバッファとなる
データバッファとを含んでもよい。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施例のブロック図であ
る。
る。
【００１０】ホストコンピュータ１は、アップロード制
御装置２および通信処理装置３と接続している。アップ
ロード制御装置２には、メモリアドレスを格納するため
のアドレスラッチ４と、転送データの転送量を表すレン
グスを格納するレングスカウンタ５と、ホストコンピュ
ータ１が出力するデータからアップロード要求コマンド
を検出するとデータに含まれるアップロード処理の対象
となる通信処理装置３に記憶されている、データエリア
の先頭アドレスを示すメモリアドレスをアドレスラッチ
４に格納しデータに含まれるレングスをレングスカウン
タ５に格納するコマンドデコーダ６と、アップロード処
理の対象データの転送を制御するＤＭＡコントローラ７
と、ホストコンピュータ１に転送するアップロード処理
の対象データのバッファとなるデータバッファ８とが内
部バス９を介して接続している。通信処理装置３には、
共通バス１１の制御を行うバス制御部１２と、通信処理
装置３の制御を行う演算処理部１３と、通信処理装置３
の制御用プログラムおよび回線データ等が記憶されてい
るメモリ１４と、各種回線とのインタフェースを行う回
線接続部１５とが共通バス１１を介して相互に接続して
いる。
御装置２および通信処理装置３と接続している。アップ
ロード制御装置２には、メモリアドレスを格納するため
のアドレスラッチ４と、転送データの転送量を表すレン
グスを格納するレングスカウンタ５と、ホストコンピュ
ータ１が出力するデータからアップロード要求コマンド
を検出するとデータに含まれるアップロード処理の対象
となる通信処理装置３に記憶されている、データエリア
の先頭アドレスを示すメモリアドレスをアドレスラッチ
４に格納しデータに含まれるレングスをレングスカウン
タ５に格納するコマンドデコーダ６と、アップロード処
理の対象データの転送を制御するＤＭＡコントローラ７
と、ホストコンピュータ１に転送するアップロード処理
の対象データのバッファとなるデータバッファ８とが内
部バス９を介して接続している。通信処理装置３には、
共通バス１１の制御を行うバス制御部１２と、通信処理
装置３の制御を行う演算処理部１３と、通信処理装置３
の制御用プログラムおよび回線データ等が記憶されてい
るメモリ１４と、各種回線とのインタフェースを行う回
線接続部１５とが共通バス１１を介して相互に接続して
いる。
【００１１】次に動作について説明する。
【００１２】通信処理装置２に障害等の事象が発生する
と、ホストコンピュータ１は、接続しているアップロー
ド制御装置２に対してアップロード処理を実行するた
め、ホストチャネル１０を介してアップロード処理の要
求と、アップロード処理によりホストコンピュータ１に
転送するメモリ１４のデータエリアの先頭アドレスを示
すメモリアドレスと、アップロード処理によりホストコ
ンピュータ１に転送する転送データのデータ量を表すレ
ングスを含んだ一連の情報をアップロード制御装置２に
与える。アップロード制御装置２は、ホストチャネル１
０を通して与えられるデータをコマンドデコーダ６で解
析し、ホストコンピュータ１がアップロード処理を要求
していることを検出すると、継続して送られて来るデー
タを、アップロード処理の要求によりホストコンピュー
タ１に転送するメモリ４の、データエリアの先頭アドレ
スを示すメモリアドレスと、データ転送量を示すレング
スとして認識し、内部バス９を通してメモリアドレスを
アドレスラッチ４に格納し、レングスをレングスカウン
タ５に格納する。この後ＤＭＡコントローラ７にアップ
ロード要求によるデータ転送の実行を指示する。ＤＭＡ
コントローラ７は、アップロード処理の要求によるデー
タ転送を指示されると、アドレスラッチ４に格納してい
るメモリアドレスを、内部バス９を介して通信処理装置
３の共通バス１２に出力させ、同時にメモリ１４に対し
読み出し指示を出力する。メモリ１４は、読み出し指示
を受けたアドレスのデータを共通バス１１に出力し、Ｄ
ＭＡコントローラ７は、共通バス１１のデータを内部バ
ス９を介してデータバッファ８に格納し、アドレスラッ
チ４にメモリアドレスのインクリメントを指示し、レン
グスカウンタ５にレングスのデクリメントを指示する。
と、ホストコンピュータ１は、接続しているアップロー
ド制御装置２に対してアップロード処理を実行するた
め、ホストチャネル１０を介してアップロード処理の要
求と、アップロード処理によりホストコンピュータ１に
転送するメモリ１４のデータエリアの先頭アドレスを示
すメモリアドレスと、アップロード処理によりホストコ
ンピュータ１に転送する転送データのデータ量を表すレ
ングスを含んだ一連の情報をアップロード制御装置２に
与える。アップロード制御装置２は、ホストチャネル１
０を通して与えられるデータをコマンドデコーダ６で解
析し、ホストコンピュータ１がアップロード処理を要求
していることを検出すると、継続して送られて来るデー
タを、アップロード処理の要求によりホストコンピュー
タ１に転送するメモリ４の、データエリアの先頭アドレ
スを示すメモリアドレスと、データ転送量を示すレング
スとして認識し、内部バス９を通してメモリアドレスを
アドレスラッチ４に格納し、レングスをレングスカウン
タ５に格納する。この後ＤＭＡコントローラ７にアップ
ロード要求によるデータ転送の実行を指示する。ＤＭＡ
コントローラ７は、アップロード処理の要求によるデー
タ転送を指示されると、アドレスラッチ４に格納してい
るメモリアドレスを、内部バス９を介して通信処理装置
３の共通バス１２に出力させ、同時にメモリ１４に対し
読み出し指示を出力する。メモリ１４は、読み出し指示
を受けたアドレスのデータを共通バス１１に出力し、Ｄ
ＭＡコントローラ７は、共通バス１１のデータを内部バ
ス９を介してデータバッファ８に格納し、アドレスラッ
チ４にメモリアドレスのインクリメントを指示し、レン
グスカウンタ５にレングスのデクリメントを指示する。
【００１３】以後、データバッファ８は、ホストチャネ
ル１０を通してデータをホストコンピュータ１に転送す
る。アドレスラッチ４は、ＤＭＡコントローラ７からイ
ンクリメントを指示されると、次のメモリアクセスに備
えて格納しているメモリアドレスをインクリメントす
る。レングスカウンタ５は、ＤＭＡコントローラ７から
デクリメントが指示されると、レングスのデクリメント
を行い、デクリメントした結果が“０”になったならば
ＤＭＡコントローラ７にレングスが“０”になったこと
を通知し、“０”以外ならば何も通知しない。ＤＭＡコ
ントローラ７は、レングスカウンタ５に指示したデクリ
メントの結果、レングスが“０”でないと、アップロー
ド処理の要求のデータ転送が継続していると認識し、再
度、ホストコンピュータ１へのデータ転送を行うため、
アドレスラッチ４に格納しているメモリアドレスを使っ
て、メモリ４への読み出し動作を開始し、前述の動作を
繰り返す。レングスカウンタ５からレングスが“０”に
なったことを通知されると、ＤＭＡコントローラ７は、
ホストコンピュータ１が要求したアップロード処理が終
了したものと認識して動作を終了する。
ル１０を通してデータをホストコンピュータ１に転送す
る。アドレスラッチ４は、ＤＭＡコントローラ７からイ
ンクリメントを指示されると、次のメモリアクセスに備
えて格納しているメモリアドレスをインクリメントす
る。レングスカウンタ５は、ＤＭＡコントローラ７から
デクリメントが指示されると、レングスのデクリメント
を行い、デクリメントした結果が“０”になったならば
ＤＭＡコントローラ７にレングスが“０”になったこと
を通知し、“０”以外ならば何も通知しない。ＤＭＡコ
ントローラ７は、レングスカウンタ５に指示したデクリ
メントの結果、レングスが“０”でないと、アップロー
ド処理の要求のデータ転送が継続していると認識し、再
度、ホストコンピュータ１へのデータ転送を行うため、
アドレスラッチ４に格納しているメモリアドレスを使っ
て、メモリ４への読み出し動作を開始し、前述の動作を
繰り返す。レングスカウンタ５からレングスが“０”に
なったことを通知されると、ＤＭＡコントローラ７は、
ホストコンピュータ１が要求したアップロード処理が終
了したものと認識して動作を終了する。
【００１４】以上の動作を行うことにより、ホストコン
ピュータから指示されたアップロード処理の要求が、演
算処理部あるいはバス制御部に異常が発生していても、
アップロード制御装置のみでアップロード処理ができる
ので、ホストコンピュータはメモリに格納されている通
信処理装置の制御用プログラムおよびこの実行結果、実
行過程のデータ、そして回線データ等の情報を収集でき
る。
ピュータから指示されたアップロード処理の要求が、演
算処理部あるいはバス制御部に異常が発生していても、
アップロード制御装置のみでアップロード処理ができる
ので、ホストコンピュータはメモリに格納されている通
信処理装置の制御用プログラムおよびこの実行結果、実
行過程のデータ、そして回線データ等の情報を収集でき
る。
【００１５】
【発明の効果】以上説明したように、本発明は、アップ
ロード制御装置を、ホストコンピュータおよび通信処理
装置に接続し、ホストコンピュータの出力するアップロ
ード要求を受け通信処理装置のアップロード処理を行う
ことにより、通信処理装置の障害により演算処理部やバ
ス制御部等に異常状態が発生していても、ホストコンピ
ュータがアップロード処理を要求することで、障害解析
に必要なメモリ情報を確実に収集することができるとい
う効果が有る。
ロード制御装置を、ホストコンピュータおよび通信処理
装置に接続し、ホストコンピュータの出力するアップロ
ード要求を受け通信処理装置のアップロード処理を行う
ことにより、通信処理装置の障害により演算処理部やバ
ス制御部等に異常状態が発生していても、ホストコンピ
ュータがアップロード処理を要求することで、障害解析
に必要なメモリ情報を確実に収集することができるとい
う効果が有る。
【図１】本発明の一実施例のブロック図である。
【図２】従来のホストコンピュータと通信処理装置との
接続を示すブロック図である。
接続を示すブロック図である。
１ ホストコンピュータ ２ アップロード制御装置 ３ 通信処理装置 ４ アドレスラッチ ５ レングスカウンタ ６ コマンドデコーダ ７ ＤＭＡコントローラ ８ データバッファ ９ 内部バス １０ ホストチャネル １１ 共通バス １２ バス制御部 １３ 演算処理部 １４ メモリ １５ 回線接続部
Claims (2)
- 【請求項１】 ホストコンピュータおよび通信処理装置
に接続し、前記ホストコンピュータの出力するアップロ
ード要求を受け前記通信処理装置のアップロード処理を
行うことを特徴とするアップロード制御装置。 - 【請求項２】 メモリアドレスを格納するためのアドレ
スラッチと、転送データの転送量を表すレングスを格納
するレングスカウンタと、ホストコンピュータが出力す
るデータからアップロード要求コマンドを検出すると前
記データに含まれるアップロード処理の対象となる通信
処理装置のメモリのデータエリアの先頭アドレスを示す
メモリアドレスを前記アドレスラッチに格納し前記デー
タに含まれるレングスを前記レングスカウンタに格納す
るコマンドデコーダと、アップロード処理の対象データ
の転送を制御するＤＭＡコントローラと、前記ホストコ
ンピュータへ転送する前記アップロード処理の対象デー
タのバッファとなるデータバッファとを含むことを特徴
とする請求項１記載のアップロード制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015782A JPH05210604A (ja) | 1992-01-31 | 1992-01-31 | アップロード制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015782A JPH05210604A (ja) | 1992-01-31 | 1992-01-31 | アップロード制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210604A true JPH05210604A (ja) | 1993-08-20 |
Family
ID=11898396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4015782A Withdrawn JPH05210604A (ja) | 1992-01-31 | 1992-01-31 | アップロード制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05210604A (ja) |
-
1992
- 1992-01-31 JP JP4015782A patent/JPH05210604A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1754156B1 (en) | Data processing system with trace co-processor | |
| US4807112A (en) | Microcomputer with a bus accessible from an external apparatus | |
| US5487154A (en) | Host selectively determines whether a task should be performed by digital signal processor or DMA controller according to processing time and I/O data period | |
| US4703446A (en) | Data processing unit diagnosis control apparatus | |
| US7024495B2 (en) | Programmable controller | |
| JPH05210604A (ja) | アップロード制御装置 | |
| US5329624A (en) | Method of controlling data transfer between main memory of central computer and input/output device and arrangement therefor | |
| JPH0312768A (ja) | Ｉ／ｏコントローラ | |
| JPS61260338A (ja) | メモリダンプ方式 | |
| JPS6220584B2 (ja) | ||
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JPH0145657B2 (ja) | ||
| JP2594673B2 (ja) | データ処理方法 | |
| JPH0496832A (ja) | 障害情報収集装置 | |
| JPH0831082B2 (ja) | システム制御装置 | |
| JP2005084820A (ja) | 入出力装置の模擬機能を備えた制御装置 | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPS61265650A (ja) | チヤネル制御方式 | |
| JPH086872A (ja) | 入出力制御装置 | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPS61136142A (ja) | 入出力デ−タの記憶方法 | |
| JPH02150931A (ja) | 情報処理装置 | |
| JPS6116103B2 (ja) | ||
| JPS6116341A (ja) | 診断制御装置 | |
| JPS6240748B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |