JPH0831082B2 - システム制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は共通バス方式を使用したコンピュータシステ
ムに係わり、特にコンピュータシステム内での制御を行
うシステム制御装置に関する。

〔従来の技術〕

第３図はコンピュータシステムの一例を表わしたもの
である。

このコンピュータシステムでは共通バス11に中央処理
装置12、記憶装置13、バス制御装置14および複数の入出
力制御装置15が接続されている。中央処理装置12には、
操作を指示するためのシステムパネル16が接続されてお
り、入出力制御装置15にはそれぞれ入出力装置が接続さ
れている。

この従来の装置でシステムのリセットを行う場合に
は、システムパネル16から中央処理装置12に対して現在
行っている命令の実行をストップする要求を行う。これ
により中央処理装置12における処理がストップしたら、
所定のタイミングでシステムパネル16からシステムリセ
ットの要求を行う。ここで所定のタイミングとは、中央
処理装置12が入出力処理のために入出力制御装置15に対
して外部装置（図示せず）と記憶装置13の間でデータの
入出力を行うように指示したデータ転送が終了するころ
の時点をいう。中央処理装置12は、システムリセットの
要求が行われたら共通バス11を経由して、これに接続さ
れた装置に対してリセット信号を出力し、これによって
システムのリセットを行っていた。

〔発明が解決しようとする問題点〕

ところで、従来のこのようなシステム制御装置では、
中央処理装置12がリセット信号を出力する時点で外部装
置と記憶装置13との間におけるデータの転送が終了して
いるという保証がない。このため、記憶装置13に対する
データの書き込みが行われている時にシステムのリセッ
トが行われたとすると、記憶装置13自体はシステムリセ
ットの対象から除かれてその記憶内容が保存されるよう
に配慮されているものの、共通バス11上でのデータが保
証されなくなる。これ故、記憶装置13の記憶内容に障害
が生ずる場合がある。システムリセットの大きな目的
は、システムの障害が発生したときに記憶装置13の内容
を保存した状態でシステムをストップし、記憶内容から
障害の究明を行うことにある。従って、記憶内容に障害
が発生しているおそれがあると、システムの障害を究明
することができなくなるという問題があった。

そこで本発明の目的は、共通バスが確実にストップし
た状態でシステムのリセットを行うことのできるシステ
ム制御装置を提供することにある。

〔問題点を解決するための手段〕

本発明は、（ｉ）共通バス方式を使用したコンピュー
タシステム内にあって、中央処理装置、記憶装置および
入出力制御装置と共に共通バスに接続されており、この
コンピュータシステム内の制御を実施するシステム制御
装置に新たに共通バスの使用権が与えられる状態であれ
ば共通バスに接続された複数の装置から出力されるバス
使用要求の中で１番高いバス使用要求を行っている装置
に対して共通バスの使用権を与えるバス調停回路と、
（ii）共通バスの使用権が与えられた以後バス使用の終
結を監視し、所定の時間内にバス使用が終結しなかった
場合にはバスタイムアウトとして強制的にバス使用を終
結させるバスタイムアウト検出回路と、（iii）共通バ
スの使用権を新たに与えることをバス調停回路に対して
許可あるいは禁止させるバス調停制御回路と、（iv）共
通バスに接続された装置にリセットを実施させるための
システムリセット信号を共通バス経由で出力するシステ
ムリセット信号出力回路と、（ｖ）システムリセット実
施時、バス調停制御回路に対して共通バスの使用権を新
たに与えることを禁止し、バスタイムアウト検出回路が
バスタイムアウトを検出する時間以上の時間が経過した
後、システムリセット信号を出力するようにシステムリ
セット信号出力回路を制御する制御回路とをシステム制
御装置に具備させる。

すなわち、本発明ではバス使用権が与えられた装置に
よるバス使用が終結した後、あるいはバスタイムアウト
検出回路によって強制的にバス使用が終結された後に、
システムリセット信号を出力させるようにし、共通バス
上におけるデータ転送が完全にストップした状態でリセ
ットが行われるようにする。

〔実施例〕

以下実施例につき本発明を詳細に説明する。

第１図は本発明の一実施例におけるシステム制御装置
の構成を表わしたものである。

このシステム制御装置20は、内部バス21にシステムパ
ネルインターフェイス回路22、プロセッサ回路23、記憶
回路24、バス調停回路25およびシステムリセット信号出
力回路26を接続している。

ここで記憶回路24には、このシステム制御装置20がマ
イクロプログラム制御を行うためのマイクロプログラム
類が格納されている。プロセッサ回路23は、記憶回路24
に格納されたマイクロプログラムを内部バス21経由で読
み出して実行する回路である。システムパネルインター
フェイス回路22は図示しないシステムパネルに接続され
ており、ここからの要求を信号31として受け取るように
なっている。そしてプロセッサ回路23から内部バス21経
由で前記した要求の読み出しが指示されると、要求内容
を示すデータをプロセッサ回路23に対して出力する。

バス調停制御回路25は、内部バス21経由で、共通バス
11の使用権を新たに与えることを禁止する要求を受ける
と、信号32としてバス調停回路33に供給するようになっ
ている。バス調停回路33は、共通バス11に接続された複
数の装置から送られてくるバス使用要求を信号34として
受け、その調停を行う回路である。すなわちバス調停回
路33はバスの使用が終結した状態で信号32をチェック
し、共通バス11の使用権を新たに与えてよい状態であれ
ば、優先順位の１番高いバス使用要求を行っている装置
に対して、その装置にバス使用権が与えられたことを示
す信号35を出力するようになっている。また、バス調停
回路33は、共通バス11の制御信号を信号36として入力
し、共通バス11上におけるバス使用の終結を監視する。
このバス調停回路33は、信号32によって共通バス11の使
用権を新たに与えることが禁止された状態において、バ
ス使用権を与えることを抑止する。

バスタイムアウト検出回路37は、バス調停回路33から
バスの使用権が与えられたことを示す信号38を入力し、
共通バス11の使用権が与えられると、バスのタイムアウ
トの検出を開始するようになっている。すなわち、バス
タイムアウト検出回路37は共通バス11の制御信号を信号
39として入力し、共通バス11の使用の終結の監視を行
う。そして、予め定められた所定の時間以内に共通バス
11の使用が終結しなかった場合には、信号41を共通バス
11に送出する。これにより、共通バス11の使用が強制的
に終結させられる。

システムリセット信号出力回路26は、内部バス21側か
らシステムリセット要求を受け、信号42として、共通バ
ス11に接続された装置に対してシステムリセット信号を
出力する回路である。

以上のような構成のシステム制御装置の動作を次に説
明する。

通常、バス調停制御回路25はプロセッサ回路23により
実行されるマイクロプロセッサによって、共通バス11の
使用権を与えなくてよい状態に設定されている。この状
態でバス調停回路33は順次バスの調停を実施し、またバ
スタイムアウト検出回路37はバスタイムアウトの検出を
行っている。

この状態でシステムパネルより、システムリセット要
求が行われたとする。プロセッサ回路23はシステムパネ
ルインターフェイス回路22の出力によってシステムリセ
ット要求を認識する。そして、マイクロプログラムによ
る一連の制御を行う。この制御では、まずバス調停制御
回路25に対してバス使用権を新たに与えることを禁止す
る要求を行う。バス調停回路33では、これにより、新た
なバス使用権を与えることを禁止する。

プロセッサ回路23は、次にバスタイムアウトを検出す
る時間以上の時間経過後に、システムリセット信号出力
回路26に対して、システムリセット信号42の出力を要求
する。このようにバスタイムアウトを検出する時間以上
の時間にわたって待機することで、共通バス11上におけ
るデータ転送は完全にストップした状態となる。すなわ
ち、たとえ新たなバス使用権を与えることが禁止された
時点でバス使用が行われていたとしても、上記時間経過
後にシステムリセット信号42が出力されるときには、バ
ス使用権が与えられた装置によるバス使用が終結されて
いるかバスタイムアウト検出回路37によって強制的に終
結されているかのいずれかであるからである。

この後、プロセッサ回路23は、バス調停制御回路25を
バス使用権を与えてよい状態に設定する。このようにし
て、システムリセット要求に対するマイクロプログラム
制御が終了する。

第２図は、第３図に示した従来のコンピュータシステ
ムと同等のシステムに本発明を適用した場合のシステム
構成を表わしたものである。この第２図に示すように、
従来使用されたバス制御装置14は、システム制御装置20
に吸収される形となる。また中央処理装置12に接続され
ていたシステムパネル16は、システム制御装置20に接続
された構成となる。

〔発明の効果〕

以上説明したように本発明によればシステムリセット
実施時、バス調停制御回路に対して共通バスの使用権を
新たに与えることを禁止すると共に、バスタイムアウト
検出回路がバスタイムアウトを検出する時間以上の時間
が経過した後、システムリセット信号を出力するように
システムリセット信号出力回路を制御することにした。
従って、一装置内で共通バスを確実にストップされた状
態でシステムのリセットを容易に実現することができ
る。また、システムリセットの対象から外される記憶装
置の内容を確実に保存することができるので、システム
の障害発生時に記憶装置の内容によって障害の解析を容
易にすることができるばかりでなく、障害発生時に有効
となるデータを積極的に記憶装置に残すようにシステム
の構築を実現することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例におけるシステム制御装置の
ブロック図、第２図はこの実施例のシステム制御装置を
適用したコンピュータシステムのブロック図、第３図は
従来のコンピュータシステムのブロック図である。 11……共通バス、20……システム制御装置、23……プロ
セッサ回路、24……記憶回路、25……バス調停制御回
路、26……システムリセット信号出力回路、33……バス
調停回路、37……バスタイムアウト検出回路、42……シ
ステムリセット信号。

Claims (1)

【特許請求の範囲】
1. 【請求項１】共通バス方式を使用したコンピュータシス
   テム内にあって、中央処理装置、記憶装置および入出力
   制御装置と共に共通バスに接続されており、このコンピ
   ュータシステム内の制御を実施するシステム制御装置に
   新たに共通バスの使用権が与えられる状態であれば共通
   バスに接続された複数の装置から出力されるバス使用要
   求の中で１番高いバス使用要求を行っている装置に対し
   て共通バスの使用権を与えるバス調停回路と、 共通バスの使用権が与えられた以後バス使用の終結を監
   視し、所定の時間内にバス使用が終結しなかった場合に
   はバスタイムアウトとして強制的にバス使用を終結させ
   るバスタイムアウト検出回路と、 共通バスの使用権を新たに与えることをバス調停回路に
   対して許可あるいは禁止させるバス調停制御回路と、 共通バスに接続された装置にリセットを実施させるため
   のシステムリセット信号を共通バス経由で出力するシス
   テムリセット信号出力回路と、 システムリセット実施時、前記バス調停制御回路に対し
   て共通バスの使用権を新たに与えることを禁止し、前記
   バスタイムアウト検出回路がバスタイムアウトを検出す
   る時間以上の時間が経過した後、システムリセット信号
   を出力するように前記システムリセット信号出力回路を
   制御する制御回路 とを具備することを特徴するシステム制御装置。