JPH05210644A - 増設プロセッサｉｐｌ方式 - Google Patents
増設プロセッサｉｐｌ方式Info
- Publication number
- JPH05210644A JPH05210644A JP1617192A JP1617192A JPH05210644A JP H05210644 A JPH05210644 A JP H05210644A JP 1617192 A JP1617192 A JP 1617192A JP 1617192 A JP1617192 A JP 1617192A JP H05210644 A JPH05210644 A JP H05210644A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- ipl
- additional
- program
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 増設プロセッサの正常性確認時の異常原因が
増設プロセッサ、個別プログラムのいずれであるかを容
易に判定できるようにする。 【構成】 ＩＰＬ制御プログラム部１２はＩＰＬ要求の
受信に際し、予め増設プロセッサを登録してある増設プ
ロセッサ管理メモリ２０の記憶情報を参照して増設プロ
セッサからのＩＰＬ要求であるか否かを判定する。増設
プロセッサからのＩＰＬ要求であると判定した場合は共
通プログラム１４のみのＩＰＬを実行する。また増設プ
ロセッサからのＩＰＬ要求ではないと判定した場合は共
通プログラム１４と個別プログラム１６中のＩＰＬ要求
を送信したプロセッサの個別プログラム（１６ａ，１６
ｂ…１６ｎ）のＩＰＬを実行する。
増設プロセッサ、個別プログラムのいずれであるかを容
易に判定できるようにする。 【構成】 ＩＰＬ制御プログラム部１２はＩＰＬ要求の
受信に際し、予め増設プロセッサを登録してある増設プ
ロセッサ管理メモリ２０の記憶情報を参照して増設プロ
セッサからのＩＰＬ要求であるか否かを判定する。増設
プロセッサからのＩＰＬ要求であると判定した場合は共
通プログラム１４のみのＩＰＬを実行する。また増設プ
ロセッサからのＩＰＬ要求ではないと判定した場合は共
通プログラム１４と個別プログラム１６中のＩＰＬ要求
を送信したプロセッサの個別プログラム（１６ａ，１６
ｂ…１６ｎ）のＩＰＬを実行する。
Description
【０００１】
【産業上の利用分野】本方式は、コンピュータシステム
等に利用し、マルチプロセッサシステムにおける増設プ
ロセッサの初期プログラムロードに係る増設プロセッサ
ＩＰＬ(initial program load 初期プログラムロード）
方式に関する。
等に利用し、マルチプロセッサシステムにおける増設プ
ロセッサの初期プログラムロードに係る増設プロセッサ
ＩＰＬ(initial program load 初期プログラムロード）
方式に関する。
【０００２】
【従来の技術】図３は従来の増設プロセッサＩＰＬ方式
の構成を示している。
の構成を示している。
【０００３】図３において、ＩＰＬ制御プログラム部２
は、共通プログラム４と個別プログラム６とを有してい
る。個別プログラム６にはスレーブプロセッサ１の個別
プログラム６ａ、スレーブプロセッサ２の個別プログラ
ム６ｂ…スレーブプロセッサｎの個別プログラム６ｎが
格納されている。
は、共通プログラム４と個別プログラム６とを有してい
る。個別プログラム６にはスレーブプロセッサ１の個別
プログラム６ａ、スレーブプロセッサ２の個別プログラ
ム６ｂ…スレーブプロセッサｎの個別プログラム６ｎが
格納されている。
【０００４】次に、この構成における動作を説明する。
【０００５】図４は処理手順を示している。
【０００６】先ず、スレーブプロセッサからのＩＰＬ要
求を受信する（ステップ（図中Ｓで示す）４１）。次
に、共通プログラムのＩＰＬを実施する（ステップ４
２）。さらに個別プログラムのＩＰＬを実施する（ステ
ップ４３）。
求を受信する（ステップ（図中Ｓで示す）４１）。次
に、共通プログラムのＩＰＬを実施する（ステップ４
２）。さらに個別プログラムのＩＰＬを実施する（ステ
ップ４３）。
【０００７】このようにプロセッサ増設時の増設プロセ
ッサへのＩＰＬは増設プロセッサに必要なプログラム群
を一回で全て実行している。
ッサへのＩＰＬは増設プロセッサに必要なプログラム群
を一回で全て実行している。
【０００８】
【発明が解決しようとする課題】ところで、従来の増設
プロセッサＩＰＬ方式では、プロセッサ増設時に増設プ
ロセッサからのＩＰＬ要求を受信した際、共通プログラ
ムと個別プログラムの両方のＩＰＬを実行している。
プロセッサＩＰＬ方式では、プロセッサ増設時に増設プ
ロセッサからのＩＰＬ要求を受信した際、共通プログラ
ムと個別プログラムの両方のＩＰＬを実行している。
【０００９】このためＩＰＬ終了後の増設プロセッサの
正常性確認が行われる場合、異常を認識した際の異常原
因が、増設プロセッサのハードウェアであるか、あるい
は増設プロセッサ用の個別プログラムであるかの判定が
困難であるという欠点がある。
正常性確認が行われる場合、異常を認識した際の異常原
因が、増設プロセッサのハードウェアであるか、あるい
は増設プロセッサ用の個別プログラムであるかの判定が
困難であるという欠点がある。
【００１０】本発明は、このような課題を解決するもの
であり、増設プロセッサの正常性確認時の異常原因が増
設プロセッサ、個別プログラムのいずれであるかを容易
に判定できる増設プロセッサＩＰＬ方式を提供すること
を目的とする。
であり、増設プロセッサの正常性確認時の異常原因が増
設プロセッサ、個別プログラムのいずれであるかを容易
に判定できる増設プロセッサＩＰＬ方式を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するため
に、本発明の増設プロセッサＩＰＬ方式は、１つのマス
タープロセッサは複数の増設スレーブプロセッサからの
ＩＰＬ要求を受信し、マスタープロセッサと増設スレー
ブプロセッサとの処理を実行する共通プログラムと複数
の増設スレーブプロセッサの処理を実行する個別プログ
ラムのＩＰＬを実行処理する増設プロセッサＩＰＬ方式
において、マスタープロセッサに増設スレーブプロセッ
サの識別情報を記憶する増設プロセッサ管理メモリを設
け、マスタープロセッサが増設スレーブプロセッサから
のＩＰＬ要求を受信した場合に、増設プロセッサ管理メ
モリに記憶した識別情報を参照してＩＰＬ要求元が増設
プロセッサであることを認識し、共通プロセッサのみの
ＩＰＬ処理を実行することを特徴とするものである。
に、本発明の増設プロセッサＩＰＬ方式は、１つのマス
タープロセッサは複数の増設スレーブプロセッサからの
ＩＰＬ要求を受信し、マスタープロセッサと増設スレー
ブプロセッサとの処理を実行する共通プログラムと複数
の増設スレーブプロセッサの処理を実行する個別プログ
ラムのＩＰＬを実行処理する増設プロセッサＩＰＬ方式
において、マスタープロセッサに増設スレーブプロセッ
サの識別情報を記憶する増設プロセッサ管理メモリを設
け、マスタープロセッサが増設スレーブプロセッサから
のＩＰＬ要求を受信した場合に、増設プロセッサ管理メ
モリに記憶した識別情報を参照してＩＰＬ要求元が増設
プロセッサであることを認識し、共通プロセッサのみの
ＩＰＬ処理を実行することを特徴とするものである。
【００１２】
【実施例】以下、本発明の増設プロセッサＩＰＬ方式の
実施例について図面をもとに説明する。
実施例について図面をもとに説明する。
【００１３】図１は実施例の構成を示している。
【００１４】図１において、ＩＰＬ制御プログラム部１
２には、共通プログラム１４と個別プログラム１６とを
有している。
２には、共通プログラム１４と個別プログラム１６とを
有している。
【００１５】個別プログラム１６にはスレーブプロセッ
サ１の個別プログラム１６ａ、スレーブプロセッサ２の
個別プログラム１６ｂ…スレーブプロセッサｎの個別プ
ログラム１６ｎが格納されている。
サ１の個別プログラム１６ａ、スレーブプロセッサ２の
個別プログラム１６ｂ…スレーブプロセッサｎの個別プ
ログラム１６ｎが格納されている。
【００１６】さらにＩＰＬ制御プログラム部１２に増設
プロセッサ管理メモリ２０が接続されている。
プロセッサ管理メモリ２０が接続されている。
【００１７】次に、この構成の動作について説明する。
【００１８】図２は動作における処理手順を示してい
る。
る。
【００１９】図２において、プロセッサ増設時には、先
ず、増設プロセッサ管理メモリ２０に増設プロセッサの
登録を行う（ステップ２１）。
ず、増設プロセッサ管理メモリ２０に増設プロセッサの
登録を行う（ステップ２１）。
【００２０】マスタープロセッサ上のＩＰＬ制御プログ
ラム部１２がＩＰＬ要求を受信する（ステップ２２）。
そして増設プロセッサ管理メモリ２０に読み込み処理が
実行される（ステップ２３）。さらに共通プログラム１
４のＩＰＬが実行される（ステップ２４）。さらに、増
設プログラム管理メモリ２０を用いてＩＰＬ要求元プロ
セッサが増設プロセッサであるか否かを判定する（ステ
ップ２５）。
ラム部１２がＩＰＬ要求を受信する（ステップ２２）。
そして増設プロセッサ管理メモリ２０に読み込み処理が
実行される（ステップ２３）。さらに共通プログラム１
４のＩＰＬが実行される（ステップ２４）。さらに、増
設プログラム管理メモリ２０を用いてＩＰＬ要求元プロ
セッサが増設プロセッサであるか否かを判定する（ステ
ップ２５）。
【００２１】ステップ２５で増設プロセッサからのＩＰ
Ｌ要求であると判定したＹｅｓの場合は共通プロセッサ
１４だけのＩＰＬを実行し、増設プログラムではないと
判定したＮｏの場合は、共通プログラム１４と個別プロ
グラム１６中のＩＰＬ要求元プロセッサに必要な個別プ
ログラム（１６ａ，１６ｂ…１６ｎ）のＩＰＬを実施す
る（ステップ２７）。
Ｌ要求であると判定したＹｅｓの場合は共通プロセッサ
１４だけのＩＰＬを実行し、増設プログラムではないと
判定したＮｏの場合は、共通プログラム１４と個別プロ
グラム１６中のＩＰＬ要求元プロセッサに必要な個別プ
ログラム（１６ａ，１６ｂ…１６ｎ）のＩＰＬを実施す
る（ステップ２７）。
【００２２】ＩＰＬ実施後、増設プロセッサの動作確認
試験を行う（ステップ２６，２８）。この動作確認試験
で正常であると判定したＹｅｓの場合、増設プロセッサ
管理メモリ２０の記憶情報として増設プロセッサの登録
があるか否かを判断し、登録があるＹｅｓの場合は解除
する。（ステップ２９，３０）。
試験を行う（ステップ２６，２８）。この動作確認試験
で正常であると判定したＹｅｓの場合、増設プロセッサ
管理メモリ２０の記憶情報として増設プロセッサの登録
があるか否かを判断し、登録があるＹｅｓの場合は解除
する。（ステップ２９，３０）。
【００２３】また、ステップ２８で確認が取れないＮｏ
の場合は障害と見なして、ここまでの処理手順を終了す
る（ステップ３１）。
の場合は障害と見なして、ここまでの処理手順を終了す
る（ステップ３１）。
【００２４】
【発明の効果】以上の説明から明らかなように、本発明
の増設プロセッサＩＰＬ方式は、ＩＰＬ終了時の増設プ
ロセッサの正常性確認で異常が認められた場合、異常原
因が増設プロセッサ自体と判断でき、さらに異常が認め
られない場合に増設プロセッサ管理メモリから増設スレ
ーブプロセッサの登録の解除後の正常性確認で異常原因
が個別プログラムであると判別できるため、増設プロセ
ッサの正常性確認時の異常原因が増設プロセッサ（ハー
ドウェア）、増設プロセッサ用の個別プログラムのいず
れであるかを容易に判定できるという効果を有する。
の増設プロセッサＩＰＬ方式は、ＩＰＬ終了時の増設プ
ロセッサの正常性確認で異常が認められた場合、異常原
因が増設プロセッサ自体と判断でき、さらに異常が認め
られない場合に増設プロセッサ管理メモリから増設スレ
ーブプロセッサの登録の解除後の正常性確認で異常原因
が個別プログラムであると判別できるため、増設プロセ
ッサの正常性確認時の異常原因が増設プロセッサ（ハー
ドウェア）、増設プロセッサ用の個別プログラムのいず
れであるかを容易に判定できるという効果を有する。
【図１】本発明の増設プロセッサＩＰＬ方式の実施例に
おける構成を示すブロック図である。
おける構成を示すブロック図である。
【図２】実施例の動作説明に供され、処理手順を示すフ
ローチャート
ローチャート
【図３】従来の増設プロセッサＩＰＬ方式の構成を示す
ブロック図である。
ブロック図である。
【図４】従来例の動作説明に供され、処理手順を示すフ
ローチャート
ローチャート
１２ ＩＰＬ制御プログラム部 １４ 共通プログラム １６ 個別プログラム ２０ 増設プロセッサ管理メモリ
Claims (1)
- 【請求項１】１つのマスタープロセッサは複数の増設ス
レーブプロセッサからのＩＰＬ要求を受信し、前記マス
タープロセッサと増設スレーブプロセッサとの処理を実
行する共通プログラムと前記複数の増設スレーブプロセ
ッサの処理を実行する個別プログラムのＩＰＬを実行処
理する増設プロセッサＩＰＬ方式において、 前記マスタープロセッサに増設スレーブプロセッサの識
別情報を記憶する増設プロセッサ管理メモリを設け、 前記マスタープロセッサが前記増設スレーブプロセッサ
からのＩＰＬ要求を受信した場合に、前記増設プロセッ
サ管理メモリに記憶した識別情報を参照してＩＰＬ要求
元が増設プロセッサであることを認識し、共通プロセッ
サのみのＩＰＬ処理を実行することを特徴とする増設プ
ロセッサＩＰＬ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1617192A JPH05210644A (ja) | 1992-01-31 | 1992-01-31 | 増設プロセッサｉｐｌ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1617192A JPH05210644A (ja) | 1992-01-31 | 1992-01-31 | 増設プロセッサｉｐｌ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210644A true JPH05210644A (ja) | 1993-08-20 |
Family
ID=11909067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1617192A Pending JPH05210644A (ja) | 1992-01-31 | 1992-01-31 | 増設プロセッサｉｐｌ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05210644A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0877017A (ja) * | 1994-09-07 | 1996-03-22 | Nec Corp | 情報処理装置 |
| JP2008123315A (ja) * | 2006-11-14 | 2008-05-29 | Sony Corp | 情報処理装置およびその方法、並びにプログラム |
-
1992
- 1992-01-31 JP JP1617192A patent/JPH05210644A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0877017A (ja) * | 1994-09-07 | 1996-03-22 | Nec Corp | 情報処理装置 |
| JP2008123315A (ja) * | 2006-11-14 | 2008-05-29 | Sony Corp | 情報処理装置およびその方法、並びにプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63226762A (ja) | デ−タ処理方式 | |
| EP1215577A3 (en) | Fault management and recovery based on task-ID | |
| US6988112B2 (en) | Multi-program processing system and rollback method for file used therefor | |
| JPS61285569A (ja) | マルチコンピユ−タシステムにおけるプログラム管理方法 | |
| JPH05210644A (ja) | 増設プロセッサｉｐｌ方式 | |
| US7546611B2 (en) | Driver agent device for supporting remote device driver development environment in embedded system and operation method thereof | |
| JP7683379B2 (ja) | 情報処理システム | |
| JPH05113959A (ja) | リモ−トプロシジヤコ−ル要求代行処理方法および装置 | |
| CN119148942B (zh) | 数据写入方法、系统、设备及介质 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPH11203114A (ja) | マルチリモート装置 | |
| JP3028836B2 (ja) | 演算処理システム | |
| JP2001014274A (ja) | 情報処理装置及び排他制御方法 | |
| JP2000155685A (ja) | 制御システム、及び、制御プログラムの作成方法 | |
| JPH0294727A (ja) | プログラムロード方法 | |
| JPS6234251A (ja) | フアイル復元方式 | |
| JP2503623B2 (ja) | 運用形態移行方式 | |
| JP2594589B2 (ja) | ブレーク割り込み制御方式 | |
| JPH05120173A (ja) | 端末装置立ち上げ管理方式 | |
| JPH0916243A (ja) | プログラマブルコントローラ | |
| JP2000190178A (ja) | 生産指示システムにおける処理監視装置 | |
| JPH0756746A (ja) | システムコール関数処理装置 | |
| JP2912046B2 (ja) | ファイルサーバの制御方法 | |
| JPH01251142A (ja) | プログラムトレース方式 | |
| CN113254199A (zh) | 一种多任务同时处理方法、系统及其设备 |