JPH0521122Y2 - - Google Patents
Info
- Publication number
- JPH0521122Y2 JPH0521122Y2 JP1980163304U JP16330480U JPH0521122Y2 JP H0521122 Y2 JPH0521122 Y2 JP H0521122Y2 JP 1980163304 U JP1980163304 U JP 1980163304U JP 16330480 U JP16330480 U JP 16330480U JP H0521122 Y2 JPH0521122 Y2 JP H0521122Y2
- Authority
- JP
- Japan
- Prior art keywords
- control
- circuit
- logic
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
この考案は、半導体スイツチング素子を用いて
交流を位相制御し、負荷電流を可変とした交流位
相制御装置に関するものである。
交流を位相制御し、負荷電流を可変とした交流位
相制御装置に関するものである。
誘導電動機の固定子側の一次回路に、SCRな
どの制御整流素子（サイリスタ）を接続し、その
制御遅れ角αを制御することにより、誘導電動機
を速度制御する一次電圧制御方式が知られてい
る。この場合固定子巻線に流れる負荷電流として
の一次電流の位相はその電圧よりも遅れ、その負
荷力率角（遅れ角）θはこの誘導電動機のすべり
Ｓの変化や、二次回路の抵抗の変化によつて変化
する。
どの制御整流素子（サイリスタ）を接続し、その
制御遅れ角αを制御することにより、誘導電動機
を速度制御する一次電圧制御方式が知られてい
る。この場合固定子巻線に流れる負荷電流として
の一次電流の位相はその電圧よりも遅れ、その負
荷力率角（遅れ角）θはこの誘導電動機のすべり
Ｓの変化や、二次回路の抵抗の変化によつて変化
する。
第１図は一次電流ｉと電圧ｅの関係を示す図で
ある。この図においてゲート信号ｇが時間t1で発
生し、サイリスタが点弧すると一次電流ｉが流れ
る。しかしこの一次電流ｉの位相が負荷力率角θ
遅れ、この角θがゲート信号ｇの制御遅れ角αよ
りも大きくなると、このゲート信号ｇによつては
制御不能となる。すなわちこの図で時間t2にゲー
ト信号ｇを発生しても、一次電流ｉが流れ終つた
時間t3にはすでにt2で発生したゲート信号は消滅
しているからである。従つて一次巻線には図の一
点鎖線で示す半波からなる一次電流ｉが流れるこ
とになる。
ある。この図においてゲート信号ｇが時間t1で発
生し、サイリスタが点弧すると一次電流ｉが流れ
る。しかしこの一次電流ｉの位相が負荷力率角θ
遅れ、この角θがゲート信号ｇの制御遅れ角αよ
りも大きくなると、このゲート信号ｇによつては
制御不能となる。すなわちこの図で時間t2にゲー
ト信号ｇを発生しても、一次電流ｉが流れ終つた
時間t3にはすでにt2で発生したゲート信号は消滅
しているからである。従つて一次巻線には図の一
点鎖線で示す半波からなる一次電流ｉが流れるこ
とになる。
このため、従来は制御遅れ角αが負荷力率角θ
より小とならないよう、角αの最小値をαリミツ
タ回路により設定していた。しかしながら負荷力
率角θは、前記のように負荷や二次抵抗により変
化するだけでなく、異なる誘導電動機を使用する
際にも変化する。このためαリミツタ回路は、負
荷等を変更したり、電動機を変えたりする度に、
その制御遅れ角αの最小値を設定しなおさなけれ
ばならなかつた。
より小とならないよう、角αの最小値をαリミツ
タ回路により設定していた。しかしながら負荷力
率角θは、前記のように負荷や二次抵抗により変
化するだけでなく、異なる誘導電動機を使用する
際にも変化する。このためαリミツタ回路は、負
荷等を変更したり、電動機を変えたりする度に、
その制御遅れ角αの最小値を設定しなおさなけれ
ばならなかつた。
この考案はこのような事情に鑑みなされたもの
であり、制御遅れ角αが負荷力率角θより小さく
なつた場合においても確実に制御整流素子を点弧
させ、点弧ミスを発生させることがない交流位相
制御装置を提供することを目的とする。
であり、制御遅れ角αが負荷力率角θより小さく
なつた場合においても確実に制御整流素子を点弧
させ、点弧ミスを発生させることがない交流位相
制御装置を提供することを目的とする。
この考案はこの目的達成のため、制御遅れ角と
同相、同幅の正論理１のα制御信号を出力するα
制御回路と、制御整流素子の負荷電流遮断状態で
正論理０となる電流信号を出力する電流検出回路
と、前記α制御信号と電流信号との論理和を求め
る論理回路とを備え、前記論理回路の出力に基づ
いて前記制御整流素子を点弧させるように構成し
たものである。以下図面に示す実施例に基づいて
この考案を詳細に説明する。
同相、同幅の正論理１のα制御信号を出力するα
制御回路と、制御整流素子の負荷電流遮断状態で
正論理０となる電流信号を出力する電流検出回路
と、前記α制御信号と電流信号との論理和を求め
る論理回路とを備え、前記論理回路の出力に基づ
いて前記制御整流素子を点弧させるように構成し
たものである。以下図面に示す実施例に基づいて
この考案を詳細に説明する。
第２図はこの考案の一実施例を示す回路図、第
３図はその各部の出力波形を示す図である。この
実施例は一次電圧制御方式により速度制御を行な
う３相誘導電動機にこの考案を適用したものであ
る。第２図において符号１０は３相誘導電動機で
あり、その固定子側の一次巻線には、３相交流の
各相が制御整流素子としてのトライアツク１２，
１２，１２を介して接続されている。
３図はその各部の出力波形を示す図である。この
実施例は一次電圧制御方式により速度制御を行な
う３相誘導電動機にこの考案を適用したものであ
る。第２図において符号１０は３相誘導電動機で
あり、その固定子側の一次巻線には、３相交流の
各相が制御整流素子としてのトライアツク１２，
１２，１２を介して接続されている。
２０はα制御回路であつて、バイアス電圧−
VB′同期信号VSおよび制御信号＋VCを演算増幅器
からなる比較器２２の逆相入力端に入力し、この
比較器２２はα制御信号を出力する。すなわち同
期信号VSは例えば電源のＴ相の電圧ｅに同期す
るランプ波からなり、制御信号VCの電圧を不図
示の速度制御器により変化させれば、α制御信号
は第３図に示すようになる。なお第３図Ａは制御
遅れ角αが大きい場合を、また同図Ｂは制御遅れ
角αが非常に小さい場合を示し、特に後者の場合
には比較器２２の飽和のためにα制御信号は出力
されないようになつている。換言すればこのα制
御信号は、制御遅れ角αと同相かつ同幅の正論理
１（ハイレベル）の信号となる。なおこの実施例
では以下ハイレベルを論理１とする正論理で説明
する。
VB′同期信号VSおよび制御信号＋VCを演算増幅器
からなる比較器２２の逆相入力端に入力し、この
比較器２２はα制御信号を出力する。すなわち同
期信号VSは例えば電源のＴ相の電圧ｅに同期す
るランプ波からなり、制御信号VCの電圧を不図
示の速度制御器により変化させれば、α制御信号
は第３図に示すようになる。なお第３図Ａは制御
遅れ角αが大きい場合を、また同図Ｂは制御遅れ
角αが非常に小さい場合を示し、特に後者の場合
には比較器２２の飽和のためにα制御信号は出力
されないようになつている。換言すればこのα制
御信号は、制御遅れ角αと同相かつ同幅の正論理
１（ハイレベル）の信号となる。なおこの実施例
では以下ハイレベルを論理１とする正論理で説明
する。
第２図で３０は電流検出回路である。この回路
３０は一次電流の有無を、例えば電源のＴ相に設
けたトライアツク１２両端の電位差etにより検出
する。すなわちこのトライアツク１２両端電圧et
をトランス３２で検出した後全波整流器３４で整
流し、この整流器３４の出力を比較器３６に入力
する。この結果一次電流が断続する度に比較器３
６は論理１（ハイレベル）となる信号ｘを出力す
る。この信号ｘはさらにNPNトランジスタから
なるインバータ３８によつて反転され、結局この
電流検出回路３０は第３図に示すように一次電流
の遮断状態において論理０（ローレベル）となる
電流信号ｙを出力する。
３０は一次電流の有無を、例えば電源のＴ相に設
けたトライアツク１２両端の電位差etにより検出
する。すなわちこのトライアツク１２両端電圧et
をトランス３２で検出した後全波整流器３４で整
流し、この整流器３４の出力を比較器３６に入力
する。この結果一次電流が断続する度に比較器３
６は論理１（ハイレベル）となる信号ｘを出力す
る。この信号ｘはさらにNPNトランジスタから
なるインバータ３８によつて反転され、結局この
電流検出回路３０は第３図に示すように一次電流
の遮断状態において論理０（ローレベル）となる
電流信号ｙを出力する。
４０は論理回路であり、前記α制御信号と出力
ｙとの論理和（OR）をとるものである。すなわ
ちこの論理回路４０はNPNトランジスタ４２，
４４を備え、α制御信号はトランジスタ４２のベ
ースに、また出力ｙはトランジスタ４４のベース
に入力され、これら両トランジスタの共通コレク
タ電圧がこの論理回路４０の出力ｙとなつてい
る。なおα制御信号と出力ｙとの論理和ｌは第３
図に示すようになるが、この論理回路４０ではそ
れを反転させたものとなつている。しかし両者に
は本質的な相違がないことは明らかである。
ｙとの論理和（OR）をとるものである。すなわ
ちこの論理回路４０はNPNトランジスタ４２，
４４を備え、α制御信号はトランジスタ４２のベ
ースに、また出力ｙはトランジスタ４４のベース
に入力され、これら両トランジスタの共通コレク
タ電圧がこの論理回路４０の出力ｙとなつてい
る。なおα制御信号と出力ｙとの論理和ｌは第３
図に示すようになるが、この論理回路４０ではそ
れを反転させたものとなつている。しかし両者に
は本質的な相違がないことは明らかである。
５０はパルス増幅回路であり、前記論理回路４
０の出力ｚが直列コンデンサ５２を介してこのパ
ルス増幅回路５０へ入力されている。コンデンサ
５２は出力ｚを微分するので、この回路５０へは
出力ｚの立上がりと立下がりのタイミングに応じ
て正および負のパルスがそれぞれ入力されること
になる。この回路５０はこれらパルスを整流し、
正のパルスのみを増幅してトライアツク１２を選
択的に点弧させるゲート信号ｇを出力する。
０の出力ｚが直列コンデンサ５２を介してこのパ
ルス増幅回路５０へ入力されている。コンデンサ
５２は出力ｚを微分するので、この回路５０へは
出力ｚの立上がりと立下がりのタイミングに応じ
て正および負のパルスがそれぞれ入力されること
になる。この回路５０はこれらパルスを整流し、
正のパルスのみを増幅してトライアツク１２を選
択的に点弧させるゲート信号ｇを出力する。
なお、以上説明した各回路２０，３０，４０，
５０は電源の各相R.S.Tにつきそれぞれ独立に設
けられ、各パルス増幅回路５０は一次電流の行き
と帰りの回路に対応する２個のトライアツクを同
時に点弧させる、いわゆるダブルパルスを形成す
るようになつているのは勿論である。
５０は電源の各相R.S.Tにつきそれぞれ独立に設
けられ、各パルス増幅回路５０は一次電流の行き
と帰りの回路に対応する２個のトライアツクを同
時に点弧させる、いわゆるダブルパルスを形成す
るようになつているのは勿論である。
以上の実施例では正論理によつて説明したが、
この考案は負論理で構成することも可能なことは
明らかであり、この場合には論理数学に関する公
式に基づいて、論理回路を論理積（AND）で構
成すればよいことも明らかである。すなわちこの
考案は、正論理の場合に論理回路を論理和
（OR）回路で構成したものだけでなく、負論理
の場合に論理回路を論理積（AND）で構成した
ものも含む。第４図は負論理で構成した場合の各
部の出力波形を示し、前記第３図と同一部分には
同一符号を付したので、その説明は繰り返えさな
い。
この考案は負論理で構成することも可能なことは
明らかであり、この場合には論理数学に関する公
式に基づいて、論理回路を論理積（AND）で構
成すればよいことも明らかである。すなわちこの
考案は、正論理の場合に論理回路を論理和
（OR）回路で構成したものだけでなく、負論理
の場合に論理回路を論理積（AND）で構成した
ものも含む。第４図は負論理で構成した場合の各
部の出力波形を示し、前記第３図と同一部分には
同一符号を付したので、その説明は繰り返えさな
い。
この考案は以上のようにα制御信号と電流信号
の論理和（負論理においては論理積）を論理回路
で求め、この論理回路の出力に基づいて制御整流
素子を点弧させるように構成したので、制御遅れ
角αが負荷力率角θよりも小さくなつた場合にお
いても、確実に制御整流素子を点弧させることが
できる。このため制御遅れ角αの最小値を設定す
るαリミツト回路は不要になる。また誘導電動機
などのように負荷によつて一次回路の負荷力率角
θが変動する場合や、この誘導電動機を交換する
場合などにおいては、制御遅れ角αの最小値を設
定しなおすための調整作業が全く不要になる。さ
らに負荷の変動により負荷力率角θが変動して
も、この変動は制御遅れ角αには全く影響を与え
ないから、α＞θの正常な作動状態において負荷
が変動してもゲートパルスの位相は全く影響を受
けず、運転が安定するという効果も得られる。
の論理和（負論理においては論理積）を論理回路
で求め、この論理回路の出力に基づいて制御整流
素子を点弧させるように構成したので、制御遅れ
角αが負荷力率角θよりも小さくなつた場合にお
いても、確実に制御整流素子を点弧させることが
できる。このため制御遅れ角αの最小値を設定す
るαリミツト回路は不要になる。また誘導電動機
などのように負荷によつて一次回路の負荷力率角
θが変動する場合や、この誘導電動機を交換する
場合などにおいては、制御遅れ角αの最小値を設
定しなおすための調整作業が全く不要になる。さ
らに負荷の変動により負荷力率角θが変動して
も、この変動は制御遅れ角αには全く影響を与え
ないから、α＞θの正常な作動状態において負荷
が変動してもゲートパルスの位相は全く影響を受
けず、運転が安定するという効果も得られる。
第１図は従来装置における一次電流と電圧の関
係を示す図、第２図はこの考案の一実施例を示す
回路図、第３図はその各部の出力波形図、また第
４図はこの考案を負論理で構成した場合の各部出
力波形図である。 １２……制御整流素子としてのトライアツク、
２０……α制御回路、３０……電流検出回路、４
０……論理回路、α……制御遅れ角。
係を示す図、第２図はこの考案の一実施例を示す
回路図、第３図はその各部の出力波形図、また第
４図はこの考案を負論理で構成した場合の各部出
力波形図である。 １２……制御整流素子としてのトライアツク、
２０……α制御回路、３０……電流検出回路、４
０……論理回路、α……制御遅れ角。
Claims (1)
- 制御整流素子を用いて交流を位相制御し、負荷
電流を可変としたものにおいて、制御遅れ角と同
相、同幅の正論理１のα制御信号を出力するα制
御回路と、前記制御整流素子の負荷電流遮断状態
で正論理０となる電流信号を出力する電流検出回
路と、前記α制御信号と電流信号との論理和を求
める論理回路とを備え、前記論理回路の出力に基
づいて前記制御整流素子を点弧させることを特徴
とする交流位相制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980163304U JPH0521122Y2 (ja) | 1980-11-14 | 1980-11-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980163304U JPH0521122Y2 (ja) | 1980-11-14 | 1980-11-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5788207U JPS5788207U (ja) | 1982-05-31 |
| JPH0521122Y2 true JPH0521122Y2 (ja) | 1993-05-31 |
Family
ID=29522092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980163304U Expired - Lifetime JPH0521122Y2 (ja) | 1980-11-14 | 1980-11-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521122Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040203A (ja) * | 1973-08-16 | 1975-04-12 |
-
1980
- 1980-11-14 JP JP1980163304U patent/JPH0521122Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5788207U (ja) | 1982-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4355274A (en) | Load responsive control system for constant speed induction motor | |
| CA1203564A (en) | Three-phase power factor controller with induced emf sensing | |
| US4315305A (en) | Controlled D-C power supply | |
| US4426614A (en) | Pulsed thyristor trigger control circuit | |
| GB1505734A (en) | Regulators for electric motors | |
| GB2093282A (en) | Protection system for immunizing an ac-dc-ac converter system against a-c voltage disturbances | |
| USRE26701E (en) | Controlled-rectifier systems | |
| US4151453A (en) | Induction motor control system | |
| US3746966A (en) | Current converter control system | |
| US4672301A (en) | Power controller circuit with automatic correction for phase lag between voltage and current | |
| JPH0521122Y2 (ja) | ||
| US3532900A (en) | Dc squelch circuit | |
| JPS5928159B2 (ja) | 励磁調整装置 | |
| US3676766A (en) | Multiphase alternating current regulation system for transformer-coupled loads | |
| US3716771A (en) | Dc motor speed control with motor voltage and current sensing means | |
| US3624837A (en) | MOTOR SPEED AND TORQUE CONTROL CIRCUIT WITH e.m.f. FEEDBACK | |
| EP0051903B1 (en) | Three phase power factor controller | |
| US3226628A (en) | Alternating current voltage/current regulated power supply | |
| US3743908A (en) | Firing control circuit for grid-controlled switching devices | |
| US4011497A (en) | Voltage/current regulated power supply for very high output currents | |
| GB2127238A (en) | Control circuits and zero-current- crossing semiconductor-thyristor gate feed shunting in power control of all cos-0 loads | |
| JPS6015435Y2 (ja) | サイリスタの点弧回路 | |
| JPS6214756Y2 (ja) | ||
| JPH0723035Y2 (ja) | パルス電流発生電源装置 | |
| JPH04168976A (ja) | 直流電源 |