JPH05211534A - 自動オフセット回路 - Google Patents
自動オフセット回路Info
- Publication number
- JPH05211534A JPH05211534A JP29942791A JP29942791A JPH05211534A JP H05211534 A JPH05211534 A JP H05211534A JP 29942791 A JP29942791 A JP 29942791A JP 29942791 A JP29942791 A JP 29942791A JP H05211534 A JPH05211534 A JP H05211534A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- offset voltage
- modulation wave
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 238000013500 data storage Methods 0.000 claims abstract description 3
- 238000006243 chemical reaction Methods 0.000 claims 4
- 230000007257 malfunction Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000035559 beat frequency Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】位相変調通信方式において、無変調波が入力さ
れた時、自動オフセット回路が、誤動作するのを防ぐ。 【構成】自動オフセット電圧減算用の演算増幅器７ａ，
７ｂの出力信号が無変調波であるか否かを無変調検出回
路２０で検出し、無変調波であることを検出した時に
は、その直前におけるデータ蓄積器１７ａ，１７ｂのデ
ータを選択器１８ａ，１８ｂからディジタル−アナログ
変換器１５ａ，１５ｂへ送り続けて、演算増幅器７ａ，
７ｂへ送るオフセット電圧を発生させる。
れた時、自動オフセット回路が、誤動作するのを防ぐ。 【構成】自動オフセット電圧減算用の演算増幅器７ａ，
７ｂの出力信号が無変調波であるか否かを無変調検出回
路２０で検出し、無変調波であることを検出した時に
は、その直前におけるデータ蓄積器１７ａ，１７ｂのデ
ータを選択器１８ａ，１８ｂからディジタル−アナログ
変換器１５ａ，１５ｂへ送り続けて、演算増幅器７ａ，
７ｂへ送るオフセット電圧を発生させる。
Description
【０００１】
【産業上の利用分野】本発明は自動オフセット回路に関
し、特に準同期検波方式の復調装置内に使用されている
自動オフセット回路に関する。
し、特に準同期検波方式の復調装置内に使用されている
自動オフセット回路に関する。
【０００２】
【従来の技術】従来のこの種の自動オフセット回路を図
２に示す。
２に示す。
【０００３】位相変調された受信中間周波数信号１は、
分配器２により二分されそれぞれ、ミキサ３ａ，３ｂに
入力される。各ミキサ３ａ，３ｂには、受信中間周波数
とほぼ同一の周波数を持つ局部発振器４の出力信号、そ
の位相角を位相器５で９０°ずらした信号がそれぞれ入
力される。ミキサ３ａ，３ｂ出力信号は、高周波除去及
び雑音抑圧のために、低域通過フィルタ６ａ，６ｂを通
り、自動オフセット用の演算増幅器７ａ，７ｂに入力さ
れる。演算増幅器７ａ，７ｂの出力信号はアナログ−デ
ィジタル変換器（Ａ／Ｄ）８ａ，８ｂで所定ビット長の
ディジタル信号へ変換され、次いで復調器（ＤＥＭ）９
によりデータが復調されて、復調データ１０及び受信ク
ロック１１が生成される。また、Ａ／Ｄ８ａ，８ｂはＤ
ＥＭ９内で生成された受信クロックでサンプリング動作
する。
分配器２により二分されそれぞれ、ミキサ３ａ，３ｂに
入力される。各ミキサ３ａ，３ｂには、受信中間周波数
とほぼ同一の周波数を持つ局部発振器４の出力信号、そ
の位相角を位相器５で９０°ずらした信号がそれぞれ入
力される。ミキサ３ａ，３ｂ出力信号は、高周波除去及
び雑音抑圧のために、低域通過フィルタ６ａ，６ｂを通
り、自動オフセット用の演算増幅器７ａ，７ｂに入力さ
れる。演算増幅器７ａ，７ｂの出力信号はアナログ−デ
ィジタル変換器（Ａ／Ｄ）８ａ，８ｂで所定ビット長の
ディジタル信号へ変換され、次いで復調器（ＤＥＭ）９
によりデータが復調されて、復調データ１０及び受信ク
ロック１１が生成される。また、Ａ／Ｄ８ａ，８ｂはＤ
ＥＭ９内で生成された受信クロックでサンプリング動作
する。
【０００４】Ａ／Ｄ８ａ，８ｂの出力信号は、更に、加
算器１２ａ，１２ｂに入力される。加算器１２ａ，１２
ｂの出力は１／α乗算器１３ａ，１３ｂ及び１ビット遅
延器１４ａ，１４ｂを通って、加算器１２ａ，１２ｂの
入力端に還送される。この回路は、ディジタル低域通過
フィルタの機能を有している。この両フィルタの出力信
号は、ディジタル−アナログ変換器（Ｄ／Ａ）１５ａ，
１５ｂに入力されており、各変換出力は、演算増幅器７
ａ，７ｂへオフセット電圧として与えられる。
算器１２ａ，１２ｂに入力される。加算器１２ａ，１２
ｂの出力は１／α乗算器１３ａ，１３ｂ及び１ビット遅
延器１４ａ，１４ｂを通って、加算器１２ａ，１２ｂの
入力端に還送される。この回路は、ディジタル低域通過
フィルタの機能を有している。この両フィルタの出力信
号は、ディジタル−アナログ変換器（Ｄ／Ａ）１５ａ，
１５ｂに入力されており、各変換出力は、演算増幅器７
ａ，７ｂへオフセット電圧として与えられる。
【０００５】アナログ−ディジタル変換器８ａ，８ｂの
入力電圧がミキサ３ａ，３ｂの温度変化による影響等で
ずれた場合、Ａ／Ｄ８ａ，８ｂの出力データにおける
“１”，“０”の生起確率が変化するが、この変化の度
合をオフセット電圧発生用の低域通過フィルタ１２ａ，
１３ａ，１４ａ又は１２ｂ，１３ｂ，１４ｂの出力信号
として得、それをアナログ電圧に変換して演算増幅器７
ａ，７ｂのオフセット端子に入力することにより、ずれ
たアナログ−ディジタル変換器８ａ，８ｂの入力電圧を
最適値に設定しなおすよう働く。
入力電圧がミキサ３ａ，３ｂの温度変化による影響等で
ずれた場合、Ａ／Ｄ８ａ，８ｂの出力データにおける
“１”，“０”の生起確率が変化するが、この変化の度
合をオフセット電圧発生用の低域通過フィルタ１２ａ，
１３ａ，１４ａ又は１２ｂ，１３ｂ，１４ｂの出力信号
として得、それをアナログ電圧に変換して演算増幅器７
ａ，７ｂのオフセット端子に入力することにより、ずれ
たアナログ−ディジタル変換器８ａ，８ｂの入力電圧を
最適値に設定しなおすよう働く。
【０００６】
【発明が解決しようとする課題】しかしこの従来の自動
オフセット回路では、無変調波（ＣＷ）信号が入力され
た時、アナログ−ディジタル変換器８ａ，８ｂの入力端
に一定の直流電圧が現れ、その直流電圧をオフセット電
圧ずれとみなして自動オフセット動作するので、ＣＷ信
号による直流電圧を除去（キャンセル）してしまい、誤
復調の原因になるという問題点がある。
オフセット回路では、無変調波（ＣＷ）信号が入力され
た時、アナログ−ディジタル変換器８ａ，８ｂの入力端
に一定の直流電圧が現れ、その直流電圧をオフセット電
圧ずれとみなして自動オフセット動作するので、ＣＷ信
号による直流電圧を除去（キャンセル）してしまい、誤
復調の原因になるという問題点がある。
【０００７】
【課題を解決するための手段】本発明の回路は、位相変
調された受信中間周波数信号をベースバンド帯へ変換
後、その変換信号の低周波成分に応じたオフセット電圧
を発生してこれを前記変換信号から減算する自動オフセ
ット回路において、前記変換信号が無変調波であるか否
かを判定する無変調波検出回路と、この判定の結果で無
変調波を示されている期間では該期間直前における前記
オフセット電圧を保持して前記変換信号から減算させる
回路手段とを備えていることを特徴とする。
調された受信中間周波数信号をベースバンド帯へ変換
後、その変換信号の低周波成分に応じたオフセット電圧
を発生してこれを前記変換信号から減算する自動オフセ
ット回路において、前記変換信号が無変調波であるか否
かを判定する無変調波検出回路と、この判定の結果で無
変調波を示されている期間では該期間直前における前記
オフセット電圧を保持して前記変換信号から減算させる
回路手段とを備えていることを特徴とする。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例を示すブロック図
である。本実施例は、従来回路（図２参照）に、無変調
波（ＣＷ）検出回路２０、アンドゲート１６ａおよび１
６ｂ、データ蓄積器１７ａおよび１７ｂ、選択器１８ａ
および１８ｂから成る回路を、付加接続した構成を有し
ている。
である。本実施例は、従来回路（図２参照）に、無変調
波（ＣＷ）検出回路２０、アンドゲート１６ａおよび１
６ｂ、データ蓄積器１７ａおよび１７ｂ、選択器１８ａ
および１８ｂから成る回路を、付加接続した構成を有し
ている。
【００１０】ＣＷ検出回路２０には、演算増幅器７ａ，
７ｂの出力信号を入力する。ＣＷ検出回路２０は、低域
通過フィルタ２１ａおよび２１ｂ、検波器２２ａおよび
２２ｂ、判定器２３ａおよび２３ｂ、ならびにオアゲー
ト２４から構成されている。もし、無変調波信号が低域
通過フィルタ２１ａまたは２１ｂの通過帯域内に現われ
ると、その信号は検波器２２ａまたは２２ｂで検波され
直流電圧に変換されて、判定器２３ａまたは２３ｂにて
信号有りと判定される。その結果、オアゲート２４から
無変調波有りを示すパルスが発せられる。
７ｂの出力信号を入力する。ＣＷ検出回路２０は、低域
通過フィルタ２１ａおよび２１ｂ、検波器２２ａおよび
２２ｂ、判定器２３ａおよび２３ｂ、ならびにオアゲー
ト２４から構成されている。もし、無変調波信号が低域
通過フィルタ２１ａまたは２１ｂの通過帯域内に現われ
ると、その信号は検波器２２ａまたは２２ｂで検波され
直流電圧に変換されて、判定器２３ａまたは２３ｂにて
信号有りと判定される。その結果、オアゲート２４から
無変調波有りを示すパルスが発せられる。
【００１１】一方、変調波信号が入力された時には、変
調波のスペクトラムが低域通過フィルタ２１ａおよび２
１ｂで大半除去されるため、検波器２２ａおよび２２ｂ
の出力電圧が判定器２３ａおよび２３ｂの判定用スレシ
ホールドを超えず、無変調波信号無しと判定される。
調波のスペクトラムが低域通過フィルタ２１ａおよび２
１ｂで大半除去されるため、検波器２２ａおよび２２ｂ
の出力電圧が判定器２３ａおよび２３ｂの判定用スレシ
ホールドを超えず、無変調波信号無しと判定される。
【００１２】また、無変調波信号でそのラインスペクト
ラムが低域通過フィルタ２１ａおよび２１ｂの通過帯域
外の場合、即ちある周波数以上のビート周波数がＡ／Ｄ
８ａ，８ｂに入力された時には、Ａ／Ｄ８ａ，８ｂの両
出力データの“１”，“０”の生起確率が均等となり、
変調波信号時と同様の自動オフセット動作が行っても問
題は無い。ＣＷ検出回路２０でＣＷ有りが検出される
と、アンドゲート１６ａ，１６ｂからの受信クロックが
停止され、また選択器１８ａ，１８ｂの接続はデータ蓄
積器１７ａ，１７ｂ側に切換えられる。加算器１２ａ，
１２ｂからのディジタル低域通過フィルタ出力信号は、
アンドゲート１６ａ，１６ｂからの受信クロックのタイ
ミングでデータ蓄積器１７ａ，１７ｂに蓄積されてい
る。
ラムが低域通過フィルタ２１ａおよび２１ｂの通過帯域
外の場合、即ちある周波数以上のビート周波数がＡ／Ｄ
８ａ，８ｂに入力された時には、Ａ／Ｄ８ａ，８ｂの両
出力データの“１”，“０”の生起確率が均等となり、
変調波信号時と同様の自動オフセット動作が行っても問
題は無い。ＣＷ検出回路２０でＣＷ有りが検出される
と、アンドゲート１６ａ，１６ｂからの受信クロックが
停止され、また選択器１８ａ，１８ｂの接続はデータ蓄
積器１７ａ，１７ｂ側に切換えられる。加算器１２ａ，
１２ｂからのディジタル低域通過フィルタ出力信号は、
アンドゲート１６ａ，１６ｂからの受信クロックのタイ
ミングでデータ蓄積器１７ａ，１７ｂに蓄積されてい
る。
【００１３】もし、無変調波信号がＣＷ検出回路２０に
て検出されると、アンドゲート１６ａ，１６ｂからの受
信クロック送出が停止され、これに伴ってデータ蓄積器
１７ａ，１７ｂでのデータ蓄積も停止する。また選択器
１８ａ，１８ｂは、データ蓄積器１７ａ，１７ｂの出力
データを選択してＤ／Ａ１５ａ，１５ｂへ接続する。よ
って１サンプリング前の自動オフセット用データがＤ／
Ａ１５ａ，１５ｂへ入力されて、無変調波時、自動オフ
セット動作を一時停止させるとともに、変調波から無変
調波になる直前のオフセット設定値、即ち直前の最適オ
フセット値が設定される。
て検出されると、アンドゲート１６ａ，１６ｂからの受
信クロック送出が停止され、これに伴ってデータ蓄積器
１７ａ，１７ｂでのデータ蓄積も停止する。また選択器
１８ａ，１８ｂは、データ蓄積器１７ａ，１７ｂの出力
データを選択してＤ／Ａ１５ａ，１５ｂへ接続する。よ
って１サンプリング前の自動オフセット用データがＤ／
Ａ１５ａ，１５ｂへ入力されて、無変調波時、自動オフ
セット動作を一時停止させるとともに、変調波から無変
調波になる直前のオフセット設定値、即ち直前の最適オ
フセット値が設定される。
【００１４】
【発明の効果】以上説明したように本発明によれば、無
変調波検出時にその直前のオフセット電圧に固定させ、
自動オフセット動作を停止させることにより、正常に無
変調波を復調でき（即ちすべて“１”あるいはすべて
“０”のデータ）、しかも、その固定のオフセット電圧
を変調波時の最適値とすることができる。
変調波検出時にその直前のオフセット電圧に固定させ、
自動オフセット動作を停止させることにより、正常に無
変調波を復調でき（即ちすべて“１”あるいはすべて
“０”のデータ）、しかも、その固定のオフセット電圧
を変調波時の最適値とすることができる。
【図１】本発明の一実施例のブロック図。
【図２】従来回路のブロック図。
１ 受信中間周波数信号 ２ 分配器 ３ａ，３ｂ ミキサ ４ 局部発振器 ５ 移相器 ６ａ，６ｂ 低域通過フィルタ ７ａ，７ｂ 演算増幅器 ８ａ，８ｂ アナログ−ディジタル変換器（Ａ／Ｄ） ９ 復調器 １０ 復調データ １１ 受信クロック １２ａ，１２ｂ 加算器 １３ａ，１３ｂ １／２乗算器 １４ａ，１４ｂ １ビット遅延器 １５ａ，１５ｂ ディジタル−アナログ変換器（Ｄ／
Ａ） １６ａ，１６ｂ アンドゲート １７ａ，１７ｂ データ蓄積器 １８ａ，１８ｂ 選択器（ＳＥＬ） ２０ 無変調波（ＣＷ）検出回路 ２１ａ，２１ｂ 低域通過フィルタ ２２ａ，２２ｂ 検波器 ２３ａ，２３ｂ 判定器 ２４ オアゲート
Ａ） １６ａ，１６ｂ アンドゲート １７ａ，１７ｂ データ蓄積器 １８ａ，１８ｂ 選択器（ＳＥＬ） ２０ 無変調波（ＣＷ）検出回路 ２１ａ，２１ｂ 低域通過フィルタ ２２ａ，２２ｂ 検波器 ２３ａ，２３ｂ 判定器 ２４ オアゲート
Claims (3)
- 【請求項１】 位相変調された受信中間周波数信号をベ
ースバンド帯へ変換後、その変換信号の低周波成分に応
じたオフセット電圧を発生してこれを前記変換信号から
減算する自動オフセット回路において、 前記変換信号が無変調波であるか否かを判定する無変調
波検出回路と、この判定の結果で無変調波を示されてい
る期間では該期間直前における前記オフセット電圧を保
持して前記変換信号から減算させる回路手段とを備えて
いることを特徴とする自動オフセット回路。 - 【請求項２】 前記無変調波検出回路は、前記変換信号
の低周波成分を抽出する低域通過フィルタと、その低周
波成分を検波する検波器と、その検波出力の大きさが予
め設定したスレシホールド値を超えているか否かを判定
する判定器とを有している請求項１記載の自動オフセッ
ト回路。 - 【請求項３】 前記回路手段は、前記変換信号が無変調
波でない期間には前記オフセット電圧を示すデータを逐
次蓄え、また無変調波の期間には前記オフセット電圧を
示すデータを保持するデータ蓄積器と、前記変換信号が
無変調波でない期間には前記オフセット電圧を示すデー
タを、また無変調波の期間には前記データ蓄積器の保持
データをそれぞれ前記変換信号から減算するデータとし
て選択送出する選択器とを有している請求項１記載の自
動オフセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29942791A JP3191167B2 (ja) | 1991-11-15 | 1991-11-15 | 自動オフセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29942791A JP3191167B2 (ja) | 1991-11-15 | 1991-11-15 | 自動オフセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211534A true JPH05211534A (ja) | 1993-08-20 |
| JP3191167B2 JP3191167B2 (ja) | 2001-07-23 |
Family
ID=17872433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29942791A Expired - Fee Related JP3191167B2 (ja) | 1991-11-15 | 1991-11-15 | 自動オフセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3191167B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07177187A (ja) * | 1993-12-21 | 1995-07-14 | Nec Corp | 復調装置 |
| JPH08223237A (ja) * | 1995-02-08 | 1996-08-30 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル復調器 |
| JP2008109680A (ja) * | 1999-11-15 | 2008-05-08 | Renesas Technology Corp | 送受信機 |
-
1991
- 1991-11-15 JP JP29942791A patent/JP3191167B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07177187A (ja) * | 1993-12-21 | 1995-07-14 | Nec Corp | 復調装置 |
| JPH08223237A (ja) * | 1995-02-08 | 1996-08-30 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル復調器 |
| JP2008109680A (ja) * | 1999-11-15 | 2008-05-08 | Renesas Technology Corp | 送受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3191167B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3993956A (en) | Digital detection system for differential phase shift keyed signals | |
| US5905767A (en) | Timing recovery apparatus and a diversity communication apparatus using the same | |
| US10187100B2 (en) | Apparatus and method for direct radio frequency (RF) sampling in near field communication (NFC) devices | |
| US4896336A (en) | Differential phase-shift keying demodulator | |
| JPS5932015B2 (ja) | インパルス性雑音の除去方式 | |
| JP4807645B2 (ja) | 周波数オフセットエラーを決定する装置及びそれに基づく受信機 | |
| JPH11168516A (ja) | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 | |
| FR2721467A1 (fr) | Procédé et convertisseur destinés à convertir des signaux rectangulaires en signaux en phase. | |
| US6359942B1 (en) | FSK demodulator | |
| JP3191167B2 (ja) | 自動オフセット回路 | |
| JPH06216773A (ja) | ゼロオフセット用自動補償機能付きａ／ｄコーディング回路 | |
| JP4272997B2 (ja) | 入力バースト信号に含まれる付加的ｄｃ成分を検出する回路 | |
| JP5639777B2 (ja) | Ｄｃオフセット補償システムおよび方法 | |
| JP3356643B2 (ja) | Ｆｓｋ受信機 | |
| JP3652039B2 (ja) | データ受信装置 | |
| JPH0368586B2 (ja) | ||
| JP3819469B2 (ja) | 周波数補償機能を備えた無線通信装置 | |
| US4513428A (en) | Simultaneous detection of time coincident signals in an adaptive doppler tracker | |
| JPH0870332A (ja) | クロック再生装置 | |
| US5987072A (en) | Phase modulation scheme and apparatus | |
| JP2655453B2 (ja) | 自動干渉除去装置 | |
| JP2564968B2 (ja) | 交差偏波干渉補償器 | |
| JP4722673B2 (ja) | Ｆｓｋ復調回路 | |
| JPH1198206A (ja) | 疑似ロック検出回路 | |
| JP2705363B2 (ja) | 自動干渉除去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |