JPH0521389B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、垂直同期信号整形回路に関するも
のである。

〔発明の技術的背景〕 テレビジヨン信号処理回路において、垂直同期
パルスを得るのに、カウンタと、リセツトパルス
発生回路と、水平周波数の２倍のパルス（２×
_H）を用いるカウントダウン方式のものがある。

このカウントダウン方式の垂直同期信号整形回
路は、第１図に示すように構成されている。第１
図において、１１は、２×_Hのパルス入力端子、
１２は垂直同期信号入力端子である。ただし_Hは
水平周波数である。

複合同期信号CSは、同期分離回路から積分回
路１３に入力し積分されて波形整形され、垂直同
期信号VSとしてパルス発生回路１４のデータ入
力端子１４Ａに加えられる。

リセツトパルス発生回路１４のクロツク入力端
子１４Ｂには、２×_Hのパルスが加えられ、この
２×_Hのパルスのたとえば立ち下がりに同期した
リセツトパルスRPが垂直カウンタ回路１５のリ
セツト端子１５Ａに加えられる。垂直カウンタ回
路１５は、２×_Hのパルスを分周して垂直同期パ
ルスVPを出力端子１６に出力する回路である。
この垂直カウンタ回路１５は、リセツトパルス
RPが与えられたときはリセツトパルスに同期し
た垂直同期パルスを出力する。又、リセツトパル
スRPが与えられないときは、垂直同期パルスの
例えば逆相のパルスをリセツトパルス発生回路１
４自体のリセツトパルスとして利用することによ
り、一定期間の垂直同期パルスを出力端子に出力
する。

〔背景技術の問題点〕

ここで上記の回路の各部信号波形を示すと第２
図に示すように、垂直同期パルスVPの立ち上が
りはリセツトパルスRPの立ち上がりと一致し、
パルス幅も２×_Hの整数倍となる。従つて垂直同
期信号VSの位相が、例えば位相範囲t₀で示すよ
うに変動しても、垂直同期パルスVPの変動は無
く安定である。

しかしながら、垂直同期信号分離回路の時定数
の選定値やばらつきにより、２×_Hパルスと垂直
同期信号VSの位相関係が第３図に示すようにな
つた場合、つまり、図示Ａ○の位置に垂直同期信号
VSの立ち上がり位置が来た場合は問題が生じる。

このような場合は、垂直同期信号VSのわずか
な変動、つまり位相範囲t₁で示すような変動があ
つても、垂直同期パルスVPの立ち上がりは、図
示Ａ○又はＢ○で示す位相位置に変動することがあ
る。このような状態は、弱電界受信時にも生じる
ことがある。

このように、垂直同期パルスVPの立ち上がり
位相が偶数フイールドはＡ○、奇数フイールドはＢ○
というふうに変動した場合、画面が上下にがたつ
きみづらくなる。

〔発明の目的〕

この発明は上記の事情に鑑みてなされたもの
で、垂直同期パルスの位相を安定化し得る垂直同
期信号整形回路を提供することを目的とする。

〔発明の概要〕

この発明では、リセツトパルス発生回路２５の
入力データを発生する波形整形回路において、波
形整形用の基準電圧を切換えることによつて上記
目的を達成するようにしたものである。

〔発明の実施例〕

以下この発明の実施例を図面を参照して説明す
る。

第４図において、２１は垂直同期信号入力端子
であり積分回路２２に接続されている。この積分
回路２２の積分出力は、波形整形回路２３に入力
される。波形整形回路２３には、基準電圧切換回
路２４が接続されている。波形整形回路２３から
出力された垂直同期信号はリセツトパルス発生回
路２５のデータ入力端子２５Ａに入力される。

リセツトパルス発生回路２５のクロツク入力端
子２５Ｂには、端子２６から２×_Hのパルスが加
えられ、この２×_Hのパルスのたとえば立ち下が
りに同期したリセツトパルスRPが垂直カウンタ
回路２７のリセツト端子２７Ａに加えられる。垂
直カウンタ回路２７は、２×_Hのパルスを分周し
て垂直同期パルスVPを出力端子２８に出力する
回路である。垂直カウンタ回路２７は、リセツト
パルスRPが与えられたときは、リセツトパルス
に同期した垂直同期パルスを出力する。又、リセ
ツトパルスRPが与えられないときは、垂直同期
パルスの例えば逆相のパルスをリセツトパルス発
生回路２５自体のリセツトパルスとして利用する
ことにより、一定期間の垂直同期パルスを出力端
子に出力する。

さらに、垂直カウンタ回路２７の一部から得ら
れる各種のパルスは、先の基準電圧切換回路２４
の切換パルスとしても利用される。

この発明の一実施例は上記の如く構成される。
リセツトパルス発生回路２５、垂直カウンタ回路
２７の基本的な動作は、先第１図のものと同じで
ある。

今、入力端子２１の複合同期信号SYN、積分
回路２２の積分出力DV、波形整形回路２３の基
準電圧E₁，E₂、波形整形回路２３の垂直同期信
号VSを第５図に示す。

ここで、基準電圧は、垂直カウンタ回路２７の
リセツトパルスの開始エツジから1H周期で、１
周期の最後の期間ＴにE₁からE₂に切換えられる。
Ｈは水平走査期間であり、期間Ｔは１／２Ｈよりも 短い。スイツチ２４Ａは、垂直カウンタ回路２７
内の一部信号が利用される。

次に、第４図の回路の動作例を説明する。第６
図は、垂直同期信号VSの立ち上がりが２×_Hパ
ルスの262H目の立ち下がりと重なつた場合を示
し、第７図は垂直同期信号VSの立ち上がりが２
×_Hパルスの262.5H目の立ち下がりと重なつた
場合を示している。262H目とか262.5E目は、垂
直カウンタ回路２７のカウント状況のことであ
る。

第６図のような場合は、垂直同期信号VSの位
相が２×_Hのパルスに対して進むと垂直同期パル
スVPの立ち上がりは、図示Ａ○の位置となり、垂
直同期信号VSの位相が２×_Hのパルスに対して
遅れると、垂直同期パルスVPの立ち上がりは図
示Ｂ○の位置となる。第７図のような場合は、垂直
同期信号VSの位相が２×_Hのパルスに対して進
むと垂直同期パルスVPの立ち上がりは図示Ａ○位
置となり、垂直同期信号VSの位相が２×_Hのパ
ルスに対して遅れると、垂直同期パルスVPの立
ち上がりは図示Ｂ○位置となる。

上記第６図、第７図の動作例は、波形整形回路
２３における基準電圧を一定の電圧E₀に固定し
た場合を示している。

次に、基準電圧E₁，E₂が切換えられる場合に
ついて説明する。

第８図Ａは、垂直同期信号VSの立ち上がりが、
２×_Hパルスの262.5H目の立ち上がりと一致し
た場合を示している。

このようなときに、積分出力DVが位相変動
し、２×_Hパルスに対して遅れると、垂直同期パ
ルスVPの立ち上がりタイミングは次の263H目の
パルス立ち下がりとなる。このような動作が得ら
れた次のフイールドにおいては、第８図Ｂに示す
ように、積分出力DV基準電圧E₁，E₂2×_Hパル
ス及び垂直同期信号VSの位相関係において、垂
直同期信号VSの立ち上がり位相は２×_Hパルス
の262H目の立ち下がり位相より常に遅れている
ことになる。従つて、垂直同期パルスVPの立ち
上がり位相は２×_Hパルスの262.5H目の立ち下
がり位相に落ち着くことになる。

この状態にあつては、積分出力DVの位相が変
動しても、位相範囲Ｔの間であれば、垂直同期パ
ルスVPの立ち上がり位相は安定している。また、
位相変動によつて、垂直同期信号VSの立ち上が
りが２×_Hパルスの262.5H目と重なつた場合は、
先の説明のように、次の位相修正が行なわれ、垂
直同期パルスVPの立ち上がりは、262.5H目に引
き込まれる。また、262H目と垂直同期信号VSの
立ち上がりが重なつた場合、第８図Ｂに示すよう
に、積分出力DVが少し変動しても、基準電圧が
切換つているので、垂直同期信号VSの立ち上に
位置は変動しない。

第９図Ａは、垂直同期信号VSの立ち上がりが
２×_Hパルスの262H目と重なつたときの垂直同
期信号VSの位相及び垂直同期パルスVPの立ち上
がり位相変化を示している。まず、垂直同期信号
VSの立ち上がり位相が２×_Hパルスの立ち下が
り（262H目）より遅れていて、垂直同期パルス
VPの立ち上がりが262.5H目であるとき、同期分
離回路の分離レベル変動により積分出力DVの位
相が大きく進む方へ変動した場合は次のようにな
る。即ち、垂直同期信号VSの立ち上がりの位相
が２×_Hパルス（262H目）の立ち下がりより進
んだ場合、垂直同期パルスVPの立ち上がり位相
は、262.5H目から、262H目に変動する。そして
次のフイールドでは、第９図Ｂに示すように、積
分出力DVに対して波形整形基準電圧の切換タイ
ミング位相が1/2Ｈ変化したことになる。これは、
前のフイールドで262H目でリセツトが行なわれ
たので、ビデオ信号に対して垂直カウンタ回路の
リセツトパルスの位相が1/2Ｈ進んだからである。

従つて、垂直同期信号VSの立ち上がり位相は、
２×_Hパルス（262.5H目）の立ち下がり位相よ
り常に進んでいることになり、次のフイールドか
らは、垂直同期信号VPの立ち上がりは、262.5H
目で安定することになる。

上記したように、本発明の回路によると、第８
図、第９図に示したように、垂直同期信号VSが
２×_Hパルスの262.5H目又は262H目の立ち上が
りと重なつた状態で位相変動したとしても、垂直
同期パルスVPの立ち上がり位相を常に262.5H目
にロツクさせることができる。

上記の説明では１垂直期間（1V）の標準信号
が262.5Hの場合を説明したが1V＝ｎ×Ｈ＋0.5H
（ｎは整数）であつても同様に適用できる。

さらに、波形整形回路２３に対する基準電圧切
換えは、1H周期で行うとしたがnH周期（ｎは２
以上の整数）であつても良い。

第１０図は、第４図の回路を更に具体的に示す
もので、第４図と同一部分は同符号を付してい
る。

第１０図において、クロツク入力端子３１のク
ロツク３２×_Hは、１／16分周器３２に入力される。

この分周器３２からは、２×_Hのパルスが得られ
る。２×_Hのパルスは、分周器３３に入力され
て、_Hのパルス、つまり水平出力パルスとして用
いられる。

垂直カウンタ回路２７は、フリツプフロツプ回
路FF１〜FF１０により構成され、出力端子２８
に垂直同期パルスVPを出力する。

リセツトパルス発生回路２５は、複数のゲート
回路Ｇ１〜Ｇ２０により構成され、ゲート回路Ｇ
１７の入力側にデータが入力されると、このデー
タを２×_Hのパルスに同期してゲート回路Ｇ１０
から出力し、垂直カウンタ回路２７のリセツト端
子に供給する。

波形整形回路２３，基準電圧切換回路２４は、
トランジスタＱ１〜Ｑ３，定電流源I₀，ダイオー
ドＤ１，抵抗Ｒ１〜Ｒ５，ゲート回路Ｇ２１等に
より構成されている。トランジスタＱ４がオンオ
フすることにより、トランジスタＱ１のコレクタ
に出力される基準電圧が切換えられる。

〔発明の効果〕

上記したように、この発明は、垂直同期パルス
の位相を安定化するもので、垂直同期信号の位相
変動があつてもこれに影響を受に難い垂直同期信
号整形回路を提供できる。

【図面の簡単な説明】

第１図は従来の垂直同期信号整形回路を示す
図、第２図，第３図は第１図の回路の動作信号波
形図、第４図はこの発明の一実施例を示すブロツ
ク図、第５図は第４図の回路の各部信号波形図、
第６図，第７図，第８図Ａ，第８図Ｂ，第９図
Ａ，第９図Ｂはそれぞれ第４図の回路の動作を説
明するのに示した各部信号波形図、第１０図は第
４図の回路を更に具体的に示す図である。 ２２…積分回路、２３…波形整形回路、２４…
基準電圧切換回路、２５…リセツトパルス発生回
路、２７…垂直カウンタ回路。

Claims (1)

1. 【特許請求の範囲】 １ 水平周波数の整数倍のパルスが入力され、こ
   れをカウントすることにより垂直同期パルスを出
   力する垂直カウンタ回路と、 入力データを前記整数倍のパルスに同期させて
   出力し前記垂直カウンタ回路のリセツト端子に加
   えるリセツトパルス発生回路と、 複合同期信号から垂直同期部分の積分出力を得
   る積分回路と、 この積分回路から出力された積分出力と基準電
   圧とを比較し垂直同期信号を検出し、これを前記
   入力データとして前記リセツトパルス発生回路に
   加える波形整形回路と、 前記波形整形回路に加えられる前記基準電圧の
   値を、水平周期のｎ倍（ｎは１以上の整数）で切
   換える基準電圧切換回路とを具備したことを特徴
   とする垂直同期信号整形回路。