JPH0521538A - フイルムキヤリア装置 - Google Patents
フイルムキヤリア装置Info
- Publication number
- JPH0521538A JPH0521538A JP3176601A JP17660191A JPH0521538A JP H0521538 A JPH0521538 A JP H0521538A JP 3176601 A JP3176601 A JP 3176601A JP 17660191 A JP17660191 A JP 17660191A JP H0521538 A JPH0521538 A JP H0521538A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- carrier device
- film carrier
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 加工作業が極めて簡単で、バイアホールを介
しての電気的接続の信頼性の高いフィルムキャリア装置
を提供するものである。 【構成】 絶縁層の両面に第１および第２導電層を有
し、これらの導電層間がバイアホールを介して電気的に
接続されてなるフィルムキャリア装置であって、バイア
ホールは半田ボールまたは半田線の加熱溶解によって半
田により実質的に充填されていることを特徴とするフィ
ルムキャリア装置。 【効果】 熱ストレスに対する電気的接続の信頼性が向
上し、さらに本発明のフィルムキャリア装置は効率の良
い接続法によるものであり、工業的な量産性にも優れて
いる。
しての電気的接続の信頼性の高いフィルムキャリア装置
を提供するものである。 【構成】 絶縁層の両面に第１および第２導電層を有
し、これらの導電層間がバイアホールを介して電気的に
接続されてなるフィルムキャリア装置であって、バイア
ホールは半田ボールまたは半田線の加熱溶解によって半
田により実質的に充填されていることを特徴とするフィ
ルムキャリア装置。 【効果】 熱ストレスに対する電気的接続の信頼性が向
上し、さらに本発明のフィルムキャリア装置は効率の良
い接続法によるものであり、工業的な量産性にも優れて
いる。
Description
【０００１】
【産業上の利用分野】本発明はバイアホールを有するフ
ィルムキャリア装置に関する。
ィルムキャリア装置に関する。
【０００２】
【従来の技術】最近ＩＣの薄型高密度実装化に対応し
て、ＩＣチップをフィルムキャリアに取り付けて実装す
るＴＡＢ（テープキャリア方式）が用いられている。こ
のようなＴＡＢにおいては、例えばポリイミドフィルム
などの絶縁層の上面に信号層、下面に電源層を有してい
るが、下面の電源層から配線をとるためなどの目的でバ
イアホールが設けられる。
て、ＩＣチップをフィルムキャリアに取り付けて実装す
るＴＡＢ（テープキャリア方式）が用いられている。こ
のようなＴＡＢにおいては、例えばポリイミドフィルム
などの絶縁層の上面に信号層、下面に電源層を有してい
るが、下面の電源層から配線をとるためなどの目的でバ
イアホールが設けられる。
【０００３】フィルムキャリア装置に形成されたバイア
ホールを接続する手段として、従来例えば図５に示すよ
うにスパッタ法で銅をコートして銅膜層５を形成する方
法がある。すなわち例えば厚さ２５μｍの銅箔１、厚さ
７５μｍの絶縁層３に形成されたバイアホール４をスパ
ッタ法による厚さ４μｍの銅膜層５により接続してい
る。また、図６には例えば厚さ７５μｍのポリイミド絶
縁層３の両面に厚さ２５μｍの銅箔１、７をエポキシ系
接着剤２、６により張り合わせた後、径０．２〜０．６
ｍｍのスルーホール８を形成したものであるが、その接
続法として、銅の電気めっき法や無電解めっき法により
めっき層９を形成したものである。いずれの方法も、バ
イアホールを形成する壁面を介して電気的に接続するも
のである。
ホールを接続する手段として、従来例えば図５に示すよ
うにスパッタ法で銅をコートして銅膜層５を形成する方
法がある。すなわち例えば厚さ２５μｍの銅箔１、厚さ
７５μｍの絶縁層３に形成されたバイアホール４をスパ
ッタ法による厚さ４μｍの銅膜層５により接続してい
る。また、図６には例えば厚さ７５μｍのポリイミド絶
縁層３の両面に厚さ２５μｍの銅箔１、７をエポキシ系
接着剤２、６により張り合わせた後、径０．２〜０．６
ｍｍのスルーホール８を形成したものであるが、その接
続法として、銅の電気めっき法や無電解めっき法により
めっき層９を形成したものである。いずれの方法も、バ
イアホールを形成する壁面を介して電気的に接続するも
のである。
【０００４】前記スパッタ法による接続では、ポリイミ
ド絶縁層が発熱し、熱変形するうえ、用いるポリイミド
の種類（例えば商品名カプトンＨ、ユーピレックスＳ
等）によっては、形成される銅膜層の密着力が３０ｇ／
ｃｍ以下と弱く、密着力向上のためにはスパッタの後、
特殊なプラズマ処理が必要であった。まためっき法は、
一般に密着力が良いものの、やはり用いるポリイミドの
種類（例えば商品名カプトンＤ、ユーピレックスＳ等）
によってはめっきの密着性が悪く、熱ストレスに対する
信頼性に乏しいという問題がある。さらに銅の電気めっ
きでは５〜１０分、無電解めっきでは１〜２時間とめっ
きに時間がかかること、湿式で行なわれるためイオン性
物質がバイアホールや層間に残留して、マイグレーショ
ンや配線腐食原因となることなどの問題もある。
ド絶縁層が発熱し、熱変形するうえ、用いるポリイミド
の種類（例えば商品名カプトンＨ、ユーピレックスＳ
等）によっては、形成される銅膜層の密着力が３０ｇ／
ｃｍ以下と弱く、密着力向上のためにはスパッタの後、
特殊なプラズマ処理が必要であった。まためっき法は、
一般に密着力が良いものの、やはり用いるポリイミドの
種類（例えば商品名カプトンＤ、ユーピレックスＳ等）
によってはめっきの密着性が悪く、熱ストレスに対する
信頼性に乏しいという問題がある。さらに銅の電気めっ
きでは５〜１０分、無電解めっきでは１〜２時間とめっ
きに時間がかかること、湿式で行なわれるためイオン性
物質がバイアホールや層間に残留して、マイグレーショ
ンや配線腐食原因となることなどの問題もある。
【０００５】
【発明が解決しようとする課題】フィルムキャリア装置
の絶縁層の両面に有する導電層間をバイアホールを介し
て電気的に接続する上記従来技術の課題に鑑み、信頼性
が高く、容易に接続できる方法が求められていた。本発
明は、このような要望に応えるものである。
の絶縁層の両面に有する導電層間をバイアホールを介し
て電気的に接続する上記従来技術の課題に鑑み、信頼性
が高く、容易に接続できる方法が求められていた。本発
明は、このような要望に応えるものである。
【０００６】本発明は導電層間の電気的接続を半田ボー
ル等の溶融によるバイアホールの埋め込みを行なった
後、例えば蒸着法などにより他の導電層を形成すること
により実現するものであり、加工作業が極めて簡単で、
バイアホールを介しての電気的接続の信頼性の高いフィ
ルムキャリア装置を提供するものである。
ル等の溶融によるバイアホールの埋め込みを行なった
後、例えば蒸着法などにより他の導電層を形成すること
により実現するものであり、加工作業が極めて簡単で、
バイアホールを介しての電気的接続の信頼性の高いフィ
ルムキャリア装置を提供するものである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、絶縁層の両面に第１および第２導電
層を有し、これらの導電層間がバイアホールを介して電
気的に接続されてなるフィルムキャリア装置であって、
バイアホールは半田ボールまたは半田線の加熱溶解によ
って半田により実質的に充填されていることを特徴とす
るフィルムキャリア装置が提供される。以下図面に基づ
き、本発明をさらに詳細に説明する。
に本発明によれば、絶縁層の両面に第１および第２導電
層を有し、これらの導電層間がバイアホールを介して電
気的に接続されてなるフィルムキャリア装置であって、
バイアホールは半田ボールまたは半田線の加熱溶解によ
って半田により実質的に充填されていることを特徴とす
るフィルムキャリア装置が提供される。以下図面に基づ
き、本発明をさらに詳細に説明する。
【０００８】本発明において第１導電シート層としては
銅箔シート、銅合金（Ｃｕ−Ｚｒ，Ｃｕ−Ｓｎ合金）箔
シート、４２系合金（Ｆｅ−４２％Ｎｉ合金、Ｆｅ−４
２％Ｎｉ−３％Ｃｏ合金）箔シートなどが挙げられる。
第１導電シート層の厚さは通常４〜３５μｍである。ま
た、絶縁層３は商品名カプトンＤ、カプトンＨ、ユーピ
レックスＳなどで知られるポリイミドフィルム、ガラス
エポキシ、ＢＴレジンポリエステルフィルム等が挙げら
れるが、通常ポリイミドフィルムが好んで用いられる。
絶縁層の厚さは通常２５〜１５０μｍである。
銅箔シート、銅合金（Ｃｕ−Ｚｒ，Ｃｕ−Ｓｎ合金）箔
シート、４２系合金（Ｆｅ−４２％Ｎｉ合金、Ｆｅ−４
２％Ｎｉ−３％Ｃｏ合金）箔シートなどが挙げられる。
第１導電シート層の厚さは通常４〜３５μｍである。ま
た、絶縁層３は商品名カプトンＤ、カプトンＨ、ユーピ
レックスＳなどで知られるポリイミドフィルム、ガラス
エポキシ、ＢＴレジンポリエステルフィルム等が挙げら
れるが、通常ポリイミドフィルムが好んで用いられる。
絶縁層の厚さは通常２５〜１５０μｍである。
【０００９】バイアホールは、通常絶縁層にフォトレジ
スト層を形成し、それをマスクとしてヒドラジン等の液
中でフィルムシートの一部の領域をエッチングすること
により形成することができる。バイアホールの直径は通
常０．０５ｍｍから０．６ｍｍの範囲にあることが好ま
しい。その理由としては、多層配線でしかも配線ピッチ
が１４０μｍと狭くなる傾向にあるので０．６ｍｍを越
えるスペースを確保するのが困難である。また直径が
０．０５ｍｍよりも小さくなると本発明で使用する半田
ボールや半田線の挿入が実際上困難となる。
スト層を形成し、それをマスクとしてヒドラジン等の液
中でフィルムシートの一部の領域をエッチングすること
により形成することができる。バイアホールの直径は通
常０．０５ｍｍから０．６ｍｍの範囲にあることが好ま
しい。その理由としては、多層配線でしかも配線ピッチ
が１４０μｍと狭くなる傾向にあるので０．６ｍｍを越
えるスペースを確保するのが困難である。また直径が
０．０５ｍｍよりも小さくなると本発明で使用する半田
ボールや半田線の挿入が実際上困難となる。
【００１０】本発明におけるバイアホール内の埋め込み
は、例えば図１に示すように半田ボール若しくは半田線
を加熱溶融して絶縁層の上面高さ付近まで半田１０によ
り埋め込む。半田の埋め込み高さは絶縁層の上面高さに
なるべく合わせることが好ましい。半田の組成としては
Ｓｎが通常１００〜５％の範囲にあるものが好んで使用
される。半田ボールは常法により通常直径３５〜４００
μｍの半田線（ワイヤ）を加熱して製造する。半田線は
バイアホールに挿入し長さ５５〜７００μｍに切断す
る。
は、例えば図１に示すように半田ボール若しくは半田線
を加熱溶融して絶縁層の上面高さ付近まで半田１０によ
り埋め込む。半田の埋め込み高さは絶縁層の上面高さに
なるべく合わせることが好ましい。半田の組成としては
Ｓｎが通常１００〜５％の範囲にあるものが好んで使用
される。半田ボールは常法により通常直径３５〜４００
μｍの半田線（ワイヤ）を加熱して製造する。半田線は
バイアホールに挿入し長さ５５〜７００μｍに切断す
る。
【００１１】図７に半田ボールの埋め込み工程（装置）
の一例を示した。キャピラリー２２の孔に通した半田ワ
イヤ２３の先端を、ライン２６からのＡｒ＋１０％Ｈ2
等の雰囲気中でアーク放電により熔解し、ボール２４を
形成する。この時ボールの径はワイヤーの３倍の径迄作
ることができるのでバイアホールに１回の埋め込みで完
全に充填する事ができる。ボールのバイアホールへの接
合は超音波併用型の熱圧着法により行なうことができ
る。キャピラリーを垂直方向に移動させながら、クラン
パーを閉じボールの切断を行なう。この方法により、均
一な大きさのボールを再現性良く埋め込むことができ
る。
の一例を示した。キャピラリー２２の孔に通した半田ワ
イヤ２３の先端を、ライン２６からのＡｒ＋１０％Ｈ2
等の雰囲気中でアーク放電により熔解し、ボール２４を
形成する。この時ボールの径はワイヤーの３倍の径迄作
ることができるのでバイアホールに１回の埋め込みで完
全に充填する事ができる。ボールのバイアホールへの接
合は超音波併用型の熱圧着法により行なうことができ
る。キャピラリーを垂直方向に移動させながら、クラン
パーを閉じボールの切断を行なう。この方法により、均
一な大きさのボールを再現性良く埋め込むことができ
る。
【００１２】第２の導電層１１は埋め込まれた半田層１
０と共に絶縁層３の上面に形成され、これによりバイア
ホールを介して電気的に接続される。第２導電層１１は
真空蒸着法、イオンプレーティングにより形成されるこ
とが好ましい。第２導電層に用いる金属としては銅、Ｎ
ｉ下地銅であるが銅であることが好ましい。第２導電層
１１が形成されたあとは常法によりレジスト塗布、パタ
ーンニング、導電層のエッチングを行い、微細配線の多
層構造のフィルムキャリア装置を得ることができる。
０と共に絶縁層３の上面に形成され、これによりバイア
ホールを介して電気的に接続される。第２導電層１１は
真空蒸着法、イオンプレーティングにより形成されるこ
とが好ましい。第２導電層に用いる金属としては銅、Ｎ
ｉ下地銅であるが銅であることが好ましい。第２導電層
１１が形成されたあとは常法によりレジスト塗布、パタ
ーンニング、導電層のエッチングを行い、微細配線の多
層構造のフィルムキャリア装置を得ることができる。
【００１３】本発明の別の態様を図４に示す。図のよう
に、半田ボールあるいは半田線の熔解物１０と共に絶縁
層３の上面に銅層７を設けているが、その層にはバイア
ホールの径よりも小さい穴を開けている。こうすること
によって、半田の熔解の際に発生するガスの放出が容易
となり、更に半田１０が銅層７の上面に流出するのを防
止し、第１導電シート層をバイアホールを介して銅層７
と確実に接続される。
に、半田ボールあるいは半田線の熔解物１０と共に絶縁
層３の上面に銅層７を設けているが、その層にはバイア
ホールの径よりも小さい穴を開けている。こうすること
によって、半田の熔解の際に発生するガスの放出が容易
となり、更に半田１０が銅層７の上面に流出するのを防
止し、第１導電シート層をバイアホールを介して銅層７
と確実に接続される。
【００１４】
【実施例】以下、本発明を実施例に基づき具体的に説明
する。
する。
【００１５】（実施例１）直径３００μｍのバイアホー
ルが形成された厚さ１００μｍの絶縁層（ポリイミド：
宇部興産社製、商品名ユーピレックスＳ）３にエポキシ
系接着剤２で厚さ２５μｍの銅箔シート１を貼り合わせ
た。次いで径が３００μｍの半田（８０％Ｓｎ−２０％
Ｐｂ合金）線を８０個のバイアホールに挿入切断後、約
２１０℃で加熱した。この段階の構造を図１に断面図と
して示す。次いでこの構造の絶縁層３および半田層１０
の上面に真空蒸着法で厚さ４μｍの銅層１１を形成し、
その後レジスト塗布、パターンニング、銅層のエッチン
グを行い、微細配線の２層構造のフィルムキャリア装置
を作成した。銅箔シート１と銅層１１が接続された構造
を図２に示す。比較のため、同じ構成のバイアホール
に、スパッタ法で厚さ４μｍの銅膜５を形成した（図５
参照）。
ルが形成された厚さ１００μｍの絶縁層（ポリイミド：
宇部興産社製、商品名ユーピレックスＳ）３にエポキシ
系接着剤２で厚さ２５μｍの銅箔シート１を貼り合わせ
た。次いで径が３００μｍの半田（８０％Ｓｎ−２０％
Ｐｂ合金）線を８０個のバイアホールに挿入切断後、約
２１０℃で加熱した。この段階の構造を図１に断面図と
して示す。次いでこの構造の絶縁層３および半田層１０
の上面に真空蒸着法で厚さ４μｍの銅層１１を形成し、
その後レジスト塗布、パターンニング、銅層のエッチン
グを行い、微細配線の２層構造のフィルムキャリア装置
を作成した。銅箔シート１と銅層１１が接続された構造
を図２に示す。比較のため、同じ構成のバイアホール
に、スパッタ法で厚さ４μｍの銅膜５を形成した（図５
参照）。
【００１６】両者の初期抵抗のばらつきを調べたとこ
ろ、実施例１では初期抵抗のばらつきは０．１〜０．２
Ω、比較例１のものは０．２〜１．０Ωであり、本発明
のものはばらつきも小さく安定していた。また、このフ
ィルムキャリア装置を−５０℃〜＋１５０℃の温度サイ
クル試験を実施しながら接続抵抗の推移を調べたとこ
ろ、比較例１のフィルムキャリア装置よりも導通不可
（バイアホールでの膜はがれによる断線）になる時間が
２０００時間と１０倍長く、熱ストレスに対する信頼性
が大幅に向上した。
ろ、実施例１では初期抵抗のばらつきは０．１〜０．２
Ω、比較例１のものは０．２〜１．０Ωであり、本発明
のものはばらつきも小さく安定していた。また、このフ
ィルムキャリア装置を−５０℃〜＋１５０℃の温度サイ
クル試験を実施しながら接続抵抗の推移を調べたとこ
ろ、比較例１のフィルムキャリア装置よりも導通不可
（バイアホールでの膜はがれによる断線）になる時間が
２０００時間と１０倍長く、熱ストレスに対する信頼性
が大幅に向上した。
【００１７】（実施例２）厚さ２５μｍの銅箔シート１
にエポキシ系接着剤層２を介してポリイミド絶縁層（厚
さ７５μｍ、バイアホール径２００μｍで他面に銅箔キ
ャスティング材１２を有する）３を貼り合わせた。次い
で直径１８０μｍの半田（８０％Ｓｎ−２０％Ｐｂ合
金）線を８０個のバイアホールに挿入切断後、約２００
℃で加熱しバイアホールを充満させた。その上にイオン
プレーティングにより、厚さ５μｍの銅層１１を形成し
た（図３参照）。さらにレジスト塗布、パターンニング
を行い、銅層をエッチングし、２層微細配線構造のフィ
ルムキャリア装置を製作した。このフィルムキャリア装
置を−５０℃〜＋１５０℃の温度サイクル試験（３０分
保持）を実施しながら接続抵抗の推移を調べたところ、
従来のめっきによる銅箔シートとの接続をしたものと比
較して初期抵抗のばらつきも小さく導通不可（バイアホ
ールあるいはスルーホールでの銅の電気めっき膜のはが
れによる断線またはイオンプレーティングによる銅膜の
はがれによる）になる時間が２０００時間と５倍長く、
熱ストレスに対する信頼性が大幅に向上した。
にエポキシ系接着剤層２を介してポリイミド絶縁層（厚
さ７５μｍ、バイアホール径２００μｍで他面に銅箔キ
ャスティング材１２を有する）３を貼り合わせた。次い
で直径１８０μｍの半田（８０％Ｓｎ−２０％Ｐｂ合
金）線を８０個のバイアホールに挿入切断後、約２００
℃で加熱しバイアホールを充満させた。その上にイオン
プレーティングにより、厚さ５μｍの銅層１１を形成し
た（図３参照）。さらにレジスト塗布、パターンニング
を行い、銅層をエッチングし、２層微細配線構造のフィ
ルムキャリア装置を製作した。このフィルムキャリア装
置を−５０℃〜＋１５０℃の温度サイクル試験（３０分
保持）を実施しながら接続抵抗の推移を調べたところ、
従来のめっきによる銅箔シートとの接続をしたものと比
較して初期抵抗のばらつきも小さく導通不可（バイアホ
ールあるいはスルーホールでの銅の電気めっき膜のはが
れによる断線またはイオンプレーティングによる銅膜の
はがれによる）になる時間が２０００時間と５倍長く、
熱ストレスに対する信頼性が大幅に向上した。
【００１８】温度サイクル（熱ストレス）試験法：バイ
アホールを介して電気的に接続したフィルムキャリア装
置をＥＩＡＪ(Electronic Industries Association of
Japan:社団法人日本電子機械工業会）の規格に準拠し、
二葉科学製、冷熱サイクルの試験機を用い、−５０℃に
３０分間保った後、昇温速度１２０℃／分で１５０℃に
昇温し、３０分間保つ。次いで降温速度−３０℃／分で
−５０℃とする。このサイクルを繰り返し、導通が不可
になる時間を調べた。なお試験数４８個の平均値で求め
た。
アホールを介して電気的に接続したフィルムキャリア装
置をＥＩＡＪ(Electronic Industries Association of
Japan:社団法人日本電子機械工業会）の規格に準拠し、
二葉科学製、冷熱サイクルの試験機を用い、−５０℃に
３０分間保った後、昇温速度１２０℃／分で１５０℃に
昇温し、３０分間保つ。次いで降温速度−３０℃／分で
−５０℃とする。このサイクルを繰り返し、導通が不可
になる時間を調べた。なお試験数４８個の平均値で求め
た。
【００１９】
【発明の効果】本発明は以上説明したように構成されて
いるので、本発明によって提供されるフィルムキャリア
装置は半田ボール若しくは半田線がバイアホールに埋め
込まれ、それによってバイアホールを介して第１および
第２導電層の接続ができるため、熱ストレスに対する信
頼性が向上した。また、バイアホールが０．６ｍｍより
小径のもの程第１半田溶融層で確実にバイアホールを介
しての接続ができる。さらに本発明のフィルムキャリア
装置は効率の良い接続法によるものであり、工業的な量
産性にも優れている。
いるので、本発明によって提供されるフィルムキャリア
装置は半田ボール若しくは半田線がバイアホールに埋め
込まれ、それによってバイアホールを介して第１および
第２導電層の接続ができるため、熱ストレスに対する信
頼性が向上した。また、バイアホールが０．６ｍｍより
小径のもの程第１半田溶融層で確実にバイアホールを介
しての接続ができる。さらに本発明のフィルムキャリア
装置は効率の良い接続法によるものであり、工業的な量
産性にも優れている。
【図１】本発明の実施例１の半田線を熔融した段階の構
造を示す断面図である。
造を示す断面図である。
【図２】本発明の実施例１の電気的接続を終えた段階の
構造を示す断面図である。
構造を示す断面図である。
【図３】本発明の実施例２の電気的接続を終えた段階の
構造を示す断面図である。
構造を示す断面図である。
【図４】本発明の装置の別の態様を示す断面図である。
【図５】従来のスパッタ法により電気的に接続した構造
を示す断面図である。
を示す断面図である。
【図６】従来のめっき法により電気的に接続した構造を
示す断面図である。
示す断面図である。
【図７】半田ボールの埋め込み工程（装置）の一例を示
す断面図である。
す断面図である。
１ 銅箔シート（第１導電シート層） ２ 接着剤層 ３ 絶縁層 ４ バイアホール ５ 銅膜層 ６ 接着剤層 ７ 銅箔シート層 ８ スルーホール ９ めっき層 １０ 半田層 １１ 銅層（第２導電層） ２１ クランパー ２２ キャピラリーティップ ２３ 半田ワイヤー ２４ 埋め込み前の半田ボール ２５ 印加電極 ２６ 雰囲気ガス供給ライン
フロントページの続き (72)発明者 御 田 護 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 高 城 正 治 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (1)
- 【特許請求の範囲】 【請求項１】 絶縁層の両面に第１および第２導電層を
有し、これらの導電層間がバイアホールを介して電気的
に接続されてなるフィルムキャリア装置であって、バイ
アホールは半田ボールまたは半田線の加熱溶解によって
半田により実質的に充填されていることを特徴とするフ
ィルムキャリア装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176601A JP2757594B2 (ja) | 1991-07-17 | 1991-07-17 | フィルムキャリア装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176601A JP2757594B2 (ja) | 1991-07-17 | 1991-07-17 | フィルムキャリア装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521538A true JPH0521538A (ja) | 1993-01-29 |
| JP2757594B2 JP2757594B2 (ja) | 1998-05-25 |
Family
ID=16016424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176601A Expired - Lifetime JP2757594B2 (ja) | 1991-07-17 | 1991-07-17 | フィルムキャリア装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757594B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679978A (en) * | 1993-12-06 | 1997-10-21 | Fujitsu Limited | Semiconductor device having resin gate hole through substrate for resin encapsulation |
| US6111306A (en) * | 1993-12-06 | 2000-08-29 | Fujitsu Limited | Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59232491A (ja) * | 1983-06-15 | 1984-12-27 | 松下電工株式会社 | 多層印刷配線板の製造方法 |
| JPS6236900A (ja) * | 1984-08-06 | 1987-02-17 | イビデン株式会社 | 複合プリント配線板の製造方法 |
| JPH0311646A (ja) * | 1989-06-08 | 1991-01-18 | Shinko Electric Ind Co Ltd | フィルムキャリア |
-
1991
- 1991-07-17 JP JP3176601A patent/JP2757594B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59232491A (ja) * | 1983-06-15 | 1984-12-27 | 松下電工株式会社 | 多層印刷配線板の製造方法 |
| JPS6236900A (ja) * | 1984-08-06 | 1987-02-17 | イビデン株式会社 | 複合プリント配線板の製造方法 |
| JPH0311646A (ja) * | 1989-06-08 | 1991-01-18 | Shinko Electric Ind Co Ltd | フィルムキャリア |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679978A (en) * | 1993-12-06 | 1997-10-21 | Fujitsu Limited | Semiconductor device having resin gate hole through substrate for resin encapsulation |
| US5804467A (en) * | 1993-12-06 | 1998-09-08 | Fujistsu Limited | Semiconductor device and method of producing the same |
| US6111306A (en) * | 1993-12-06 | 2000-08-29 | Fujitsu Limited | Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same |
| US6379997B1 (en) | 1993-12-06 | 2002-04-30 | Fujitsu Limited | Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2757594B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001144206A (ja) | 多層構造のフレキシブル配線板とその製造方法 | |
| US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| JPH053052A (ja) | 着脱可能パツケージ | |
| JP2000228006A (ja) | ボンディングパットおよびバンプを用いた接合体、および磁気ヘッド装置 | |
| TWI222688B (en) | Film carrier tape for mounting electronic part | |
| JP2003243807A (ja) | 配線基板及びその製造方法 | |
| JP3475569B2 (ja) | パッケージ及びその製造方法 | |
| JP2757594B2 (ja) | フィルムキャリア装置 | |
| JP2757593B2 (ja) | フィルムキャリア装置の製造方法 | |
| JP2001052780A (ja) | 電気コネクタおよびその製造方法 | |
| JP2004119606A (ja) | 半導体基板の貫通孔埋め込み方法および半導体基板 | |
| JP2001004700A (ja) | インターポーザ基板 | |
| JP3257953B2 (ja) | 混成集積回路用基板の製造方法 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JPH05226430A (ja) | プローブカード構造体およびその製法 | |
| JPS60224237A (ja) | 半導体装置およびその製造方法 | |
| TW200803661A (en) | Circuit substrate and method of manufacture | |
| TWI299886B (en) | Method for Producing the Wiring Board | |
| JPH10125817A (ja) | ２層配線基板 | |
| JP3191684B2 (ja) | 電気めっきリードを有する半導体素子の製造方法 | |
| JP3402238B2 (ja) | 半導体装置用テープキャリア | |
| JP2003133474A (ja) | 電子装置の実装構造 | |
| JP3381602B2 (ja) | 電子部品製造方法 | |
| JPH04337695A (ja) | 多層配線構造体 | |
| JPH11102937A (ja) | 両面配線ｔａｂ用テープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |