JPH11102937A - 両面配線ｔａｂ用テープ - Google Patents
両面配線ｔａｂ用テープInfo
- Publication number
- JPH11102937A JPH11102937A JP9262517A JP26251797A JPH11102937A JP H11102937 A JPH11102937 A JP H11102937A JP 9262517 A JP9262517 A JP 9262517A JP 26251797 A JP26251797 A JP 26251797A JP H11102937 A JPH11102937 A JP H11102937A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- double
- copper plating
- tape
- blind via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 安定した量産が安価に達成でき、高信頼の微
細配線が可能な両面配線ＴＡＢ用テープを提供する。 【解決手段】 ポリイミド層７の両面には、銅箔信号層
５及びグランド層（又は電源層）１３が形成されてい
る。ポリイミド層７には、所定数のブラインドビアホー
ル８が設けられている。グランド層（又は電源層）１３
側から電気銅めっき１７ａをブラインドビアホール８内
に形成し、同時に、グランド層（又は電源層）１３の表
面に電気銅めっき１７を形成する。ブラインドビアホー
ル８内電気銅めっき１７ａは、銅箔信号層５に接続する
ように設けられる。電気銅めっき１７は銅箔信号層５の
表面には設けられないので、全体の厚みを薄くでき、フ
ァインピッチのエッチングが可能になる。
細配線が可能な両面配線ＴＡＢ用テープを提供する。 【解決手段】 ポリイミド層７の両面には、銅箔信号層
５及びグランド層（又は電源層）１３が形成されてい
る。ポリイミド層７には、所定数のブラインドビアホー
ル８が設けられている。グランド層（又は電源層）１３
側から電気銅めっき１７ａをブラインドビアホール８内
に形成し、同時に、グランド層（又は電源層）１３の表
面に電気銅めっき１７を形成する。ブラインドビアホー
ル８内電気銅めっき１７ａは、銅箔信号層５に接続する
ように設けられる。電気銅めっき１７は銅箔信号層５の
表面には設けられないので、全体の厚みを薄くでき、フ
ァインピッチのエッチングが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、両面配線ＴＡＢ
（Tape Automated Bonding）用テープに関し、特に、微
細パターンの２層配線ＴＣＰ（Tape Carrier Package）
に用いるに適した両面配線ＴＡＢ用テープに関するもの
である。
（Tape Automated Bonding）用テープに関し、特に、微
細パターンの２層配線ＴＣＰ（Tape Carrier Package）
に用いるに適した両面配線ＴＡＢ用テープに関するもの
である。
【０００２】
【従来の技術】近年、ＬＳＩは、多ピンパッケージの主
流であったＱＦＰ(Quad Flat Package）に代わって、実
装性と電気特性に優れるＢＧＡ（Ball Grid Array)が実
用化されている。現在、主に用いられているＢＧＡは、
プリント基板にＩＣを搭載したプラスチックＢＧＡであ
るが、最近では、高密度配線が可能なＴＡＢテープを用
いたテープＢＧＡが多ピン化及び小型化を低コストに実
現できる技術として注目されている。
流であったＱＦＰ(Quad Flat Package）に代わって、実
装性と電気特性に優れるＢＧＡ（Ball Grid Array)が実
用化されている。現在、主に用いられているＢＧＡは、
プリント基板にＩＣを搭載したプラスチックＢＧＡであ
るが、最近では、高密度配線が可能なＴＡＢテープを用
いたテープＢＧＡが多ピン化及び小型化を低コストに実
現できる技術として注目されている。
【０００３】ＢＧＡはＱＦＰに比べて配線長を短くでき
るため、動作の高速化に有利である。特に、信号層又は
グランド層を２層化した両面配線ＴＡＢテープは、電気
特性の大幅な向上が可能であり、これを用いたテープＢ
ＧＡが超高速デバイスに最適なパッケージとして実用化
が進められている。
るため、動作の高速化に有利である。特に、信号層又は
グランド層を２層化した両面配線ＴＡＢテープは、電気
特性の大幅な向上が可能であり、これを用いたテープＢ
ＧＡが超高速デバイスに最適なパッケージとして実用化
が進められている。
【０００４】図５は従来の両面配線ＴＡＢ用テープの第
１の例を示す。ＬＳＩ２の端子部（不図示）には、バン
プ１を介してインナーリード３が接続されている。銅箔
信号層５及びインナーリード３に接続されたアウターリ
ード６の一方の面には、ソルダレジスト被覆層４が設け
られ、銅箔信号層５及びアウターリード６の他方の面に
は、ベースフィルムとしてのポリイミド層７が貼着され
ている。このポリイミド層７には、アウターリード６及
び銅箔信号層５の所定部分に対応して、これらに電気的
に接続される導電層８ａを有したブラインドビアホール
８が設けられている。ポリイミド層７の他面には蒸着層
（グランド層又は電源層）９が設けられ、その表面には
銅めっき１０が形成されている。ブラインドビアホール
８内の導電層は、蒸着層９に接続されている。また、ポ
リイミド層７の中心部には開口がデバイスホール１１と
して設けられており、このデバイスホール１１内にＬＳ
Ｉ２が配置される。
１の例を示す。ＬＳＩ２の端子部（不図示）には、バン
プ１を介してインナーリード３が接続されている。銅箔
信号層５及びインナーリード３に接続されたアウターリ
ード６の一方の面には、ソルダレジスト被覆層４が設け
られ、銅箔信号層５及びアウターリード６の他方の面に
は、ベースフィルムとしてのポリイミド層７が貼着され
ている。このポリイミド層７には、アウターリード６及
び銅箔信号層５の所定部分に対応して、これらに電気的
に接続される導電層８ａを有したブラインドビアホール
８が設けられている。ポリイミド層７の他面には蒸着層
（グランド層又は電源層）９が設けられ、その表面には
銅めっき１０が形成されている。ブラインドビアホール
８内の導電層は、蒸着層９に接続されている。また、ポ
リイミド層７の中心部には開口がデバイスホール１１と
して設けられており、このデバイスホール１１内にＬＳ
Ｉ２が配置される。
【０００５】ブラインドビアホール８は、直径３０〜５
００μｍの大きさを有している。このブラインドビアホ
ール８の導電層８ａは、蒸着法を用いて形成され、ま
ず、Ｎｉ或いはＣｒを用いて５００Åに下地金属が形成
され、更に、その表面に３μｍの厚さにＣｕが蒸着され
た構成になっている。そして、導電層８ａは、アウター
リード６、銅箔信号層５、及び蒸着層９に接続される。
００μｍの大きさを有している。このブラインドビアホ
ール８の導電層８ａは、蒸着法を用いて形成され、ま
ず、Ｎｉ或いはＣｒを用いて５００Åに下地金属が形成
され、更に、その表面に３μｍの厚さにＣｕが蒸着され
た構成になっている。そして、導電層８ａは、アウター
リード６、銅箔信号層５、及び蒸着層９に接続される。
【０００６】図６は従来の両面配線ＴＡＢ用テープの第
２の例におけるブラインドビアホールの製作工程を示
す。まず、（ａ）のように、ポリイミド層７に直径３０
〜５００μｍのブラインドビアホール８が形成される。
ついで、（ｂ）のように、ブラインドビアホール８とポ
リイミド層７の片面に設けられたグランド層（又は電源
層）１３には、カーボンブラックを吸着させることによ
り導通化処理層１４が形成される。更に、（ｃ）のよう
に、グランド層（又は電源層）１３上の導通化処理層１
４のみを除去し、（ｄ）のように、ブラインドビアホー
ル８内の導通化処理層１４、ブラインドビアホール８に
面した銅箔信号層５、及びグランド層（又は電源層）１
３の表面の相互間が接続されるように、各々の表面に電
気銅めっきを施せば、導電層８ａ及び銅めっき１０が形
成される。両面配線ＴＡＢ用テープは、めっき浴槽に浸
して行われるため、同時に、銅めっき１０は、銅箔信号
層５の表面にも形成される。
２の例におけるブラインドビアホールの製作工程を示
す。まず、（ａ）のように、ポリイミド層７に直径３０
〜５００μｍのブラインドビアホール８が形成される。
ついで、（ｂ）のように、ブラインドビアホール８とポ
リイミド層７の片面に設けられたグランド層（又は電源
層）１３には、カーボンブラックを吸着させることによ
り導通化処理層１４が形成される。更に、（ｃ）のよう
に、グランド層（又は電源層）１３上の導通化処理層１
４のみを除去し、（ｄ）のように、ブラインドビアホー
ル８内の導通化処理層１４、ブラインドビアホール８に
面した銅箔信号層５、及びグランド層（又は電源層）１
３の表面の相互間が接続されるように、各々の表面に電
気銅めっきを施せば、導電層８ａ及び銅めっき１０が形
成される。両面配線ＴＡＢ用テープは、めっき浴槽に浸
して行われるため、同時に、銅めっき１０は、銅箔信号
層５の表面にも形成される。
【０００７】図７は従来の両面配線ＴＡＢ用テープの第
３の例におけるブラインドビアホールの製作工程を示
す。まず、（ａ）のように、ポリイミド層７に直径３０
〜５００μｍのブラインドビアホール８が形成される。
次に、（ｂ）のように、このブラインドビアホール８の
内壁に導電性ポリマ１５を形成する。この導電性ポリマ
１５は、ピロール誘電体のモノマーを、過マンガン酸塩
処理によって生成させたＭｎＯによる酸性下で酸化重合
させることにより形成でき、これによって銅めっきをす
るのに十分な導電性の膜が生成される。次に、（ｃ）の
ように、導電性ポリマ１５、グランド層（又は電源層）
１３及び銅箔信号層５の各表面に電気銅めっきを施せ
ば、導電層８ａ及び銅めっき１０が形成される。同時
に、銅めっき１０は、銅箔信号層５の表面にも形成され
る。
３の例におけるブラインドビアホールの製作工程を示
す。まず、（ａ）のように、ポリイミド層７に直径３０
〜５００μｍのブラインドビアホール８が形成される。
次に、（ｂ）のように、このブラインドビアホール８の
内壁に導電性ポリマ１５を形成する。この導電性ポリマ
１５は、ピロール誘電体のモノマーを、過マンガン酸塩
処理によって生成させたＭｎＯによる酸性下で酸化重合
させることにより形成でき、これによって銅めっきをす
るのに十分な導電性の膜が生成される。次に、（ｃ）の
ように、導電性ポリマ１５、グランド層（又は電源層）
１３及び銅箔信号層５の各表面に電気銅めっきを施せ
ば、導電層８ａ及び銅めっき１０が形成される。同時
に、銅めっき１０は、銅箔信号層５の表面にも形成され
る。
【０００８】
【発明が解決しようとする課題】しかし、従来の両面配
線ＴＡＢ用テープによると、以下の様な問題がある。 （１）図５の両面配線ＴＡＢ用テープによると、コイル
で連続的に蒸着する装置を使用しないと生産速度が遅く
なり、生産性が悪い。しかも、コイルで連続的に蒸着す
る装置は高価なため、生産設備のコストアップはさけら
れない。 （２）図６及び図７に示した両面配線ＴＡＢ用テープに
よると、両面の配線層、すなわち銅箔信号層５とグラン
ド層（又は電源層）１３の全面に銅めっきが施されるた
め、配線層の厚みが銅めっき分だけ厚くなり、ファイン
ピッチ（８０μｍ以下）のエッチングが不可能になる。
線ＴＡＢ用テープによると、以下の様な問題がある。 （１）図５の両面配線ＴＡＢ用テープによると、コイル
で連続的に蒸着する装置を使用しないと生産速度が遅く
なり、生産性が悪い。しかも、コイルで連続的に蒸着す
る装置は高価なため、生産設備のコストアップはさけら
れない。 （２）図６及び図７に示した両面配線ＴＡＢ用テープに
よると、両面の配線層、すなわち銅箔信号層５とグラン
ド層（又は電源層）１３の全面に銅めっきが施されるた
め、配線層の厚みが銅めっき分だけ厚くなり、ファイン
ピッチ（８０μｍ以下）のエッチングが不可能になる。
【０００９】従って、本発明の目的は、安定した量産が
安価に達成でき、かつ、高信頼の微細配線が可能な両面
配線ＴＡＢ用テープを提供することにある。
安価に達成でき、かつ、高信頼の微細配線が可能な両面
配線ＴＡＢ用テープを提供することにある。
【００１０】
【課題を解決するため手段】本発明は、上記の目的を達
成するため、両面にファインピッチの部分を有する所定
の配線パターンの配線層が形成されたベースフィルム
と、前記両面の配線層の１つをブラインド層として前記
ベースフィルムに形成された所定数のブラインドビアホ
ールと、前記両面の配線層の残りの１つを陰極として前
記残りの１つの方から前記ブラインドビアホールの内壁
面及び前記ブラインド層のブラインド面に形成された電
気銅めっき層とを有することを特徴とする両面配線ＴＡ
Ｂ用テープを提供する。
成するため、両面にファインピッチの部分を有する所定
の配線パターンの配線層が形成されたベースフィルム
と、前記両面の配線層の１つをブラインド層として前記
ベースフィルムに形成された所定数のブラインドビアホ
ールと、前記両面の配線層の残りの１つを陰極として前
記残りの１つの方から前記ブラインドビアホールの内壁
面及び前記ブラインド層のブラインド面に形成された電
気銅めっき層とを有することを特徴とする両面配線ＴＡ
Ｂ用テープを提供する。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１２】図１は本発明の実施の形態に係る両面配線
ＴＡＢ用テープを示す。本発明に係る両面配線ＴＡＢ用
テープ２６は、図１に示すように、べースフィルムとし
てのポリイミド層７の一方の面に銅箔信号層５が設けら
れ、他方の面にグランド層（又は電源層）１３が設けら
れている。ポリイミド層７の所定の位置には、ブライン
ドビアホール８が形成されている。そして、このブライ
ンドビアホール８を埋めるように電気銅めっき１７ａが
施され、かつ、グランド層（又は電源層）１３の表面を
覆うようにして電気銅めっき１７が施されている。な
お、必要に応じて銅箔信号層５の表面にフォトソルダレ
ジスト２３が設けられる。
ＴＡＢ用テープを示す。本発明に係る両面配線ＴＡＢ用
テープ２６は、図１に示すように、べースフィルムとし
てのポリイミド層７の一方の面に銅箔信号層５が設けら
れ、他方の面にグランド層（又は電源層）１３が設けら
れている。ポリイミド層７の所定の位置には、ブライン
ドビアホール８が形成されている。そして、このブライ
ンドビアホール８を埋めるように電気銅めっき１７ａが
施され、かつ、グランド層（又は電源層）１３の表面を
覆うようにして電気銅めっき１７が施されている。な
お、必要に応じて銅箔信号層５の表面にフォトソルダレ
ジスト２３が設けられる。
【００１３】このように、銅箔信号層５に接続した電気
銅めっき１７ａをグランド層（又は電源層）１３側から
施すことにより、銅箔信号層５側は銅めっき無しにな
り、銅箔信号層５側の厚さは増加しない。この結果、フ
ァインピッチ（８０μｍ以下）のエッチングが、簡単な
プロセスにより効率良く形成することが可能になる。
銅めっき１７ａをグランド層（又は電源層）１３側から
施すことにより、銅箔信号層５側は銅めっき無しにな
り、銅箔信号層５側の厚さは増加しない。この結果、フ
ァインピッチ（８０μｍ以下）のエッチングが、簡単な
プロセスにより効率良く形成することが可能になる。
【００１４】電気銅めっき１７ａと電気銅めっき１７を
形成する方法としては、図１の両面配線ＴＡＢ用テープ
２６をめっき槽（不図示）の電解液中に浸し、図１に示
すように、グランド層（又は電源層）１３を陰極とし、
このグランド層（又は電源層）１３と所定の間隔をおい
て銅の陽極板１８を配置する。そして、不図示の電気め
っき装置の＋電極を陽極板１８に接続し、−電極をグラ
ンド層（又は電源層）１３に接続して電気めっきを行
う。
形成する方法としては、図１の両面配線ＴＡＢ用テープ
２６をめっき槽（不図示）の電解液中に浸し、図１に示
すように、グランド層（又は電源層）１３を陰極とし、
このグランド層（又は電源層）１３と所定の間隔をおい
て銅の陽極板１８を配置する。そして、不図示の電気め
っき装置の＋電極を陽極板１８に接続し、−電極をグラ
ンド層（又は電源層）１３に接続して電気めっきを行
う。
【００１５】次に、電気銅めっき１７，１７ａを良好に
形成するための諸条件について説明する。
形成するための諸条件について説明する。
【００１６】（１）銅箔信号層５（配線層）を形成する
銅箔の厚さを２μｍ〜３５μｍにする。配線パターン間
のピッチが８０μｍまでであれば、フォトレジスト・パ
ターンエッチング（以下、「フォトレジ・パターンエッ
チング」という）は、銅箔の厚みが３５μｍまで可能で
あった。しかし、配線間のピッチが８０μｍ以下の場
合、銅箔の厚さが３５μｍ以下でないフォトレジ・パタ
ーンエッチングは不可能になる。 （２）ポリイミド層７の厚さが７５μｍ以下で、直径３
０〜５００μｍのブラインドビアホール８に接着剤を用
いない銅両面被覆（Copper Clad Laminate：ＣＣＬ）の
２層配線ポリイミドテープ材において、ポリイミド層７
の厚さがポリイミドキャステイング製法の制限のために
は、厚さ７５μｍ以下が望ましい。また、ポリイミド層
７の厚さは、少なくとも２０μｍが電気絶縁性とテープ
搬送の強さの確保のために必要である。 ここで、ブラインドビアホール８の直径を３０〜５００
μｍにしたのは、微細配線の接続のためには３０μｍ以
上が必要で、５００μｍ以上になると微細な配線接続が
不可能になるためである。 （３）直径３０〜５００μｍのブラインドビアーホール
８をポリイミド層７に開け、ポリイミド層７の片側から
銅めっきをし、上下配線を接続する構造であること。こ
の片面からの銅めっきによって、銅箔信号層５側は銅め
っき無しになり、銅箔の厚さが増加せず、ファインピッ
チ（８０μｍ以下）のエッチングが簡単なプロセスで効
率良く形成できるようになる。 （４）１層配線（銅箔信号層５）とポリイミド層７を挟
んで下の配線層（グランド層（又は電源層）１３）のみ
を電気銅めっきで接続すること。これにより、グランド
層（又は電源層）１３のみが銅めっきで、銅箔信号層５
は銅めっき無しになり、リード強度（強さ、伸び、折り
曲げ性、高温時も含む）を銅箔の材質の選定で自由に制
御できるようになる。 （５）直径３０〜５００μｍのブラインドビア８は、銅
めっきに電気めっきを用い、その電流密度を２Ａ／ｄｍ
ｍ〜８Ａ／ｄｍｍに設定する。電気銅めっきは、表１に
示す成分の光沢銅及び無光沢銅にしないと、ポリイミド
層の上下配線の導通を確実に確保することはできない。
銅箔の厚さを２μｍ〜３５μｍにする。配線パターン間
のピッチが８０μｍまでであれば、フォトレジスト・パ
ターンエッチング（以下、「フォトレジ・パターンエッ
チング」という）は、銅箔の厚みが３５μｍまで可能で
あった。しかし、配線間のピッチが８０μｍ以下の場
合、銅箔の厚さが３５μｍ以下でないフォトレジ・パタ
ーンエッチングは不可能になる。 （２）ポリイミド層７の厚さが７５μｍ以下で、直径３
０〜５００μｍのブラインドビアホール８に接着剤を用
いない銅両面被覆（Copper Clad Laminate：ＣＣＬ）の
２層配線ポリイミドテープ材において、ポリイミド層７
の厚さがポリイミドキャステイング製法の制限のために
は、厚さ７５μｍ以下が望ましい。また、ポリイミド層
７の厚さは、少なくとも２０μｍが電気絶縁性とテープ
搬送の強さの確保のために必要である。 ここで、ブラインドビアホール８の直径を３０〜５００
μｍにしたのは、微細配線の接続のためには３０μｍ以
上が必要で、５００μｍ以上になると微細な配線接続が
不可能になるためである。 （３）直径３０〜５００μｍのブラインドビアーホール
８をポリイミド層７に開け、ポリイミド層７の片側から
銅めっきをし、上下配線を接続する構造であること。こ
の片面からの銅めっきによって、銅箔信号層５側は銅め
っき無しになり、銅箔の厚さが増加せず、ファインピッ
チ（８０μｍ以下）のエッチングが簡単なプロセスで効
率良く形成できるようになる。 （４）１層配線（銅箔信号層５）とポリイミド層７を挟
んで下の配線層（グランド層（又は電源層）１３）のみ
を電気銅めっきで接続すること。これにより、グランド
層（又は電源層）１３のみが銅めっきで、銅箔信号層５
は銅めっき無しになり、リード強度（強さ、伸び、折り
曲げ性、高温時も含む）を銅箔の材質の選定で自由に制
御できるようになる。 （５）直径３０〜５００μｍのブラインドビア８は、銅
めっきに電気めっきを用い、その電流密度を２Ａ／ｄｍ
ｍ〜８Ａ／ｄｍｍに設定する。電気銅めっきは、表１に
示す成分の光沢銅及び無光沢銅にしないと、ポリイミド
層の上下配線の導通を確実に確保することはできない。
【表１】 また、電流密度を２Ａ／ｄｍｍより大きくすることによ
り、ポリイミド層７の内壁の導通化が不十分な状態であ
っても、ポリイミド層の上下配線間における電気銅めっ
きを成長させることができる。しかし、電流密度が８Ａ
／ｄｍｍを越えると、電気銅めっきの電着回りが悪くな
り、厚さが不均一になる。 （６）ブラインドビアーホールのポリイミドベースフィ
ルムの側壁に、電気銅めっきがくさび状に食い込む形状
であること。図２は本発明の他の実施の形態に係る両面
配線ＴＡＢ用テープを示す。この実施の形態では、ブラ
インドビアホール８の側壁に複数のくさび状の切り込み
溝２４を設け、この切り込み溝２４内に銅めっきが食い
込む形状にしている。この構成により、ブラインドビア
ホール８の内壁への銅めっき（電気銅めっき１７ａ）の
密着力を高めることができる。
り、ポリイミド層７の内壁の導通化が不十分な状態であ
っても、ポリイミド層の上下配線間における電気銅めっ
きを成長させることができる。しかし、電流密度が８Ａ
／ｄｍｍを越えると、電気銅めっきの電着回りが悪くな
り、厚さが不均一になる。 （６）ブラインドビアーホールのポリイミドベースフィ
ルムの側壁に、電気銅めっきがくさび状に食い込む形状
であること。図２は本発明の他の実施の形態に係る両面
配線ＴＡＢ用テープを示す。この実施の形態では、ブラ
インドビアホール８の側壁に複数のくさび状の切り込み
溝２４を設け、この切り込み溝２４内に銅めっきが食い
込む形状にしている。この構成により、ブラインドビア
ホール８の内壁への銅めっき（電気銅めっき１７ａ）の
密着力を高めることができる。
【００１７】
【実施例】次に実施例を製作工程と共に説明する。図３
は、本発明の第１の実施例に係る両面配線ＴＡＢ用テー
プの製作工程を示す。ここでは、図２の両面配線ＴＡＢ
用テープに対応した製作工程を説明する。
は、本発明の第１の実施例に係る両面配線ＴＡＢ用テー
プの製作工程を示す。ここでは、図２の両面配線ＴＡＢ
用テープに対応した製作工程を説明する。
【００１８】まず、ポリイミド層７の片面に銅箔信号層
５を１８μｍの厚さに形成し、他面に形成した１８μｍ
厚のグランド層（又は電源層）１３と合わせ、全体の厚
みが５０μｍの接着剤層無しで２層配線ＣＣＬ材を完成
させた（図３の（ａ））。ついで、インナーリード部に
６４個と入力リード部に６４個のスルーホールに対応し
た直径８０μｍの穴Ａ，Ｂを、フォトアプリケーション
とエッチングでグランド層（又は電源層）１３の一部を
除去することにより形成した（ｂ）。ついで、穴Ａ，Ｂ
以外をマスクして、ＣＯ2 レーザ加工によりポリイミド
層７に直径８０μｍの穴（ブラインドビアホール８）を
インナーリード側に６４個、入力リード側に６４個を形
成した。次に、強力な過マンガン酸カリウムを用いてデ
スミヤ処理し、複数個のくさび状の切り込み溝２４をブ
ラインドビアホール８の内壁面に同心円状に形成した
（ｃ）。
５を１８μｍの厚さに形成し、他面に形成した１８μｍ
厚のグランド層（又は電源層）１３と合わせ、全体の厚
みが５０μｍの接着剤層無しで２層配線ＣＣＬ材を完成
させた（図３の（ａ））。ついで、インナーリード部に
６４個と入力リード部に６４個のスルーホールに対応し
た直径８０μｍの穴Ａ，Ｂを、フォトアプリケーション
とエッチングでグランド層（又は電源層）１３の一部を
除去することにより形成した（ｂ）。ついで、穴Ａ，Ｂ
以外をマスクして、ＣＯ2 レーザ加工によりポリイミド
層７に直径８０μｍの穴（ブラインドビアホール８）を
インナーリード側に６４個、入力リード側に６４個を形
成した。次に、強力な過マンガン酸カリウムを用いてデ
スミヤ処理し、複数個のくさび状の切り込み溝２４をブ
ラインドビアホール８の内壁面に同心円状に形成した
（ｃ）。
【００１９】ついで、（ｃ）の状態の２層配線ＣＣＬ材
を不図示のめっき槽に入れ、図２に示したように、グラ
ンド層（又は電源層）１３を陰極として、陽極板１８と
の組み合わせにより、５Ａ／ｄｍｍの電流密度で７μｍ
の厚さに、ブラインドビアホール８内に電気銅めっき１
７ａを形成すると同時に、グランド層（又は電源層）１
３の表面に電気銅めっき１７を形成し、銅箔信号層５の
所定部分とグランド層（又は電源層）１３の所定部分と
の間を導通させた（ｄ）。この後、デバイスホールを形
成するため、銅メッキ１０とグランド層（又は電源層）
１３上に６ｍｍ角の除去部分Ｃを形成した（ｅ）。ま
た、通常の配線間のピッチ８０μｍ１層配線ＴＡＢテー
プと同様にインナーリード配線の引き回しと入力リード
の作成を２５μｍ厚の銅箔を形成することにより行い、
更に、グランド層（又は電源層）１３にグランド層或い
は電源層のパターンをフォトアプリケーションとエッチ
ングにより形成した。次に、（ｅ）で形成したデバイス
ホール用の除去部分Ｃに合わせて、ポリイミド層７に開
口を設け、デバイスホール１６を形成した（ｆ）。次
に、デバイスホール１６に面していた銅箔信号層５の不
要部分を除去し、インナーリード２２を形成する。この
インナーリード２２の先端部とＬＳＩ２の電極部とがは
んだバンプ２０を用いてフリップチップ接続される。Ａ
ｕめっき１９を施した後、フォトソルダレジスト２３を
銅箔信号層５の表面に設け、また、グランド層（又は電
源層）１３の表面にフォトソルダレジスト層２５を形成
し、完成品とした（ｇ）。なお、はんだボール２１は、
グランド層（又は電源層）１３側のブラインドビアホー
ル８の開口を塞ぐようにしてＡｕめっき１９に接続さ
れ、不図示の基板との接続に用いられる。
を不図示のめっき槽に入れ、図２に示したように、グラ
ンド層（又は電源層）１３を陰極として、陽極板１８と
の組み合わせにより、５Ａ／ｄｍｍの電流密度で７μｍ
の厚さに、ブラインドビアホール８内に電気銅めっき１
７ａを形成すると同時に、グランド層（又は電源層）１
３の表面に電気銅めっき１７を形成し、銅箔信号層５の
所定部分とグランド層（又は電源層）１３の所定部分と
の間を導通させた（ｄ）。この後、デバイスホールを形
成するため、銅メッキ１０とグランド層（又は電源層）
１３上に６ｍｍ角の除去部分Ｃを形成した（ｅ）。ま
た、通常の配線間のピッチ８０μｍ１層配線ＴＡＢテー
プと同様にインナーリード配線の引き回しと入力リード
の作成を２５μｍ厚の銅箔を形成することにより行い、
更に、グランド層（又は電源層）１３にグランド層或い
は電源層のパターンをフォトアプリケーションとエッチ
ングにより形成した。次に、（ｅ）で形成したデバイス
ホール用の除去部分Ｃに合わせて、ポリイミド層７に開
口を設け、デバイスホール１６を形成した（ｆ）。次
に、デバイスホール１６に面していた銅箔信号層５の不
要部分を除去し、インナーリード２２を形成する。この
インナーリード２２の先端部とＬＳＩ２の電極部とがは
んだバンプ２０を用いてフリップチップ接続される。Ａ
ｕめっき１９を施した後、フォトソルダレジスト２３を
銅箔信号層５の表面に設け、また、グランド層（又は電
源層）１３の表面にフォトソルダレジスト層２５を形成
し、完成品とした（ｇ）。なお、はんだボール２１は、
グランド層（又は電源層）１３側のブラインドビアホー
ル８の開口を塞ぐようにしてＡｕめっき１９に接続さ
れ、不図示の基板との接続に用いられる。
【００２０】次に、図３のようにして製作した両面配線
ＴＡＢ用テープの評価結果について説明する。
ＴＡＢ用テープの評価結果について説明する。
【００２１】−５５℃の温度で３０分間の保持と、＋１
５０℃の温度で３０分間保持する動作を１サイクルと
し、これを１０００サイクル行って温度サイクル試験を
実施した。同時に、２００、５００、１０００の各サイ
クルでブラインドビアホール８内の電気銅めっき１７ａ
の導通抵抗の変化を測定した。この結果、導通抵抗の増
加もなく、電気銅めっき１７ａは熱ストレスによる信頼
性を有していることが確認できた。また、温度８５℃及
び湿度８５％の環境下で、ＤＣバイアス５０Ｖによるマ
イグレーション（移行現象）試験を１０００時間実施し
た。この結果、電気銅めっき１７ａに導通破壊は生ぜ
ず、２層配線層の絶縁破壊もなかった。この様に、本発
明によれば、高信頼の両面配線ＴＡＢ用テープを提供で
きることがわかった。
５０℃の温度で３０分間保持する動作を１サイクルと
し、これを１０００サイクル行って温度サイクル試験を
実施した。同時に、２００、５００、１０００の各サイ
クルでブラインドビアホール８内の電気銅めっき１７ａ
の導通抵抗の変化を測定した。この結果、導通抵抗の増
加もなく、電気銅めっき１７ａは熱ストレスによる信頼
性を有していることが確認できた。また、温度８５℃及
び湿度８５％の環境下で、ＤＣバイアス５０Ｖによるマ
イグレーション（移行現象）試験を１０００時間実施し
た。この結果、電気銅めっき１７ａに導通破壊は生ぜ
ず、２層配線層の絶縁破壊もなかった。この様に、本発
明によれば、高信頼の両面配線ＴＡＢ用テープを提供で
きることがわかった。
【００２２】図４は、本発明の第２の実施例に係る両面
配線ＴＡＢ用テープの他の製作工程を示す。ここでも、
図２の両面配線ＴＡＢ用テープに対応した製作工程を示
しているが、本例は、デバイスホールを有しない構成に
したところに図３との相違がある。
配線ＴＡＢ用テープの他の製作工程を示す。ここでも、
図２の両面配線ＴＡＢ用テープに対応した製作工程を示
しているが、本例は、デバイスホールを有しない構成に
したところに図３との相違がある。
【００２３】図４の（ａ）〜（ｅ）までの工程は、図３
の（ａ）〜（ｅ）までの工程とほぼ同一であり、異なる
ところは、なお、穴Ａ，Ｂ及びブラインドビアホール８
が直径５０μｍで、電気銅めっき１７及び電気銅めっき
１７ａを３Ａ／ｄｍｍで実施し、（ｅ）の除去部分Ｃを
対向部との回路分断に用いたことにある。したがって、
この部分の説明は省略する。（ｅ）の工程の後、除去部
分Ｃの上方の銅箔信号層５の不要部分を除去し、インナ
ーリード２２を形成する（ｇ）。このインナーリード２
２の先端部とＬＳＩ２の電極部とが、はんだバンプ２０
を用いてフリップチップ接続される。Ａｕめっき１９を
施した後、リード以外の銅箔信号層５の表面に１５μｍ
の厚さにフォトソルダレジスト２３を設け、また、グラ
ンド層（又は電源層）１３の表面にフォトソルダレジス
ト層２５を形成した（ｇ）。このとき、ブラインドビア
ホール８の周囲は、その周囲に直径１３０μｍを残して
１５μｍの厚さにフォトソルダレジスト層２５を形成し
た。この直径１３０μｍ内に露出するＡｕめっき１９に
はんだボール２１を設けた。
の（ａ）〜（ｅ）までの工程とほぼ同一であり、異なる
ところは、なお、穴Ａ，Ｂ及びブラインドビアホール８
が直径５０μｍで、電気銅めっき１７及び電気銅めっき
１７ａを３Ａ／ｄｍｍで実施し、（ｅ）の除去部分Ｃを
対向部との回路分断に用いたことにある。したがって、
この部分の説明は省略する。（ｅ）の工程の後、除去部
分Ｃの上方の銅箔信号層５の不要部分を除去し、インナ
ーリード２２を形成する（ｇ）。このインナーリード２
２の先端部とＬＳＩ２の電極部とが、はんだバンプ２０
を用いてフリップチップ接続される。Ａｕめっき１９を
施した後、リード以外の銅箔信号層５の表面に１５μｍ
の厚さにフォトソルダレジスト２３を設け、また、グラ
ンド層（又は電源層）１３の表面にフォトソルダレジス
ト層２５を形成した（ｇ）。このとき、ブラインドビア
ホール８の周囲は、その周囲に直径１３０μｍを残して
１５μｍの厚さにフォトソルダレジスト層２５を形成し
た。この直径１３０μｍ内に露出するＡｕめっき１９に
はんだボール２１を設けた。
【００２４】次に、図４のようにして製作した両面配線
ＴＡＢ用テープの評価結果について説明する。
ＴＡＢ用テープの評価結果について説明する。
【００２５】−５５℃の温度で３０分間の保持と、＋１
５０℃の温度で３０分間保持する動作を１サイクルと
し、これを１０００サイクル行って温度サイクル試験を
実施した。同時に、２００、５００、１０００の各サイ
クルで電気銅めっき１７ａの導通抵抗の変化を測定し
た。この結果、電気銅めっき１７ａには導通抵抗の増加
が見られず、電気銅めっき１７ａは熱ストレスによる信
頼性を有していることが確認できた。また、温度８５℃
及び湿度８５％の環境下で、ＤＣバイアス５０Ｖによる
マイグレーション試験を１０００時間実施した。この結
果、電気銅めっき１７ａに導通破壊は生ぜず、２層配線
層の絶縁破壊もなかった。以上の様に、本発明によれ
ば、高信頼の両面配線ＴＡＢ用テープを提供できること
がわかった。
５０℃の温度で３０分間保持する動作を１サイクルと
し、これを１０００サイクル行って温度サイクル試験を
実施した。同時に、２００、５００、１０００の各サイ
クルで電気銅めっき１７ａの導通抵抗の変化を測定し
た。この結果、電気銅めっき１７ａには導通抵抗の増加
が見られず、電気銅めっき１７ａは熱ストレスによる信
頼性を有していることが確認できた。また、温度８５℃
及び湿度８５％の環境下で、ＤＣバイアス５０Ｖによる
マイグレーション試験を１０００時間実施した。この結
果、電気銅めっき１７ａに導通破壊は生ぜず、２層配線
層の絶縁破壊もなかった。以上の様に、本発明によれ
ば、高信頼の両面配線ＴＡＢ用テープを提供できること
がわかった。
【００２６】上記実施の形態においては、接着剤無しの
ポリイミドヘの両面銅貼り材の使用であったが、接着剤
有りの通常の組み合わせの銅箔／接着剤／ポリイミド／
接着剤／銅箔の構成材を使用しても良い。
ポリイミドヘの両面銅貼り材の使用であったが、接着剤
有りの通常の組み合わせの銅箔／接着剤／ポリイミド／
接着剤／銅箔の構成材を使用しても良い。
【００２７】本発明者らは、本発明を用いて、４００ピ
ンで信号層とグランド（或いは電源層）の２層を有し、
配線間が高絶縁抵抗（温度８５℃、湿度８５％で１００
０時間経過中の絶縁抵抗が１０9 Ω以上）で、微細配線
（配線間のピッチが１００μｍ以下）を有するＴＣＰテ
ープを製作し、これをロジック系のＬＳＩに採用したと
ころ、その信頼性の高さが確認できた。
ンで信号層とグランド（或いは電源層）の２層を有し、
配線間が高絶縁抵抗（温度８５℃、湿度８５％で１００
０時間経過中の絶縁抵抗が１０9 Ω以上）で、微細配線
（配線間のピッチが１００μｍ以下）を有するＴＣＰテ
ープを製作し、これをロジック系のＬＳＩに採用したと
ころ、その信頼性の高さが確認できた。
【００２８】また、上記実施の形態においては、ロジッ
ク系の２層配線（デバイスホール有り）ＴＣＰテープ或
いは、ロジック系の２層配線（デバイスホール無し）フ
リップチップ接続ＴＣＰテープの構成を示したが、本発
明は、液晶のドライバー用のＴＡＢテープにも応用可能
である。
ク系の２層配線（デバイスホール有り）ＴＣＰテープ或
いは、ロジック系の２層配線（デバイスホール無し）フ
リップチップ接続ＴＣＰテープの構成を示したが、本発
明は、液晶のドライバー用のＴＡＢテープにも応用可能
である。
【００２９】
【発明の効果】以上説明した通り、本発明の両面配線Ｔ
ＡＢ用テープによれば、片面からの電気銅めっきにより
ブラインドビアホール内の導電層を形成するようにした
ので、接続の信頼性（温度サイクルでの安定性）が高
く、安定した量産供給ができるようになる。また、Ｔ−
ＢＧＡテープは、高絶縁抵抗でしかも耐マイグレーショ
ン性に優れ、高い信頼性が得られる。更に、微細配線が
安価に行える。
ＡＢ用テープによれば、片面からの電気銅めっきにより
ブラインドビアホール内の導電層を形成するようにした
ので、接続の信頼性（温度サイクルでの安定性）が高
く、安定した量産供給ができるようになる。また、Ｔ−
ＢＧＡテープは、高絶縁抵抗でしかも耐マイグレーショ
ン性に優れ、高い信頼性が得られる。更に、微細配線が
安価に行える。
【図１】本発明の実施の形態に係る両面配線ＴＡＢ用テ
ープの主要部の構成を示す断面図である。
ープの主要部の構成を示す断面図である。
【図２】本発明の実施の形態に係る両面配線ＴＡＢ用テ
ープの他の例の主要部の構成を示す断面図である。
ープの他の例の主要部の構成を示す断面図である。
【図３】本発明の第１の実施例に係る両面配線ＴＡＢ用
テープの製作工程を示す説明図である。
テープの製作工程を示す説明図である。
【図４】本発明の第２の実施例に係る両面配線ＴＡＢ用
テープの他の製作工程を示す説明図である。
テープの他の製作工程を示す説明図である。
【図５】従来の第１の両面配線ＴＡＢ用テープを示す断
面図である。
面図である。
【図６】従来の第２の両面配線ＴＡＢ用テープにおける
ブラインドビアホールの製作工程を示す説明図である。
ブラインドビアホールの製作工程を示す説明図である。
【図７】従来の第３の両面配線ＴＡＢ用テープにおける
ブラインドビアホールの製作工程を示す説明図である。
ブラインドビアホールの製作工程を示す説明図である。
５ 銅箔信号層 ６ アウターリード ７ ポリイミド層（ベースフィルム） ８ ブラインドビアホール １３ グランド層（又は電源層） １６ デバイスホール １７，１７ａ 電気銅めっき １８ 陽極板 １９ Ａｕめっき ２０ はんだバンプ ２１ はんだボール ２３，２５ フォトソルダレジスト ２４ 切り込み溝 ２６ 両面配線ＴＡＢ用テープ
Claims (5)
- 【請求項１】 両面にファインピッチの部分を有する所
定の配線パターンの配線層が形成されたベースフィルム
と、 前記両面の配線層の１つをブラインド層として前記ベー
スフィルムに形成された所定数のブラインドビアホール
と、 前記両面の配線層の残りの１つを陰極として前記残りの
１つの方から前記ブラインドビアホールの内壁面及び前
記ブラインド層のブラインド面に形成された電気銅めっ
き層とを有することを特徴とする両面配線ＴＡＢ用テー
プ。 - 【請求項２】 前記電気銅めっき層は、前記ブラインド
ビアホールの内壁面にくさび状に食い込んで設けられて
いる部分を含むことを特徴とする請求項１記載の両面配
線ＴＡＢ用テープ。 - 【請求項３】 前記ファインピッチの部分は１００μｍ
以下の配線間ピッチを有し、前記ブラインドビアホール
は３０〜５００μｍの直径を有し、前記配線層は２〜３
５μｍの厚みを有し、前記ベースフィルムは７５μｍ以
下の厚みを有することを特徴とする請求項１又は２記載
の両面配線ＴＡＢ用テープ。 - 【請求項４】 前記電気銅めっき層は、電流密度を２Ａ
／ｄｍｍ以上にして形成されることを特徴とする請求項
１記載の両面配線ＴＡＢ用テープ。 - 【請求項５】 前記ベースフィルムは、デバイスホール
が形成されていることを特徴とする請求項１記載の両面
配線ＴＡＢ用テープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9262517A JPH11102937A (ja) | 1997-09-26 | 1997-09-26 | 両面配線ｔａｂ用テープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9262517A JPH11102937A (ja) | 1997-09-26 | 1997-09-26 | 両面配線ｔａｂ用テープ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102937A true JPH11102937A (ja) | 1999-04-13 |
Family
ID=17376913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9262517A Pending JPH11102937A (ja) | 1997-09-26 | 1997-09-26 | 両面配線ｔａｂ用テープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11102937A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242790A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Cable Ltd | 半導体装置用両面配線テープキャリアおよびその製造方法 |
| JP2009110980A (ja) * | 2007-10-26 | 2009-05-21 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法。 |
| CN103732011A (zh) * | 2013-12-24 | 2014-04-16 | 广州兴森快捷电路科技有限公司 | 印制线路板盲孔的制作方法 |
| JP2020053665A (ja) * | 2018-09-27 | 2020-04-02 | ▲き▼邦科技股▲分▼有限公司 | 基板とチップの圧着方法、及び圧着装置 |
-
1997
- 1997-09-26 JP JP9262517A patent/JPH11102937A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242790A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Cable Ltd | 半導体装置用両面配線テープキャリアおよびその製造方法 |
| JP2009110980A (ja) * | 2007-10-26 | 2009-05-21 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法。 |
| US8102046B2 (en) | 2007-10-26 | 2012-01-24 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| CN103732011A (zh) * | 2013-12-24 | 2014-04-16 | 广州兴森快捷电路科技有限公司 | 印制线路板盲孔的制作方法 |
| JP2020053665A (ja) * | 2018-09-27 | 2020-04-02 | ▲き▼邦科技股▲分▼有限公司 | 基板とチップの圧着方法、及び圧着装置 |
| CN110958782A (zh) * | 2018-09-27 | 2020-04-03 | 颀邦科技股份有限公司 | 基板与芯片的压合方法及其压合装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993148A (en) | Method of manufacturing a circuit board | |
| US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
| US4935312A (en) | Film carrier having tin and indium plated layers | |
| US7523548B2 (en) | Method for producing a printed circuit board | |
| KR20060024374A (ko) | 프린트 배선 기판, 그 제조 방법 및 회로 장치 | |
| US20090044971A1 (en) | Printed Wiring Board, Process for Producing the Same and Usage of the Same | |
| US5541368A (en) | Laminated multi chip module interconnect apparatus | |
| KR100705637B1 (ko) | 플렉시블 배선 기재 및 그 제조 방법 | |
| JP4388611B2 (ja) | 銅被膜からなる配線を有するプリント配線板およびその製造方法、並びに銅被膜からなる回路を有する回路板 | |
| JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
| JP3075484B2 (ja) | プリント配線板の製造方法 | |
| US3850711A (en) | Method of forming printed circuit | |
| JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JP3813497B2 (ja) | バンプ形成方法および半導体装置の実装構造体 | |
| JP3733644B2 (ja) | ２層配線基板及びその製造方法 | |
| JP3709035B2 (ja) | ２層配線基板、及びその製造方法 | |
| JPH10125817A (ja) | ２層配線基板 | |
| WO2002085081A1 (en) | Printed circuit board and production method therefor, and laminated printed circuit board | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| KR100511965B1 (ko) | 테이프기판의 주석도금방법 | |
| JP2811112B2 (ja) | 半田供給板 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| CN120376417A (zh) | 嵌入式基板制备方法及嵌入式基板 | |
| JPH05136212A (ja) | Ｔａｂ用テープキヤリアの製造方法 |