JPH05215607A

JPH05215607A - フォトダイオードアレイ

Info

Publication number: JPH05215607A
Application number: JP4162656A
Authority: JP
Inventors: Hubert Kuderer; ヒュベルト・クデレール; Stefan Rohrer; シュテファン・ローレル
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1991-06-20
Filing date: 1992-06-22
Publication date: 1993-08-24
Also published as: DE69111800D1; US5303027A; EP0519105A1; DE69111800T2; EP0519105B1; ES2076414T3

Abstract

(57)【要約】【目的】スペクトル歪を回避し、相関ノイズ源を完全
に補償してＳ／Ｎ比を向上させ、クロマトグラフ分析に
おける定量結果を改善させる。【構成】複数の nチャネルからなるフォトダイオード
アレイであり、各チャネルは、電流源2として働くよう
に逆バイアスされたフォトダイオード(以下ＰＤ）1を有
し、このＰＤ1により供給された光電流Iphを表す即ちＰ
Ｄ1への入射光の強度を表すデジタル出力信号DATAを供
給するA/D変換器を含む。A/D変換器は、可調整電流源
5、積分回路3,4、積分回路の出力信号Ｖoutを所定信号
Ｖthresholdと比較するコンパレータ7、コンパレータ7
の出力信号Ｖcompに応じて電流源5 を制御してＶout を
或る範囲内に保つ論理回路6からなる。電流源5は好適に
は積分回路3,4 との間での電荷のダンプという形態で電
流を供給する。一方向のダンプ数がカウンタ8によりカ
ウントされて光電流Iphのデジタル測定値となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、請求項１の序文に基づ
くフォトダイオードアレイに関するものである。フォト
ダイオードアレイは、一般には、個々の感光素子が捕ら
えた光の強度を表す出力信号を発生する、感光素子の線
形配列である。フォトダイオードアレイは、例えば、分
析すべきサンプルを通り、その後、回折格子によって回
折された光を検出する分光光度計に用いられる。

【０００２】

【従来の技術】フォトダイオードアレイを用いた分光光
度計は1984年４月の Hewlett-PackardJournal に掲載の
「A High-Speed Spectrophotometric LC Detector 」に
よって公知のものである。この公知の分光計は、クロマ
トグラフ用カラムから溶出する物質を分析するため、液
体クロマトグラフに用いられる。この分光計の場合、カ
ラムから溶出するサンプルが通るサンプルセルに、幅広
スペクトルの紫外線及び可視光線を透過させる。サンプ
ルセルの透過後、サンプル物質によって変更された放射
線のスペクトルが、異なる波長の光線を異なる方向に向
ける回折格子によって導き出される。フォトダイオード
の線形アレイは回折格子によって回折された光を受容す
るように配置される。従って、各ダイオードは、異なる
波長範囲に対応する光を受容する。

【０００３】上述の分光光度計に用いられているフォト
ダイオードアレイは、「自己走査フォトダイオードアレ
イ」タイプのものである。このような自己走査フォトダ
イオードアレイは、半導体材料上に形成され、複数のフ
ォトセルからなるものである。その各フォトセルは、感
光素子（フォトダイオード）と、フォトダイオードの接
合容量を表しまた半導体チップ上に別個に追加されるコ
ンデンサとから構成される。フォトセルは電子スイッチ
を介して共通出力ライン（ビデオライン）に接続され、
この出力線は更に外部電荷増幅器に接続されている。個
々のフォトセルのスイッチはシフトレジスタによって制
御され、そのシフトレジスタのクロック信号に従ってフ
ォトセルの順次読み出しが行われる。動作時には、最初
に一定値まで充電されているフォトセルのコンデンサ
は、光の入射時にフォトダイオードが生成する電流によ
って放電される。これらのコンデンサは周期的に初期値
まで再充電され、これにより、積分期間中にフォトダイ
オードに入射した光の量が、その転送された電荷の量に
よって表される。コンデンサの再充電は、アレイの一端
におけるフォトセルから始めてそのアレイの他端におけ
るフォトセルまで順次行われる。フォトセルへの電荷の
転送によって、電荷増幅器の出力における電圧に変化が
生じ、その結果、フォトダイオードにおける光の強度を
表す信号が発生する。次にこの信号が、アレイをなす全
てのフォトダイオードに共通のアナログデジタル（Ａ／
Ｄ）変換器によって、デジタル信号に変換される。こう
して得られたデジタル信号は更にデータ処理手段によっ
て処理され、分析すべきサンプルに対応するスペクトル
を生成することが可能になる。

【０００４】第２のタイプのフォトダイオードアレイ
は、いわゆる「ランダムアクセスフォトダイオードアレ
イ」である。これらの構造は、共通ビデオラインとそれ
に続く共通の電荷増幅器及びＡ／Ｄ変換器に接続された
複数のフォトセルから構成されているという点で自己走
査フォトダイオードアレイに類似している。自己走査フ
ォトダイオードアレイとの相違は、フォトセルのスイッ
チを制御する方法にある。即ち、シフトレジスタの代わ
りに、起動させるべきスイッチをランダムに選択してフ
ォトセルを任意の順序で選択できるようにすることが可
能なアドレスデコーダが用いられる。

【０００５】第３のタイプのフォトダイオードアレイ
は、いわゆる「多素子フォトダイオードアレイ」であ
る。これらは、シリコンチップ上に線形配列された約５
０未満の多数のフォトダイオードから構成され、そのチ
ップ上にはそのフォトダイオードアレイを動作させる回
路が追加的に設けられていないのが普通である。各フォ
トダイオードの一方の側面はチップから直接引き出さ
れ、他方の側面はチップ上の基板に共通に接続されてい
る。これらのフォトダイオードアレイは２つのモードで
動作させることが可能である、即ち、第１のモードで
は、各フォトダイオードは、信号調整の働きをする演算
増幅器に接続される。これらの増幅器の出力信号は、時
間多重化されて共通のＡ／Ｄ変換器に供給される。増幅
器が各フォトセルに関連しているため、その構成は極め
て複雑となる。より単純な代替構成の場合には、フォト
ダイオードアレイと共通の演算増幅器との間にマルチプ
レクサが配置される。しかしながら、この構成では信号
の忠実度が損なわれる。

【０００６】従って、多素子フォトダイオードアレイは
サンプリングモードで動作し、一方、自己走査及びラン
ダムアクセスフォトダイオードアレイは積分モードで動
作し、即ち、異なるフォトセルからの信号の処理時に、
フォトセルの光電流が蓄積される。

【０００７】

【発明が解決しようとする課題】積分モードで動作する
フォトダイオードアレイ、即ち、自己走査及びランダム
アクセスフォトダイオードアレイは、下記のスペクトル
歪と呼ばれる問題を生じるものである。

【０００８】このスペクトル歪の問題は、分析すべきサ
ンプルが時間の関数として変化する分光光度計において
生じる。その典型的な例が、液体クロマトグラフのカラ
ムから溶出するサンプル物質を検出するのに用いられる
分光光度計である。この場合、異なる時間に分光光度計
によって異なるサンプル成分が検出され、更に、純粋な
サンプル物質であっても、その対応するサンプル濃度
は、アップエッジ、頂点、及びダウンエッジを有するク
ロマトグラフピークに基づく時間の関数である。積分フ
ォトダイオードアレイにおける個々のフォトセルからの
信号が順次処理されるので、スペクトルの短い波長に対
応する、アレイの一方の側におけるフォトダイオード
は、他方の側におけるフォトダイオードが波長の長い放
射線をモニタする前に、波長の短い放射線をモニタす
る。カラム内で分離される或る物質に対応するクロマト
グラフピークをモニタする場合、そのピークの頂点にお
いて得られる結果的な波長スペクトル（頂部スペクト
ル）は、そのピークのアップエッジで得られるスペクト
ル（滑昇スペクトル）とは異なり、また、そのピークの
ダウンエッジで得られるスペクトル（滑降スペクトル）
とも異なる。滑昇スペクトルの場合、低い波長から高い
波長へと進むスペクトルの累積中にサンプルの濃度が高
まるので、高い波長が過剰に強調されることになる。ま
た滑降スペクトルの場合には、サンプル濃度が下がり、
高い波長の処理時に低いサンプル濃度が低い波長の処理
時に比べて有効になるので、低い波長が過剰に強調され
ることになる。サンプル物質は、測定されたスペクトル
と電子ライブラリに記憶されているスペクトルとの比較
によって識別されるので、未知のサンプル物質を識別す
る能力が上述のスペクトル歪によって制限される。

【０００９】液体クロマトグラフィの場合、２つの異な
るサンプル成分がクロマトグラフ用カラムにおいて完全
に分離されないために、クロマトグラムにおける対応す
るピークが分解されずに単一のピークが形成されるとい
うことが発生する場合がある。クロマトグラムにおける
ピークが単一の成分を表すものか又は複数の成分を表す
ものかを判定する方法が「ピーク純度チェック」であ
る。このピーク純度チェックは、ピークの滑昇波長スペ
クトルと、対応するサンプル濃度における滑降スペクト
ルとを比較することである。両方のスペクトルがほぼ一
致すれば、クロマトグラフのピークが単一の成分を表し
ていることが立証される。一方、スペクトルスキャンが
一致しなければ、別の成分がピークに影響を及ぼしてい
ることが強く示されていることになる。上述のスペクト
ル歪のため、ピーク純度チェックは、積分期間における
サンプル濃度の変化が小さい場合か、又はサンプル物質
の流れを停止させることによりサンプル濃度がしばらく
の間一定に保たれている場合にしか適用することができ
ない。分離カラム及びサンプルセルを通る流れを停止さ
せるということは、クロマトグラフ測定の量的確度を損
なわせる障害を発生させるので、望ましくない場合が多
い。

【００１０】スペクトル歪の上述の問題に対処する先行
技術によるアプローチが、ＥＰ−Ａ−０１９２２０
０に示されている。この先行技術によれば、フォトダイ
オードアレイは、３５のフォトダイオードを備えた多素
子フォトダイオードであり、、その各フォトダイオード
は、信号調整用の演算増幅器と、その演算増幅器の出力
信号をサンプリングして保持するサンプル及びホールド
回路とに接続される。サンプル及びホールド回路の出力
信号は、多重スイッチによって多重化され、次いで単一
のＡ／Ｄ変換器によってデジタル信号に順次変換され
る。この既知の装置の回路構成は極めて複雑である。こ
れは、各フォトダイオード毎に演算増幅器とサンプル及
びホールド回路とを必要とするだけでなく、フォトダイ
オード及び高性能Ａ／Ｄ変換器の数に対応する多数のチ
ャネルを備えたマルチプレクサを必要とするためであ
る。更に、全ての電子コンポーネントがプリント回路基
板上に個別に形成されるので、広い基板スペース及び大
量の電源が必要になる。

【００１１】既知のフォトダイオードアレイに関するも
う１つの問題は、フォトダイオードに入射する光に対応
する信号のＡ／Ｄ変換に起因するものである。上述の全
てのタイプのフォトダイオードアレイにおいては、個々
のフォトダイオードからの信号を順次変換する単一のＡ
／Ｄ変換器が用いられている。分光光度測定用途に用い
られるフォトダイオードの数は、極めて多い（１０２４
まで）ので、Ａ／Ｄ変換器の変換速度が極めて高速でな
ければならず、例えば、各フォトダイオードにつき１０
０データポイント／秒の時間分解能を得るためには１０
０ｋＨｚ以上となる。更に、分光光度測光用途において
高い測定精度を確保するためには、分解能が高くなけれ
ばならず（好適には１６ビットを超える）、また、良好
な線形性を確保しなければならない。これらの要件を十
分に満たすためには、複雑で高価なＡ／Ｄ変換器が必要
になる。速度と分解能との間の妥協策とする一方、コス
トと複雑さとの間の妥協策として、ほとんどの従来のフ
ォトダイオードアレイは、「逐次近似」タイプのＡ／Ｄ
変換器を用いている。しかし、そのようなＡ／Ｄ変換器
は、「ミッシングコード(missing codes）」として知ら
れる微分非線形性（differential non-linearities）を
被ることになる。Ａ／Ｄ変換におけるこうした誤差は、
強度のわずかな差を測定しなければならない化学分析用
の分光測光における検出限界に制限を加えることにな
る。

【００１２】先行技術に関連し、本発明の目的は、請求
項１の序文に示すように、先行技術における上述の欠点
を回避する、とりわけ、スペクトル歪をほぼ回避するフ
ォトダイオードアレイを提供することにある。

【００１３】

【課題を解決するための手段】本発明によれば、この目
的は請求項１の特色をなす特徴によって解決される。本
発明の基本をなす原理によれば、各フォトダイオードに
は、フォトダイオードに入射する光の強度に対応する信
号をデジタル信号に変換するため、独立したＡ／Ｄ変換
器が接続されている。Ａ／Ｄ変換器が各フォトダイオー
ドに関連しているので、アレイをなす全てのフォトダイ
オードについて光の強度値を表すデジタル信号を同時に
発生させることが可能となる。これは、こうしたデジタ
ル信号が順次発生する先行技術によるフォトダイオード
アレイとは対照的である。このため、本発明のフォトダ
イオードアレイは、先行技術による信号遅延を回避し、
こうした遅延によって生じるスペクトル歪を回避する。

【００１４】更に、Ａ／Ｄ変換の速度に関する要件は、
本発明の場合には、複数のフォトダイオードからの信号
を極めて迅速に変換することにより最初のフォトダイオ
ードからの信号の変換と最後のフォトダイオードからの
信号の変換との間の時間遅延があまり大きくならないよ
うにしなければならない先行技術に比べると、それほど
高くはないので、本発明によれば、積分タイプのＡ／Ｄ
変換器をフォトダイオードアレイに用いることができ
る。こうした積分タイプのＡ／Ｄ変換器は、線形性が極
めて高いという利点を有し、従って、逐次近似タイプの
Ａ／Ｄ変換を用いた既知のフォトダイオードアレイに比
較して大幅に改善されたものとなる。

【００１５】本発明の望ましい実施例の場合、フォトダ
イオードは、逆バイアスがかけられ、入射光レベルに比
例した電流を有する電流源として機能する。本実施例に
よるＡ／Ｄ変換は次のようにして実施される。即ち、各
フォトダイオードが、この電流に対応した電荷を連続的
に累積する積分器の加算ノードに接続されている。可調
整電流をフォトダイオードからの電流に重畳させるため
に可制御電流源が設けられており、その重畳電流の大き
さ及び極性は積分器の出力信号を所定のレベルに保つよ
うに選択される。可制御電流源は、電荷を積分器にダン
プし及び積分器から電荷をダンプするか、又はそのいず
れかを行う電荷ダンプ機構として設計されていることが
好適である。積分器の出力信号は定期的に所定の信号レ
ベルと比較され、これらの比較に応答して、積分器への
及び／又は積分器からの電荷のダンプが、出力信号を所
定レベルに保持するために実施される。所定の時間間隔
におけるこうしたダンプの数はカウントされる。この数
は、光電流のデジタル表現であり、従って、フォトダイ
オードに入射する光の強度のデジタル表現である。上述
のＡ／Ｄ変換技法は、積分タイプのものであり、従っ
て、変換プロセスの極めて良好な線形性が確保される。

【００１６】電荷ダンプ回路は、積分器への電荷のダン
プと積分器からの電荷のダンプとを行うバイポーラ方式
で設計することもできるし、また、一方向にしか電荷の
ダンプを行わないユニポーラ方式で設計することもでき
る。前者の場合、そのダンプ回路はコンデンサ及び４つ
のスイッチを用いて形成することができるが、後者の場
合は２つのスイッチ及びコンデンサで十分である。

【００１７】要するに、本発明は先行技術に対して下記
の利点を提供するものである。

【００１８】Ａ／Ｄ変換器が各フォトダイオードに関連
しているので、１つのフォトダイオードからなる信号チ
ャネルのそれぞれについて同時の及び独立した動作が可
能であり、このため上述のスペクトル歪の問題が回避さ
れる。

【００１９】信号処理チャネルのそれぞれの同時かつ独
立した動作の特徴は、光学基準補償として知られる方法
の制限をなくすことにより、クロマトグラフ信号の定量
分析において極めて重量な利点を更に提供する。この方
法の場合、分析すべき成分が吸収することのない波長範
囲における基準信号を連続的にモニタして、該成分が吸
収する波長範囲におけるサンプル信号から差し引く。こ
の光学基準補償方法の場合、光源のフリッカノイズ、電
子の移動相及び温度ドリフトの屈折率による影響といっ
た測定システムにおける相関ノイズ及びドリフト源を抑
制することができる。これらの相関ノイズ及びドリフト
源の補償方法は、２つの調波の重畳理論から周知のよう
に、サンプル波長の信号と基準波長の信号とが同相であ
ることを必要とする。積分フォトダイオードアレイの個
々のフォトダイオードからの信号が順次処理されるた
め、基準波長の信号は、サンプル波長の信号に比較して
遅延させられる。この結果として、相関ノイズ信号の周
波数に基づき基準信号の移相が生じる。修正信号の相関
ノイズ源の残りの振幅は、２つの信号のベクトル加算に
よって求められ、移相が９０〜１８０度の範囲である場
合には所定の周波数において増幅することもできる。こ
のため、この光学基準補償法は、先行技術によるフォト
ダイオードアレイに必ずしも有効とは限らない。しか
し、本発明による信号の同時処理の場合には、移相が生
じることはなく、相関ノイズ源を完全に補償することが
できる。その結果として、Ｓ／Ｎ比が向上し、従ってク
ロマトグラフ分析における定量結果が改善されることに
なる。

【００２０】各信号チャネルにＡ／Ｄ変換器が含まれて
いたとしても、その結果としての回路は、やはり単純な
ものであり、ほんのわずかな数の構成要素しか必要とし
ない。フォトダイオードはＡ／Ｄ変換器と共に単一のチ
ップ上に集積可能であるため、スペースを節約した構成
となる。その結果としてのチップサイズは、従来のフォ
トダイオードアレイと同一オーダーの大きさを有する。
１つの完全なチャネルを形成するのに必要な面積は、従
来のフォトダイオードアレイにおいて積分期間中に電荷
を蓄積するコンデンサを形成するのに必要な面積とほぼ
同一である。本発明のフォトダイオードアレイに用いら
れるコンデンサのサイズは、こうした従来の電荷蓄積コ
ンデンサより数桁も小さいオーダーを有する。フォトダ
イオードとＡ／Ｄ変換器を含む信号処理回路とを単一チ
ップ上に集積することが可能なため、Ａ／Ｄ変換器を備
えた信号処理回路が個別のプリント回路基板上に個別の
構成要素として配置される従来の装置に比べてコストが
低下することになる。

【００２１】単一の半導体チップ上に集積化する別の利
点は、信号電子回路の温度ドリフト挙動が改善される点
にある。これは、チップ上の全ての構成要素が、ほぼ同
じ温度にさらされるので、多くの構成要素のドリフトに
よる影響がキャンセルされるためである。

【００２２】本発明のフォトダイオードアレイは、信号
処理ステージが少数に保たれるため低ノイズになるとい
う別の利点を有する。低ノイズになるもう１つの要因と
して、本発明の望ましい実施例におけるＡ／Ｄ変換が、
ダンプ数と入射光の強度とが比例する電荷ダンプ機構に
よって行われるという事実がある。このため、ダンプ数
は、光の強度が弱ければ少なくなり、その結果、小さい
信号についてのＳ／Ｎ比が向上する。

【００２３】以下に本発明の実施例を図面を参照して一
層詳細に説明する。

【００２４】

【実施例】図１は本発明の一実施例によるフォトダイオ
ードアレイにおける信号処理チャネルを概略的に示すも
のであり、この信号処理チャネルは、フォトダイオード
１と、このフォトダイオード１からの信号をＤＡＴＡと
いう語で示されるデジタル出力信号に変換するための関
連するＡ／Ｄ変換器とから構成される。本発明の完全な
フォトダイオードアレイは、図１に示すタイプの複数の
ｎ個の同一の信号処理チャネルから構成される。ここで
ｎは、数百から千程度のオーダーを有する可能性のあ
る、アレイのフォトダイオードの個数である。ｎ個のフ
ォトダイオードを備えたｎ個の信号処理チャネルは、単
一の半導体チップ上に集積可能なものである。図１０及
び図１１に本発明による完全なフォトダイオードアレイ
を示す。図１に示すように、フォトダイオード１は、逆
バイアスされ、電流源２により記号で示す電流源の働き
をする。この電流は入射光レベルに比例する。フォトダ
イオード１は、フィードバックループにおける演算増幅
器３及びコンデンサ４からなる積分器の加算ノード10に
接続されている。フォトダイオードのバイアス電圧は、
加算ノード10における電圧Ｖｓｕｍ（仮想Ｖｒｅｆ）に
対応する。論理回路６の出力信号に応答して制御可能な
もう１つの電流源５が設けられている。論理回路６の入
力はコンパレータ７の出力に接続されており、該コンパ
レータ７の一方の入力信号は積分器３，４の出力信号Ｖ
ｏｕｔであり、他方の入力信号は所定の信号Ｖｔｈｒｅ
ｓｈｏｌｄである。図１に示す回路は、積分器３、４の
出力信号Ｖｏｕｔを所定値Ｖｔｈｒｅｓｈｏｌｄに保つ
ように動作する。これを達成するため、論理回路６が電
流源５を制御して、定期的に電荷を積分器へ及び／又は
積分器から電荷をダンプするようにする。所定の積分時
間中に積分器へとダンプされる電荷パケットの数は、カ
ウンタ８によってカウントされ、この電荷パケット数
は、フォトダイオード１によって生成される光電流Ｉｐ
ｈのデジタル測定値である。本発明に実施例によれば、
積分時間の長さは、プログラム可能であり、Ａ／Ｄ変換
器の分解能を決定する。積分時間は２ⁿに比例する。こ
こで、ｎはビット数で表したＡ／Ｄ変換器の分解能であ
る。

【００２５】図２には、電流源５の特定の実施例をより
詳細に示した図１の回路が示されている。この実施例に
より、電流源５から積分器３，４への電荷の転送（ダン
プ）だけでなく、積分器３，４からの電荷の転送も可能
になる。以下で「パイポーラ」と称する本実施例では、
両方の極性の入力電流を処理することが可能である。電
流源又は「ダンプ機構」は、スイッチ式コンデンサ技法
によって実現され、コンデンサＣｄ及び４つのスイッチ
Ｓ１，Ｓ２，Ｓ３，Ｓ４から構成される。電流は、まず
スイッチＳ２，Ｓ３を閉じてコンデンサＣｄを電圧Ｖｄ
まで充電し、次にスイッチＳ１，Ｓ４を閉じて電荷を積
分器にダンプすることによって、積分器の加算ノードに
送り込まれる。

【００２６】積分器への又は積分器からのこうした電荷
転送についてのスイッチＳ１〜Ｓ４のスイッチング動作
を図３及び図４のタイミングチャートに示す。ここで、
ｇ１〜ｇ４はスイッチＳ１〜Ｓ４を動作させる制御信号
をそれぞれ表すものである。図３は電荷が積分器にダン
プされる状況を示し、図４は積分器から電荷がダンプさ
れる状況を示すものである。信号ｇ１〜ｇ４におけるパ
ルスは閉じたスイッチを表している。

【００２７】積分器に電荷を転送する場合、コンデンサ
ＣｄをＶｒｅｆまで充電するためにスイッチＳ２，Ｓ３
を閉じる。次にスイッチＳ１，Ｓ４を閉じることにより
積分器に電荷をダンプする。図３において、充電段階及
びダンプ段階は、それぞれ「充電」及び「ダンプ」で示
されている。図４によれば、まずスイッチＳ１，Ｓ３を
閉じてコンデンサＣｄを電圧Ｖｓｕｍ（仮想Ｖｒｅｆ）
まで充電し、引き続きスイッチＳ２，Ｓ４を閉じて電荷
を空にすることにより、積分器から電荷が除去される。

【００２８】光電流ＩｐｈのＡ／Ｄ変換は下記のように
行われる。コンパレータ７を定期的に動作させて、その
入力におけるＶｏｕｔとＶｔｈｒｅｓｈｏｌｄの比較を
行い、ＶｏｕｔがＶｔｈｒｅｓｈｏｌｄより大きい場合
に論理「１」に対応する出力信号Ｖｃｏｍｐを生成し、
ＶｏｕｔがＶｔｈｒｅｓｈｏｌｄより小さい場合には論
理「０」に対応する出力信号Ｖｃｏｍｐを生成する。Ｖ
ｃｏｍｐが論理「１」に対応する場合、論理回路６がそ
れに対応するスイッチＳ１及びＳ４の動作を行うことに
より積分器へのダンプを開始する。これにより積分器の
出力に負の電圧ステップが生じることになる。Ｖｃｏｍ
ｐが論理「０」に対応する場合には、論理回路６が積分
器からのダンプを開始する。この負のフィードバック特
性によって、積分器の出力信号Ｖｏｕｔは常にＶｔｈｒ
ｅｓｈｏｌｄのまわりの所定の電圧範囲内に留まること
になる。この範囲は積分器内のコンデンサの容量Ｃｉｎ
ｔ及びダンプされる電荷の量によって決まる。光電流Ｉ
ｐｈがゼロに等しければ、積分器からのダンプ数は積分
器へのダンプ数に等しい。フォトダイオードにより積分
器の加算ノードから光電流が送出される場合には、積分
器へのダンプ数が積分器からのダンプ数を超えることに
なる。光電流が、Ａ／Ｄ変換器の動作範囲の上限（Ｉｐ
ｈｍａｘ）に等しい場合には、全てのダンプが積分器に
対して行われる。Ｉｐｈｍａｘを超えると、光電流によ
って蓄積された電荷が、積分器へダンプ可能な電荷の量
を超えることになる。この上限は、（主クロック周波
数、即ち図２の信号Ｍｃｌｋによって決定される）ダン
プサイクルの期間、ダンプコンデンサの容量Ｃｄ、及び
Ｖｒｅｆによって決まる。Ｖｒｅｆ及びダンプコンデン
サの容量は一定であるが、クロック周波数は、フォトダ
イオードに入射する放射線の強度に適合させるため、外
部の発信器によって選択することができる。

【００２９】光電流を表すデジタルデータは、積分時間
中に一方向のダンプをカウントすることによって生成さ
れる。このカウントはカウンタ８によって行われる。積
分器へ又は積分器から電荷をダンプするための完全なダ
ンプサイクルは、信号Ｍｃｌｋの６クロックサイクルか
ら構成され、即ち、充電段階（コンデンサを充電する）
のための２クロックサイクルと、ダンプ段階（積分器へ
又は積分器から電荷のダンプを行う）のための２クロッ
クサイクルと、両方の段階を分離するための２クロック
サイクルとから構成される。コンパレータ７は、必ずダ
ンプ段階の終了時に起動され、次のダンプを積分器に対
して行うか、あるいは積分器から行うかの判定を論理回
路６に行わせ、引き続きこうしたダンプを行う。

【００３０】図５は、一方向専用のダンプ機構を備えた
本発明の実施例を示すものである。以下で「ユニポー
ラ」と称するこの実施例は、そのダンプ機構（又は電流
源）が、４つのスイッチを必要とする上述のバイポーラ
の実施例に対し、２つのスイッチだけしか必要としない
という利点を有する。フォトダイオード１の電気的構成
は、光電流Ｉｐｈが積分器３，４の加算ノードから送出
されるようになっている。これは、供給電圧Ｖｄｄと積
分器３，４の反転ノードとの間にフォトダイオード１を
接続することにより達成される。この場合にはフォトダ
イオード１の両端の逆バイアス電圧Ｖｂｉａｓは、Ｖｂ
ｉａｓ＝Ｖｄｄ−Ｖｒｅｆとなる。電流源は、コンデン
サＣｄとスイッチＳ１及びスイッチＳ２から構成され
る。ユニポーラの実施例における残りの回路は、図２に
示すバイポーラの実施例における回路に対応する。積分
器から電荷をダンプするためのスイッチングシーケンス
は、まずスイッチＳ１を起動させてコンデンサＣｄを電
圧Ｖｓｕｍまで充電し、次にスイッチＳ２を起動させて
コンデンサを零位にするというステップからなる。１回
のダンプによって積分器から除去される電荷量Ｑｄは、
Ｑｄ＝Ｖｒｅｆ・Ｃｄとなる。ここで、演算増幅器３は
理想的に機能し、Ｖｓｕｍ＝Ｖｒｅｆであると仮定す
る。

【００３１】バイポーラの実施例の場合と同様に、光電
流に対応するデジタルデータは、一方向におけるダンプ
数、即ちこの場合には積分器からのダンプ数をカウント
することによって生成される。ユニポーラの実施例のも
う１つの利点は、バイポーラの実施例に比べてスイッチ
ング動作回数が減少することによるＳ／Ｎ比の向上であ
る。

【００３２】図６及び図７は、図５に示すユニポーラ回
路の別の実施例を示すものである。これらの実施例は、
フォトダイオード１からの光電流Ｉｐｈを増幅するため
の回路が追加されているという点で、図５の回路とは異
なる。こうした電流増幅回路を設けるのは、光電流の大
きさがフォトダイオードに入射する光の強度に応じて変
化するため、光強度の変動によってＡ／Ｄ変換器が必ず
しもその最適動作点で動作できるとは限らなくなるから
である。しかし、電流を増幅すれば、弱い入射光の強度
による光電流が、強い入射光の強度による光電流に比べ
て大きく増幅されるので、Ａ／Ｄ変換器を最適条件で動
作させることが可能になる。

【００３３】図６は、当業界でウィルソン電流ミラーと
して知られる光電流を増幅する電流増幅器の一実施例を
示すものである。この回路は、同図に示すように、供給
電圧Ｖｄｄ及びフォトダイオード１に接続された４つの
ＭＯＳトランジスタＴ１〜Ｔ４から構成される。この構
成における電流の利得係数は、一対のトランジスタＴ
１，Ｔ２のチャネル長Ｌとチャネル幅Ｗとの縦横比によ
って決まる。利得係数、即ち光電流Ｉｐｈと増幅電流Ｉ
ｉｎとの比は、ｇ＝Ｉｐｈ／Ｉｉｎ＝Ｌ１／Ｌ２・Ｗ２／Ｗ１によって求められる。トランジスタＴ１，Ｔ２の縦横比
を適切に設計することによって、５０までの利得係数を
簡単に得ることができる。数々の利点の中でも、とりわ
け、単純な回路設計が、ウィルソン電流ミラーの利点で
ある。

【００３４】図７は、図６に示した電流増幅器を改良し
たものを示すものであり、利得係数をプログラム可能と
したものである。これは、いくつかのミラートランジス
タ、例えば、４つのトランジスタＴ２ａ，Ｔ２ｂ，Ｔ２
ｃ，Ｔ２ｄを並列に配置し、及び該トランジスタをオン
／オフするためにその対応するスイッチＳａ，Ｓｂ，Ｓ
ｃ，Ｓｄを設けることにより達成される。トランジスタ
Ｔ２ａ，Ｔ２ｂ，Ｔ２ｃ，Ｔ２ｄの幾何学形状の縦横比
は、スイッチＳａ，Ｓｂ，Ｓｃ，Ｓｄにそれぞれ供給さ
れる電流Ｉａ，Ｉｂ，Ｉｃ，Ｉｄについて、下記の関係
が当てはまるよう、２進加重電流比が得られるように設
計される。

【００３５】Ｉａ＝Ｉｐｈ、Ｉｂ＝２・Ｉｐｈ、Ｉｃ＝
４・Ｉｐｈ、Ｉｄ＝８・ＩｐｈスイッチＳａ〜Ｓｄは別個に動作させることができるの
で、利得係数ｇ＝Ｉｉｎ／Ｉｐｈを１〜１５の範囲で１
ずつ調整することが可能である。

【００３６】所望の利得設定は、ラインＧＡＩＮ１，Ｇ
ＡＩＮ２，ＧＡＩＮ３，ＧＡＩＮ４を介して利得レジス
タ３０に与えられ、そこから論理回路６に送られ、該回
路６が、スイッチＳａ，Ｓｂ，Ｓｃ，Ｓｄを動作させる
ために対応する制御信号ｇａ，ｇｂ，ｇｃ，ｇｄをそれ
ぞれ送出する。論理回路６は更に、ダンプ回路のスイッ
チＳ１，Ｓ２のスイッチング動作を制御するため、出力
信号ｇ１，ｇ２を生成する。データレジスタ31は、光電
流のＡ／Ｄ変換によって得られるデータを受信するた
め、カウンタ８の出力に接続されている。

【００３７】引き続き、上述のバイポーラ及びユニポー
ラの実施例による光電流のＡ／Ｄ変換について、それぞ
れ図８及び図９を参照して説明を行う。図８は、図２に
示すようなバイポーラの実施例に関し、積分器３，４の
出力電圧Ｖｏｕｔを時間についてグラフで表したもので
あり、その上半分の波形と下半分の波形（Ａ１，Ａ２）
はそれぞれ異なる光電流に対応している。図９は、図５
に示すようなユニポーラの実施例に関し、積分器３，４
の出力電圧Ｖｏｕｔを時間についてグラフで表したもの
であり、その上半分の波形と下半分の波形（Ｂ１，Ｂ
２）はそれぞれ異なる光電流に対応している。

【００３８】図８及び図９の波形は、積分器への及び／
又は積分器からのダンプを表す上下動を示している。文
字ａ〜ｉで示す時間軸上の矢印は、平衡している積分器
の電荷を保つためにダンプを行うべきか否か、及びダン
プ方向をどうすべきかの決定を論理回路６が行う時点を
表している。図８は両方向におけるダンプを示し、一
方、図９は一方向だけのダンプを示している。結果的に
生じる波形が電圧Ｖｔｈｒｅｓｈｏｌｄのまわりの電圧
範囲内に留まるということがわかる。波形の傾き（ｍ
１、ｍ２、ｍ３、ｍ４で示す）は、光電流Ｉｐｈに比例
し、容量Ｃｉｎｔに反比例する。図示の例の場合、容量
Ｃｉｎｔが一定であるため、波形Ａ１，Ｂ１（ｍ１，ｍ
２の傾きをそれぞれ有する）は波形Ａ２，Ｂ２（ｍ３，
ｍ４の傾きをそれぞれ有する）より大きい光電流によっ
て生じる。

【００３９】光電流Ｉｐｈのデジタル値は、積分時間Ｔ
ｉｎｔ中の一方向（即ち、図８では正方向と負方向との
いずれか）のダンプ数をカウントし、それから下記の方
法でＩｐｈの値を計算することにより得られる。図８及
び図９は、全積分時間のうちのほんのわずかな部分のみ
を示したものであり、その全積分時間は、Ａ／Ｄ変換の
所望の分解能によって決まり、図８及び図９に示す時間
部分より数千倍も長くなる可能性のあるものである。

【００４０】指摘しておくべきは、本発明によるＡ／Ｄ
変換技法は、積分Ａ／Ｄ変換技法のような作用をするの
で線形性が良好であるという点である。

【００４１】下記において、Ａ／Ｄ変換プロセス及び結
果的な分解能を表すいくつかの公式が導き出される。

【００４２】まず、バイポーラの実施例について考察す
る。ここで下記の略語を使用する。Ｑｐｈ：積分時間Ｔｉｎｔ中に光電流によって蓄積
される電荷Ｑｄａｌｌ：積分器の平衡を保つためダンプ回路により
与えられる正味電荷量Ｎｔｏ：積分器へのダンプ数Ｎｆｒｏｍ：積分器からのダンプ数Ｑｔｏ：積分器への１回のダンプについての電荷パ
ケットの大きさＱｆｒｏｍ：積分器からの１回のダンプについての電荷
パケットの大きさ下記の関係が適用される。

【００４３】Ｑｐｈ＝ＱｄａｌｌＩｐｈ・Ｔｉｎｔ＝Ｎｔｏ・Ｑｔｏ−Ｎｆｒｏｍ・Ｑｆ
ｒｏｍＱｔｏ＝Ｑｆｒｏｍ＝Ｑｄ、及びＮｆｒｏｍ＝Ｎ−Ｎｔ
ｏと仮定する。ここで、Ｎは所定の積分期間Ｔｉｎｔに
おける両方向についての総ダンプ数。Ｎは、Ｎ＝Ｔｉｎ
ｔ／Ｔｄで表すことが可能である。ここで、Ｔｄは１回
のダンプの実行時間である。

【００４４】Ｉｐｈ・Ｔｉｎｔ＝Ｑｄ・（２・Ｎｔｏ−
Ｎ）Ｑｄ＝Ｖｒｅｆ・Ｃｄの場合（Ｃｄはダンプコンデンサ
の容量）には、Ｉｐｈ・Ｔｉｎｔ＝Ｖｒｅｆ・Ｃｄ・（２・Ｎｔｏ−
Ｎ）となる。この式をＮｔｏについて解くと、

【００４５】

【数１】

【００４６】となる。

【００４７】Ｖｒｅｆ、Ｃｄ、Ｔｄは一定で回路設計の
ディメンジョンによって決まるので、上述の式は、次の
ように表すことができる。

【００４８】Ｎｔｏ＝ｍ・Ｉｐｈ・Ｔｉｎｔ＋ｂ・Ｔｉｎｔ＝Ｔｉｎｔ・（ｍ・Ｉｐｈ＋ｂ）この式の形は、積分器へのダンプ数Ｎｔｏが、光電流の
大きさに比例するが、Ｎ／２のオフセットがあることを
示している。このオフセットを回避するため、（−１）
・Ｎ／２を表す値になるように変換の開始時にカウンタ
を簡単に初期化することができる。この修正されたアル
ゴリズムによれば、変換期間の終了時におけるカウンタ
の状態は光電流の大きさに比例する。

【００４９】Ａ／Ｄ変換器の分解能は下記のように定義
される。

【００５０】

【数２】

【００５１】上述の導き出された公式を用いると、下記
の式が「Ｉｐｈの範囲」及び「ＤＡＴＡの範囲」に適応
する。ここで、Ｉｐｈｍａｘ及びＩｐｈｍｉｎは、Ａ／
Ｄ変換器によって処理できる最大及び最小光電流であ
り、ＤＡＴＡの範囲は、対応するデジタルデータの間隔
である。

【００５２】Ｉｐｈの範囲＝Ｉｐｈｍａｘ−Ｉｐｈｍｉｎ

【００５３】

【数３】

【００５４】これにより、分解能について次の式が得ら
れる。

【００５５】

【数４】

【００５６】以下でユニポーラの実施例について考察す
る。ここでは下記の略語を用いる。Ｑｐｈ：積分時間Ｔｉｎｔ中に光電流Ｉｐｈにより
蓄積される電荷Ｑｄａｌｌ：積分器の平衡を保つためダンプ回路により
与えられる正味電荷量Ｎｄ：積分器からのダンプ数Ｑｄ：積分器からの１回のダンプについての電荷
パケットの大きさ次の関係が適用される。

【００５７】Ｑｐｈ＝ＱｄａｌｌＩｐｈ・Ｔｉｎｔ＝Ｎｄ・ＱｄＱｄ＝Ｖｒｅｆ・Ｃｄの場合には、Ｉｐｈ・Ｔｉｎｔ＝Ｖｒｅｆ・Ｃｄ・Ｎｄとなる。Ｎｄについてこの式を解くと、

【００５８】

【数５】

【００５９】となる。Ａ／Ｄ変換器の分解能は、

【００６０】

【数６】

【００６１】となる。

【００６２】指摘しておくべきは、ユニポーラの実施例
における分解能が、バイポーラの実施例の場合と同じ積
分時間Ｔｉｎｔ及び同じ値のＶｒｅｆ及びＣｄが用いら
れるものと仮定すれば、バイポーラの実施例に比べて２
倍も優れているということである。更に、積分器からの
ダンプ数Ｎｄは光電流Ｉｐｈに正比例し、バイポーラの
場合のようなオフセットもない。

【００６３】上述で導き出したように、バイポーラ及び
ユニポーラの実施例についてのＡ／Ｄ変換器の分解能
は、両方とも、Ｖｒｅｆ、Ｃｄ、及びＴｉｎｔにより決
まる。Ｖｒｅｆ及びＣｄを選択すれば、分解能は積分時
間Ｔｉｎｔのみにより決まる。これは、分解能のプログ
ラム可能なＡ／Ｄ変換器を形成することを表している。
分解能は、図１及び図５の実施例におけるカウンタ８の
初期化と、カウンタの状態の読み出しとの間の時間間隔
に対応する積分時間Ｔｉｎｔを制御することによって調
整可能である。

【００６４】以下において、図１０及び図１１のブロッ
ク図を参照しながら本発明の実施例による完全なフォト
ダイオードアレイを説明する。この実施例は、Ａ／Ｄ変
換を行うために電荷が一方向にしかダンプされない上述
のユニポーラモード用に設計されている。フォトダイオ
ードアレイはｎチャネル（チャネル１，…，チャネル
ｎ）から構成され、各チャネルには、フォトダイオード
（１，…，ｎ）と、光電流（Ｉｐｈ１，…，Ｉｐｈｎ）
の増幅及びＡ／Ｄ変換用の後続の回路が含まれている。
とりわけ、各チャネルは（以下の節の符号はチャネル１
に適用される）、プログラム可能電流増幅器50、電荷ダ
ンプ装置51、及び、積分回路52，53、コンパレータ54、
論理回路55、及びカウンタ56から構成される。この回路
は、上述のように機能して、フォトダイオード１からの
光電流のＡ／Ｄ変換を行う。更に、各チャネルには、各
チャネル毎に光電流についての増幅係数を記憶する利得
レジスタ57、及びＡ／Ｄ変換によって得られるデジタル
値を受容するデータレジスタ58が設けられている。本発
明の実施例によれば、チャネル数ｎは128 であるが、本
発明によるフォトダイオードは任意数のチャネル（即
ち、フォトダイオード）で構成することが可能であるこ
とが理解されよう。

【００６５】上述のｎ個のフォトダイオード及びそれに
対応するＡ／Ｄ変換回路は、単一の半導体チップ上に集
積することができ、これにより、チャネル内の各フォト
ダイオードに関連する回路は、空間を節約するようにフ
ォトダイオードに続いてチップ上に配置することが可能
である。このチップは、ＤＡＴＡ及びＡＤＤＲＥＳＳと
示された２本のバスラインと、ＤＡＴＡＲＥＡＤＹ、Ｒ
ＥＡＤ、ＷＲＩＴＥと示された３本の制御線を介してマ
イクロプロセッサ（図示せず）に接続するのが望まし
い。マイクロプロセッサとフォトダイオードアレイとの
間の通信はインターフェイス及び制御論理回路60によっ
て処理される。動作の原理は、ランダムアクセスメモリ
（ＲＡＭ）がマイクロプロセッサと通信を行う方法と類
似している。制御線ＷＲＩＴＥ上の論理「０」に対応す
る信号が、ＤＡＴＡバスから利得レジスタ（例えば57）
への利得情報の記憶を制御し、これにより、ＡＤＤＲＥ
ＳＳバス上の信号が、どの利得レジスタに利得情報を転
送するかを制御する。

【００６６】Ａ／Ｄ変換器の変換速度及び分解能に関連
した情報を受容する構成レジスタ61も設けられている。
この情報は、コード化表現で、ラインＣＯＮＦ１，ＣＯ
ＮＦ２を介して、ｎ個の論理回路の全て（例えば、論理
回路55）と、インターフェイス及び制御論理回路60とに
与えられる。データレジスタ（例えばデータレジスタ5
8）の読み出しは信号ＲＥＡＤによって制御される。信
号ＲＥＡＤが論理「０」に対応する場合、その関連する
信号ラインＯＥｉ（ｉは１〜ｎの数字）が能動状態にな
り、これによりＡＤＤＲＥＳＳバスに加えられたアドレ
スに従ってデータレジスタのトライステートバッファが
開き、対応するデータレジスタの内容がＤＡＴＡバス上
で利用可能となり、マイクロプロセッサによる利用が可
能になる。信号ＤＡＴＡＲＥＡＤＹは、積分時間の終了
時にＡ／Ｄ変換器によって生成された新しいデジタルデ
ータの利用可能性をマイクロプロセッサに示すために用
いられる。この信号は、割り込み信号として働いて、後
続の処理に備えてマイクロプロセッサにｎ個のチャネル
の全てからデジタルデータを順次読み出させる。

【００６７】インターフェイス及び制御論理回路60は、
クロックサイクルのカウントと構成レジスタ61に記憶さ
れているＡ／Ｄ変換器の分解能に関するパラメータ設定
から導き出された値を比較することにより、積分時間の
制御を行う。クロックサイクルは、インターフェイス及
び制御論理回路60の一部をなすクロックカウンタによっ
て記録される。選択された積分時間内におけるクロック
サイクル数Ｎｃｌｏｃｋは、Ｎｃｌｏｃｋ＝６・２ⁿで
表される。ここで、ｎはビット数でＡ／Ｄ変換器の分解
能を表し、係数６は、１回のダンプにつき６クロックサ
イクルが必要であることを表している。例えば、Ａ／Ｄ
変換器の分解能が１６ビットである場合、積分時間は３
９３２１６クロックサイクルに対応する。例えば、主ク
ロック周波数（信号Ｍｃｌｋ）が３９，２１６ＭＨｚの
場合、積分時間Ｔｉｎｔ＝１０ｍｓとなり、また変換速
度が１００Ｈｚとなる。

【００６８】積分時間の終了時に、インターフェイス及
び制御論理回路60は、ラインＳＴＲＯＢＥを介して各チ
ャネル論理回路（例えばチャネル論理回路55）にトリガ
信号を送出する。次いで各論理回路が、対応するダンプ
カウンタ（例えばカウンタ56）の内容を関連するデータ
レジスタ（例えば、レジスタ58）に記憶させる信号をラ
インＳＴＲＤｉ（ｉは１〜ｎの数）に送出する。信号Ｓ
ＴＲＤｉはまた、関連するダンプカウンタを次の積分期
間のために初期化する信号Ｃｌｒを対応する論理回路に
生成させる。それと同時に信号ＤＡＴＡＲＥＡＤＹが能
動状態となる。この信号は、構成レジスタ61にフラグ
（１ビット）をセットすることにより、マイクロプロセ
ッサからの応答信号によって非能動状態となる。

【００６９】各チャネルの論理回路（例えば回路55）
は、図７に示すタイプのプログラム可能電流増幅器を制
御する４つの制御信号ｇａｉ，ｇｂｉ，ｇｃｉ，ｇｄｉ
（ｉは１〜ｎの数）を生成する。更に、各論理回路は、
電荷ダンプ装置（例えば電荷ダンプ装置51）のスイッチ
を制御する２つの制御信号ｇ１ｉ、ｇ２ｉを生成する。
この場合、電荷ダンプ装置は図５に示すタイプのもので
ある。既述のように、各論理回路はまた、関連するカウ
ンタをクロックし及びリセットする信号（信号Ｃｌｒ及
びＣｌｋ）、及び、関連するデータレジスタにＡ／Ｄ変
換の結果を記憶させる信号を送出する。信号ｇ１ｉ及び
ｇ２ｉの波形は、電流増幅器によって供給される電流Ｉ
ｉｎによって決まる。

【００７０】

【発明の効果】本発明は上述のように、各チャネル毎に
個別のＡ／Ｄ変換器を設けるため、各信号チャネルにつ
いて同時の及び独立した動作が可能となり、これにより
光信号の処理における時間遅延に起因するスペクトル歪
を回避すると共に、相関ノイズ源を完全に補償してＳ／
Ｎ比を向上させ、クロマトグラフ分析における定量結果
を改善させることができる。

【図面の簡単な説明】

【図１】本発明によるフォトダイオードアレイにおける
信号処理チャネルの内の１つの概要を示す回路図であ
る。

【図２】図１における電流源をより詳細に示した回路図
である。

【図３】図２に示した電流源のスイッチング動作（電荷
が積分器へダンプされる状況）を示すタイミングチャー
トである。

【図４】図２に示した電流源のスイッチング動作（電荷
が積分器からダンプされる状況）を示すタイミングチャ
ートである。

【図５】図１における電流源の代替実施例をより詳細に
示した回路図である。

【図６】電流増幅器を追加して構成された図５の回路の
拡張例を示す回路図である。

【図７】電流増幅器をプログラム可能なものとした図６
の回路の拡張例を示す回路図である。

【図８】本発明による（図２のバイポーラ実施例に対応
する）光電流のＡ／Ｄ変換を示すタイミングチャートで
ある。

【図９】本発明による（図５のユニポーラ実施例に対応
する）光電流のＡ／Ｄ変換を示すタイミングチャートで
ある。

【図１０】本発明の実施例による完全なフォトダイオー
ド（一部）を示すブロック図である。

【図１１】本発明の実施例による完全なフォトダイオー
ド（図１０の残り部分）を示すブロック図である。

【符号の説明】

1,(n) フォトダイオード 3,4,(52,53) 積分器 6,55 論理回路 7,54 コンパレータ 8,56 カウンタ 50 プログラム可能電流増幅器 51 電荷ダンプ装置

フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所 // Ｈ０４Ｎ 1/028 Ａ 9070−5Ｃ

Claims

【特許請求の範囲】

【請求項１】複数のチャネルを有するフォトダイオード
アレイであって、その各チャネルが、入射光に応じて電
気的出力信号を出力するフォトダイオードと、このフォ
トダイオードの電気的出力信号を処理する回路とからな
り、前記フォトダイオードへの入射光の強度を表すデジ
タル出力信号を生成するアナログ・デジタル変換回路を
各チャネルが包含することを特徴とする、フォトダイオ
ードアレイ。