JPH05215816A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH05215816A JPH05215816A JP3322766A JP32276691A JPH05215816A JP H05215816 A JPH05215816 A JP H05215816A JP 3322766 A JP3322766 A JP 3322766A JP 32276691 A JP32276691 A JP 32276691A JP H05215816 A JPH05215816 A JP H05215816A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- register
- path
- paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 12
- 238000003745 diagnosis Methods 0.000 abstract description 2
- 239000000872 buffer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【構成】複数のスキャンパスと前記複数のスキャンパス
を制御する診断制御回路とを持つ情報処理装置におい
て、スキャンパス先頭のレジスタ出力をスキャンインデ
ータをスキャンパス末尾のスキャン入力にする手段を設
けるか、スキャンパス先頭のレジスタ出力をスキャンパ
ス末尾のレジスタのスキャン入力にする手段とスキャン
パス中に前段のレジスタ出力かスキャンインデータのい
ずれかを次段のレジスタのスキャン入力にする手段を設
けた。 【効果】スキャンパス中のレジスタの数とスキャンに必
要なクロック数を異なる値とし、複数のスキャンパスを
おなじスキャンクロック数でスキャンすることを可能と
する。また、スキャンパスを同時に動かしながらスキャ
ンイン、スキャンアウトできるので、スキャンパスの単
独のみの作動に比べ、全てのスキャンパスをスキャンす
るのに必要なスキャンクロック数が著しく減少しエラー
で処理を中断してから再び動き出すまでの時間を大幅に
短縮できるという効果がある。
を制御する診断制御回路とを持つ情報処理装置におい
て、スキャンパス先頭のレジスタ出力をスキャンインデ
ータをスキャンパス末尾のスキャン入力にする手段を設
けるか、スキャンパス先頭のレジスタ出力をスキャンパ
ス末尾のレジスタのスキャン入力にする手段とスキャン
パス中に前段のレジスタ出力かスキャンインデータのい
ずれかを次段のレジスタのスキャン入力にする手段を設
けた。 【効果】スキャンパス中のレジスタの数とスキャンに必
要なクロック数を異なる値とし、複数のスキャンパスを
おなじスキャンクロック数でスキャンすることを可能と
する。また、スキャンパスを同時に動かしながらスキャ
ンイン、スキャンアウトできるので、スキャンパスの単
独のみの作動に比べ、全てのスキャンパスをスキャンす
るのに必要なスキャンクロック数が著しく減少しエラー
で処理を中断してから再び動き出すまでの時間を大幅に
短縮できるという効果がある。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
にスキャンパスを用い障害発生時のデータを収集する機
能を持つ情報処理装置に関する。
にスキャンパスを用い障害発生時のデータを収集する機
能を持つ情報処理装置に関する。
【０００２】
【従来の技術】従来の情報処理装置における診断制御回
路で制御されるスキャンパスは、スキャンパスの先頭の
レジスタからスキャンアウトデータを出力し、スキャン
パスの末尾のレジスタにスキャンインデータを入力して
いた。また、従来の診断制御回路は、スキャンパスを一
本一本個別に動かし、スキャンインデータ、スキャンア
ウトデータはそれぞれそのままシリアルにシステム制御
装置に転送またはシステム制御装置から受信していた。
路で制御されるスキャンパスは、スキャンパスの先頭の
レジスタからスキャンアウトデータを出力し、スキャン
パスの末尾のレジスタにスキャンインデータを入力して
いた。また、従来の診断制御回路は、スキャンパスを一
本一本個別に動かし、スキャンインデータ、スキャンア
ウトデータはそれぞれそのままシリアルにシステム制御
装置に転送またはシステム制御装置から受信していた。
【０００３】
【発明が解決しようとする課題】上述した従来の情報処
理装置のスキャンパスは、スキャンパス長（スキャンパ
スを構成するレジスタ数）が異なる複数のスキャンパス
を持つ情報処理装置に組み込まれた場合、組み込まれた
複数のスキャンパスを同時に動かし、スキャンアウトし
てデータを本発明のようにランダムアクセスメモリに格
納したとしても、スキャンインするときにスキャンパス
長の違いから格納したデータをそのまま読みだした順番
でに戻すと最も短いスキャンパスがスキャンインを完了
してもそれよりスキャンパス長の長いスキャンパスにお
いてはスキャンインが完了せず、最も長いスキャンパス
のスキャンインが完了するまでスキャンを続ければそれ
よりスキャンパス長の短いスキャンパスは、スキャンイ
ンデータのあふれを生じてしまう。いずれにしてもその
ままではスキャンアウトする前の状態に戻すことはでき
ないという欠点があった。
理装置のスキャンパスは、スキャンパス長（スキャンパ
スを構成するレジスタ数）が異なる複数のスキャンパス
を持つ情報処理装置に組み込まれた場合、組み込まれた
複数のスキャンパスを同時に動かし、スキャンアウトし
てデータを本発明のようにランダムアクセスメモリに格
納したとしても、スキャンインするときにスキャンパス
長の違いから格納したデータをそのまま読みだした順番
でに戻すと最も短いスキャンパスがスキャンインを完了
してもそれよりスキャンパス長の長いスキャンパスにお
いてはスキャンインが完了せず、最も長いスキャンパス
のスキャンインが完了するまでスキャンを続ければそれ
よりスキャンパス長の短いスキャンパスは、スキャンイ
ンデータのあふれを生じてしまう。いずれにしてもその
ままではスキャンアウトする前の状態に戻すことはでき
ないという欠点があった。
【０００４】スキャンアウトする前の状態に戻すために
は、スキャンインするときにスキャンパス長の短いスキ
ャンパスに供給されるスキャンクロックを適当な数で止
めるか、スキャンインするデータを操作しスキャンパス
長の短いスキャンパスのスキャンインデータの頭にダミ
ーのデータを付け加え、最も長いスキャンパスのスキャ
ンインが完了したときに、本来のスキャンインデータが
あふれないようにするか何れかをしなければない。ま
た、ダミーのデータを付け加えるとしても本発明のよう
にスキャンパスを同時に動かしてランダムアクセスメモ
リにスキャンデータを格納する場合には、ランダムアク
セスメモリのリード／ライトを一般に全てのスキャンパ
スのレジスタ数の総和以上繰り返さなければならないと
いう欠点があった。
は、スキャンインするときにスキャンパス長の短いスキ
ャンパスに供給されるスキャンクロックを適当な数で止
めるか、スキャンインするデータを操作しスキャンパス
長の短いスキャンパスのスキャンインデータの頭にダミ
ーのデータを付け加え、最も長いスキャンパスのスキャ
ンインが完了したときに、本来のスキャンインデータが
あふれないようにするか何れかをしなければない。ま
た、ダミーのデータを付け加えるとしても本発明のよう
にスキャンパスを同時に動かしてランダムアクセスメモ
リにスキャンデータを格納する場合には、ランダムアク
セスメモリのリード／ライトを一般に全てのスキャンパ
スのレジスタ数の総和以上繰り返さなければならないと
いう欠点があった。
【０００５】また、従来の診断制御回路はそれぞれのス
キャンパスを一本一本個別に動かしそのままシステム制
御装置とデータのやり取りをしていたため、スキャンア
ウトでデータを抜き出し、スキャンインでデータをセッ
トするために最低でも全てのスキャンパスに含まれるレ
ジスタ数の総和の２倍だけスキャンクロックが必要とな
り、全てのスキャンパスをスキャンして完了するのに時
間がかかった。
キャンパスを一本一本個別に動かしそのままシステム制
御装置とデータのやり取りをしていたため、スキャンア
ウトでデータを抜き出し、スキャンインでデータをセッ
トするために最低でも全てのスキャンパスに含まれるレ
ジスタ数の総和の２倍だけスキャンクロックが必要とな
り、全てのスキャンパスをスキャンして完了するのに時
間がかかった。
【０００６】
【課題を解決するための手段】本発明では、診断制御回
路の制御するそれぞれのスキャンパスにおいてレジスタ
数をｉ個、スキャンするときに用いるスキャンクロック
数をｊ（ただしｉ≦ｊ）個とし、ｊ／ｉの余りをｋと定
義して、ｋ＝０のとき、スキャンパス先頭のレジスタ出
力（外部にスキャンアウトデータとして出力されるデー
タ）とスキャンインデータ（スキャンパスにセットしよ
うとするデータ）のいずれかを選択し、スキャンパス末
尾のレジスタのスキャン入力とする手段を有し、ｋ≠０
のときは、スキャンパス先頭のレジスタの出力をスキャ
ンパス末尾のレジスタのスキャン入力にする手段とｋ番
目のレジスタとｋ＋１番目のレジスタの間にｋ＋１番目
のレジスタ出力と、スキャンインデータのいずれかを選
択しｋ番目のレジスタのスキャン入力とする手段と、他
に、前記スキャンパスのデータを一時的に格納しておく
ためのスキャンパス数以上のビット幅と最も長いスキャ
ンパスのレジスタ数以上のワード数を持つランダムアク
セスメモリを設け、前記複数のスキャンパスを制御する
診断制御回路には、前記複数のスキャンパスを同時に動
かし前記複数のスキャンパスのスキャンアウトデータを
前記ランダムアクセスメモリに１スキャンクロック分ず
つ書き込み、また前記ランダムアクセスメモリの内容を
読み出し前記スキャンパスにスキャンインする機能と、
システム制御装置の要求により前記ランダムアクセスメ
モリ中の任意のアドレスのデータをシステム制御装置に
送ったり、逆に前記システム制御装置から送られたデー
タを前記ランダムアクセスメモリの任意のアドレスに書
き込んだりする機能を含む診断制御装置とを備えて本発
明が構成される。
路の制御するそれぞれのスキャンパスにおいてレジスタ
数をｉ個、スキャンするときに用いるスキャンクロック
数をｊ（ただしｉ≦ｊ）個とし、ｊ／ｉの余りをｋと定
義して、ｋ＝０のとき、スキャンパス先頭のレジスタ出
力（外部にスキャンアウトデータとして出力されるデー
タ）とスキャンインデータ（スキャンパスにセットしよ
うとするデータ）のいずれかを選択し、スキャンパス末
尾のレジスタのスキャン入力とする手段を有し、ｋ≠０
のときは、スキャンパス先頭のレジスタの出力をスキャ
ンパス末尾のレジスタのスキャン入力にする手段とｋ番
目のレジスタとｋ＋１番目のレジスタの間にｋ＋１番目
のレジスタ出力と、スキャンインデータのいずれかを選
択しｋ番目のレジスタのスキャン入力とする手段と、他
に、前記スキャンパスのデータを一時的に格納しておく
ためのスキャンパス数以上のビット幅と最も長いスキャ
ンパスのレジスタ数以上のワード数を持つランダムアク
セスメモリを設け、前記複数のスキャンパスを制御する
診断制御回路には、前記複数のスキャンパスを同時に動
かし前記複数のスキャンパスのスキャンアウトデータを
前記ランダムアクセスメモリに１スキャンクロック分ず
つ書き込み、また前記ランダムアクセスメモリの内容を
読み出し前記スキャンパスにスキャンインする機能と、
システム制御装置の要求により前記ランダムアクセスメ
モリ中の任意のアドレスのデータをシステム制御装置に
送ったり、逆に前記システム制御装置から送られたデー
タを前記ランダムアクセスメモリの任意のアドレスに書
き込んだりする機能を含む診断制御装置とを備えて本発
明が構成される。
【０００７】
【実施例】図１は、本発明の一実施例の構成を示すブロ
ック図である。ただし、発明に関係のない所は省略して
ある。２１・２２はデータセレクタ、３１・３２はスリ
ーステートのバッファ、４１・４２はバッファ、ＳＰ１
〜ＳＰｎは本発明のスキャンパス、６は診断制御回路
（ＤＧＣ）、７はランダムアクセスメモリ（ＲＡＭ）、
８はシステム制御装置（ＳＣＵ）、９はスキャンインか
スキャンアウトかを示す信号ＳＩＯ（ＯＦＦ＝スキャン
イン，ＯＮ＝スキャンアウト）である。
ック図である。ただし、発明に関係のない所は省略して
ある。２１・２２はデータセレクタ、３１・３２はスリ
ーステートのバッファ、４１・４２はバッファ、ＳＰ１
〜ＳＰｎは本発明のスキャンパス、６は診断制御回路
（ＤＧＣ）、７はランダムアクセスメモリ（ＲＡＭ）、
８はシステム制御装置（ＳＣＵ）、９はスキャンインか
スキャンアウトかを示す信号ＳＩＯ（ＯＦＦ＝スキャン
イン，ＯＮ＝スキャンアウト）である。
【０００８】始めに、本発明に使用するスキャンパスの
スキャンアウト動作、スキャンイン動作について説明す
る。ただし、ここではスキャンパスＳＰ１，ＳＰ２につ
いて注目する。また、説明を簡単にするためにスキャン
に用いるスキャンクロック数を８とする。スキャンアウ
トは、スキャンパスに供給される通常のクロックを止
め、スキャンモードにしてから開始する。この状態にお
いてのスキャンパスＳＰｍのレジスタＲｍｎの値をＣｍ
ｎと定義する。
スキャンアウト動作、スキャンイン動作について説明す
る。ただし、ここではスキャンパスＳＰ１，ＳＰ２につ
いて注目する。また、説明を簡単にするためにスキャン
に用いるスキャンクロック数を８とする。スキャンアウ
トは、スキャンパスに供給される通常のクロックを止
め、スキャンモードにしてから開始する。この状態にお
いてのスキャンパスＳＰｍのレジスタＲｍｎの値をＣｍ
ｎと定義する。
【０００９】データセレクタ２１，２２は信号ＳＩＯが
ＯＮ（スキャンアウト）になっているのでそれぞれレジ
スタＲ１１の出力とレジスタＲ２１の出力を選択する。
この状態でスキャンパスＳＰ１の出力にはレジスタＲ１
１の値Ｃ１１がスキャンパスＳＰ２の出力にはレジスタ
Ｒ２１の値Ｃ２１が出力され、最初のスキャンデータと
なる。以後、スキャンクロックが来る毎にスキャンアウ
ト動作が進んで行く。スキャンクロック毎のレジスタの
変化およびスキャンアウトデータの変化を表にしたのが
図２である。図２より、データセレクタＳＰ１，ＳＰ２
のスキャンアウトデータは、次のようになる。
ＯＮ（スキャンアウト）になっているのでそれぞれレジ
スタＲ１１の出力とレジスタＲ２１の出力を選択する。
この状態でスキャンパスＳＰ１の出力にはレジスタＲ１
１の値Ｃ１１がスキャンパスＳＰ２の出力にはレジスタ
Ｒ２１の値Ｃ２１が出力され、最初のスキャンデータと
なる。以後、スキャンクロックが来る毎にスキャンアウ
ト動作が進んで行く。スキャンクロック毎のレジスタの
変化およびスキャンアウトデータの変化を表にしたのが
図２である。図２より、データセレクタＳＰ１，ＳＰ２
のスキャンアウトデータは、次のようになる。
【００１０】ＳＰ１のスキャンアウトデータ Ｃ１１ Ｃ１２ Ｃ１３ Ｃ１４ Ｃ１５ Ｃ１６ Ｃ
１７ Ｃ１８ ＳＰ２のスキャンアウトデータ Ｃ２１ Ｃ２２ Ｃ２３ Ｃ２４ Ｃ２５ Ｃ２６ Ｃ
２１ Ｃ２２ つまり、スキャンパスに含まれるレジスタの数が８より
少ないスキャンパスにおいては、レジスタの値Ｃ２１，
Ｃ２２のように少ない分だけスキャンパスの先頭から再
びデータが出力される。
１７ Ｃ１８ ＳＰ２のスキャンアウトデータ Ｃ２１ Ｃ２２ Ｃ２３ Ｃ２４ Ｃ２５ Ｃ２６ Ｃ
２１ Ｃ２２ つまり、スキャンパスに含まれるレジスタの数が８より
少ないスキャンパスにおいては、レジスタの値Ｃ２１，
Ｃ２２のように少ない分だけスキャンパスの先頭から再
びデータが出力される。
【００１１】次に、スキャンインであるが、スキャンア
ウトと同様スキャンパスに供給される通常のクロックを
止めスキャンモードにしてから開始する。ここではレジ
スタＲｍｎにセットするレジスタＲｍｎの値をＣｍｎと
定義して、データセレクタＳＰ１，ＳＰ２にそれぞれ次
のような順番でセットするものとする。 ＳＰ１のスキャンインデータ Ｃ１１ Ｃ１２ Ｃ１３ Ｃ１４ Ｃ１５ Ｃ１６ Ｃ
１７ Ｃ１８ ＳＰ２のスキャンインデータ Ｃ２１ａ Ｃ２２ａ Ｃ２３ Ｃ２４ Ｃ２５ Ｃ２６
Ｃ２１ Ｃ２２ 信号ＳＩＯをＯＦＦにしてデータセレクタ２１，２２は
それぞれ４のバッファを選択させ、バッファの入力にレ
ジスタの値Ｃ１１ａ，Ｃ２１ａを入力する。ここでスキ
ャンパスに一発スキャンクロックを入れればレジスタの
値Ｃ１１がレジスタＲ１１にレジスタの値Ｃ２１ａがレ
ジスタＲ２１へセットされる。先に説明したスキャンア
ウトと同様、スキャンクロック毎の各レジスタの値の変
化を表にしたものを図３に示す。これらの結果、８個目
のスキャンクロックを入れた時点でスキャンインは終了
する。
ウトと同様スキャンパスに供給される通常のクロックを
止めスキャンモードにしてから開始する。ここではレジ
スタＲｍｎにセットするレジスタＲｍｎの値をＣｍｎと
定義して、データセレクタＳＰ１，ＳＰ２にそれぞれ次
のような順番でセットするものとする。 ＳＰ１のスキャンインデータ Ｃ１１ Ｃ１２ Ｃ１３ Ｃ１４ Ｃ１５ Ｃ１６ Ｃ
１７ Ｃ１８ ＳＰ２のスキャンインデータ Ｃ２１ａ Ｃ２２ａ Ｃ２３ Ｃ２４ Ｃ２５ Ｃ２６
Ｃ２１ Ｃ２２ 信号ＳＩＯをＯＦＦにしてデータセレクタ２１，２２は
それぞれ４のバッファを選択させ、バッファの入力にレ
ジスタの値Ｃ１１ａ，Ｃ２１ａを入力する。ここでスキ
ャンパスに一発スキャンクロックを入れればレジスタの
値Ｃ１１がレジスタＲ１１にレジスタの値Ｃ２１ａがレ
ジスタＲ２１へセットされる。先に説明したスキャンア
ウトと同様、スキャンクロック毎の各レジスタの値の変
化を表にしたものを図３に示す。これらの結果、８個目
のスキャンクロックを入れた時点でスキャンインは終了
する。
【００１２】スキャンパスＳＰ２にスキャンインするデ
ータのうち始めの２つにａを付けたのは、これらのデー
タが無効なデータとなるのを明らかにするためで、これ
らのデータは後から来るレジスタの値Ｃ２１とＣ２２に
よって置き換えられてしまう。このことから、レジスタ
の値Ｃ２１とＣ２２ａ，Ｃ２２とＣ２２ａは、それぞれ
同じ値でなくてもよいことがわかる。これは、本発明で
使用するスキャンパスにスキャンインするときは、有効
となるスキャンデータの位置に注意を要することを意味
し、有効となるのは、スキャンパスＳＰ2 の場合、後ろ
から６つのデータである。
ータのうち始めの２つにａを付けたのは、これらのデー
タが無効なデータとなるのを明らかにするためで、これ
らのデータは後から来るレジスタの値Ｃ２１とＣ２２に
よって置き換えられてしまう。このことから、レジスタ
の値Ｃ２１とＣ２２ａ，Ｃ２２とＣ２２ａは、それぞれ
同じ値でなくてもよいことがわかる。これは、本発明で
使用するスキャンパスにスキャンインするときは、有効
となるスキャンデータの位置に注意を要することを意味
し、有効となるのは、スキャンパスＳＰ2 の場合、後ろ
から６つのデータである。
【００１３】図２と図３とを比較してみれば、本発明の
スキャンパスは複数のスキャンパスを同じように動かし
ても、スキャンアウトしたデータをそのままの順番でス
キャンインすれば、スキャンアウトする前の状態に戻せ
ることがわかる。これは、スキャンに要する時間を短縮
するために大きく役立つ。
スキャンパスは複数のスキャンパスを同じように動かし
ても、スキャンアウトしたデータをそのままの順番でス
キャンインすれば、スキャンアウトする前の状態に戻せ
ることがわかる。これは、スキャンに要する時間を短縮
するために大きく役立つ。
【００１４】次に情報処理装置で障害等が発生したとき
にシステム制御装置（ＳＣＵ）８がどのようにしてエラ
ー情報を収集するか説明する。診断制御回路ＤＧＣ６は
障害が発生した旨を受けたら、まずスキャンパスＳＰ１
〜ＳＰｎのクロックを止め、障害発生時のデータが壊れ
るのを防ぎ且つスキャンモードにして、スキャンアウト
可能な状態にする。そしてシステム制御装置（ＳＣＵ）
８に障害が発生した旨を伝える。次に診断制御回路（Ｄ
ＧＣ）６は信号ＳＩＯをＯＮにしてスキャンを始め、ス
キャンパスＳＰ１〜ＳＰｎを同時にスキャンアウトしな
がらスキャンアウトデータをランダムアクセスメモリ
（ＲＡＭ）７のアドレス０番地から順に書き込む。全て
書き込んだら信号（ＳＩＯ）９をオフにしてスキャンパ
スＳＰ１〜ＳＰｎをスキャンイン可能な状態にする。ス
キャンパスＳＰ１〜ＳＰｎを同時に動かしなから、ＲＡ
Ｍ７のアドレス０番地から先に格納されたスキャンアウ
トデータを順番にスキャンインし、元のスキャンアウト
する前の状態に戻す。本発明で使用しているスキャンパ
スＳＰ１〜ＳＰｎは、複数同時に動かしても先に説明し
たとおりスキャンアウトした順番でスキャンインすれば
スキャンアウト前の状態に戻せるのは明らかである。ス
キャンパスが元の状態に戻ったならＤＧＣ８はスキャン
パスのスキャンモードを解除、そしてクロックの供給を
開始し、情報処理装置にエラー処理を始めさせる。さら
にシステム制御装置（ＳＣＵ）は、スキャンパスが元に
戻り、クロックが供給され始めたらＤＧＣ８に対して、
ＲＡＭ７中に書き込まれているスキャンデータを転送す
るよう要求しデータの回収を行う。回収したデータをフ
ロッピーディスク等に格納すれば、障害データの採集は
完了する。
にシステム制御装置（ＳＣＵ）８がどのようにしてエラ
ー情報を収集するか説明する。診断制御回路ＤＧＣ６は
障害が発生した旨を受けたら、まずスキャンパスＳＰ１
〜ＳＰｎのクロックを止め、障害発生時のデータが壊れ
るのを防ぎ且つスキャンモードにして、スキャンアウト
可能な状態にする。そしてシステム制御装置（ＳＣＵ）
８に障害が発生した旨を伝える。次に診断制御回路（Ｄ
ＧＣ）６は信号ＳＩＯをＯＮにしてスキャンを始め、ス
キャンパスＳＰ１〜ＳＰｎを同時にスキャンアウトしな
がらスキャンアウトデータをランダムアクセスメモリ
（ＲＡＭ）７のアドレス０番地から順に書き込む。全て
書き込んだら信号（ＳＩＯ）９をオフにしてスキャンパ
スＳＰ１〜ＳＰｎをスキャンイン可能な状態にする。ス
キャンパスＳＰ１〜ＳＰｎを同時に動かしなから、ＲＡ
Ｍ７のアドレス０番地から先に格納されたスキャンアウ
トデータを順番にスキャンインし、元のスキャンアウト
する前の状態に戻す。本発明で使用しているスキャンパ
スＳＰ１〜ＳＰｎは、複数同時に動かしても先に説明し
たとおりスキャンアウトした順番でスキャンインすれば
スキャンアウト前の状態に戻せるのは明らかである。ス
キャンパスが元の状態に戻ったならＤＧＣ８はスキャン
パスのスキャンモードを解除、そしてクロックの供給を
開始し、情報処理装置にエラー処理を始めさせる。さら
にシステム制御装置（ＳＣＵ）は、スキャンパスが元に
戻り、クロックが供給され始めたらＤＧＣ８に対して、
ＲＡＭ７中に書き込まれているスキャンデータを転送す
るよう要求しデータの回収を行う。回収したデータをフ
ロッピーディスク等に格納すれば、障害データの採集は
完了する。
【００１５】情報処理装置のデバッグなどであるレジス
タにある値をセットしたい場合ＳＣＵ８からＤＧＣ６に
対して、スキャンパスの内容をＲＡＭ７に読み出させＲ
ＡＭ７の内容を書き換えてからスキャンインするような
コマンドをきることによって行う。
タにある値をセットしたい場合ＳＣＵ８からＤＧＣ６に
対して、スキャンパスの内容をＲＡＭ７に読み出させＲ
ＡＭ７の内容を書き換えてからスキャンインするような
コマンドをきることによって行う。
【００１６】
【発明の効果】以上説明したように本発明は、スキャン
パス先頭のレジスタ出力かスキャンインデータをスキャ
ンパス末尾のスキャン入力にする手段を設けるか、また
は、スキャンパス先頭のレジスタ出力をスキャンパス末
尾のレジスタのスキャン入力にする手段とスキャンパス
中に前段のレジスタ出力かスキャンインデータのいずれ
かを次段のレジスタのスキャン入力にする手段を設ける
ことにより、スキャンパス中の実際のレジスタの数とス
キャンに必要なクロック数を異なる値にすることがで
き、複数のスキャンパスをおなじスキャンクロック数で
スキャンすることを可能とする。
パス先頭のレジスタ出力かスキャンインデータをスキャ
ンパス末尾のスキャン入力にする手段を設けるか、また
は、スキャンパス先頭のレジスタ出力をスキャンパス末
尾のレジスタのスキャン入力にする手段とスキャンパス
中に前段のレジスタ出力かスキャンインデータのいずれ
かを次段のレジスタのスキャン入力にする手段を設ける
ことにより、スキャンパス中の実際のレジスタの数とス
キャンに必要なクロック数を異なる値にすることがで
き、複数のスキャンパスをおなじスキャンクロック数で
スキャンすることを可能とする。
【００１７】また本発明のスキャンパスは、スキャンパ
スを同時に動かしながらスキャンイン、スキャンアウト
できるので、スキャンパスを単独でしか動かせない場合
に比べ、全てのスキャンパスをスキャンするのに必要な
スキャンクロック数が著しく減少しエラーで処理を中断
してから再び動き出すまでの時間を大幅に短縮できる。
スを同時に動かしながらスキャンイン、スキャンアウト
できるので、スキャンパスを単独でしか動かせない場合
に比べ、全てのスキャンパスをスキャンするのに必要な
スキャンクロック数が著しく減少しエラーで処理を中断
してから再び動き出すまでの時間を大幅に短縮できる。
【００１８】また、本発明の場合次のゆな特典もある。
複数のレジスタに値をセットしたい場合は、一度スキャ
ンパスの内容をＲＡＭに読みだしておけば、スキャンモ
ードを解除してクロックを供給しない限りＲＡＭの内容
はスキャンパスの内容と同じであるので、一つのレジス
タをセットするたびにスキャンインをする必要がなくな
り、処理は高速化れされるという効果がある。
複数のレジスタに値をセットしたい場合は、一度スキャ
ンパスの内容をＲＡＭに読みだしておけば、スキャンモ
ードを解除してクロックを供給しない限りＲＡＭの内容
はスキャンパスの内容と同じであるので、一つのレジス
タをセットするたびにスキャンインをする必要がなくな
り、処理は高速化れされるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図
【図２】スキャンアウト動作を示す説明図
【図３】スキャンイン動作を示す説明図
【図４】スキャンアウトを行いデータをＲＡＭ（ランダ
ムアクセスメモリ）に格納した格納状況を示す説明図
ムアクセスメモリ）に格納した格納状況を示す説明図
６ 診断制御装置（ＤＧＣ） ７ ランダムアクセスメモリ（ＲＡＭ） ８ システム制御装置（ＳＣＵ） ９ 信号ＳＩＯ ２１，２２ データセレクタ ３１，３２ スリーステートバッファ ４１，４２ バッファ ＳＰ１〜ＳＰｎ スキャンパス
Claims (1)
- 【請求項１】 複数のスキャンパスと前記複数のスキャ
ンパスを制御する診断制御回路とを持つ情報処理装置に
おいて、 それぞれのスキャンパスは該スキャンパスを構成するレ
ジスタ数ｉ，スキャンに必要とするスキャンクロック数
ｊ，ｊをｉで割った余りをｋとしたとき、ｋ＝０の場
合，スキャンパスの先頭レジスタの出力とスキャンイン
データとのいずれかを選択し，スキャンパス末尾のレジ
スタのスキャン入力とし、ｋ≠０の場合，スキャンパス
の先頭レジスタの出力をスキャンパス末尾のレジスタの
スキャン入力とする手段と、 ｋ番目とｋ＋１番目とのレジスタの間に、ｋ＋１番目の
レジスタのスキャン出力とスキャンインデータとのいず
れかを選択し、ｋ番目のレジスタのスキャン入力にする
手段と、 前記スキャンパスのスキャンデータを一時的に格納する
ためのスキャンパスの数以上のビット幅かつｊ以上のワ
ード数を持つランダムアクセスメモリと、 診断制御回路に該診断制御回路の制御するスキャンパス
をすべて同時に動かし前記ランダムアクセスメモリに順
次格納する機能、およびランダムアクセスメモリからス
キャンインするデータを順次読みだしながら前記スキャ
ンパスに戻す機能、システム制御装置の要求により前記
ランダムアクセスメモリ中のスキャンデータを前記シス
テム制御装置に転送する機能、システム制御装置が送っ
てきたスキャンデータをランダムアクセスメモリ内に書
き込む機能、および情報処理装置で発生した障害を検出
し障害が発生した旨をシステム制御装置に報告する機能
とを含む診断制御回路とを備えて成ることを特徴とする
情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322766A JPH05215816A (ja) | 1991-12-06 | 1991-12-06 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322766A JPH05215816A (ja) | 1991-12-06 | 1991-12-06 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05215816A true JPH05215816A (ja) | 1993-08-27 |
Family
ID=18147409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3322766A Pending JPH05215816A (ja) | 1991-12-06 | 1991-12-06 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05215816A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005190112A (ja) * | 2003-12-25 | 2005-07-14 | Internatl Business Mach Corp <Ibm> | マイクロコンピュータ及びそのデバッグ方法 |
| US7093175B2 (en) | 1999-11-23 | 2006-08-15 | Janusz Rajski | Decompressor/PRPG for applying pseudo-random and deterministic test patterns |
| US7111209B2 (en) | 1999-11-23 | 2006-09-19 | Janusz Rajski | Test pattern compression for an integrated circuit test environment |
| US7260591B2 (en) | 1999-11-23 | 2007-08-21 | Janusz Rajski | Method for synthesizing linear finite state machines |
| US7263641B2 (en) | 1999-11-23 | 2007-08-28 | Janusz Rajski | Phase shifter with reduced linear dependency |
| US7302624B2 (en) | 2003-02-13 | 2007-11-27 | Janusz Rajski | Adaptive fault diagnosis of compressed test responses |
| US7370254B2 (en) | 2003-02-13 | 2008-05-06 | Janusz Rajski | Compressing test responses using a compactor |
| US7437640B2 (en) | 2003-02-13 | 2008-10-14 | Janusz Rajski | Fault diagnosis of compressed test responses having one or more unknown states |
| US7478296B2 (en) | 1999-11-23 | 2009-01-13 | Janusz Rajski | Continuous application and decompression of test patterns to a circuit-under-test |
| US7493540B1 (en) | 1999-11-23 | 2009-02-17 | Jansuz Rajski | Continuous application and decompression of test patterns to a circuit-under-test |
| US7500163B2 (en) | 1999-11-23 | 2009-03-03 | Janusz Rajski | Method and apparatus for selectively compacting test responses |
| US7509550B2 (en) | 2003-02-13 | 2009-03-24 | Janusz Rajski | Fault diagnosis of compressed test responses |
| US7818644B2 (en) | 2006-02-17 | 2010-10-19 | Janusz Rajski | Multi-stage test response compactors |
| US9134370B2 (en) | 1999-11-23 | 2015-09-15 | Mentor Graphics Corporation | Continuous application and decompression of test patterns and selective compaction of test responses |
| US9664739B2 (en) | 1999-11-23 | 2017-05-30 | Mentor Graphics Corporation | Continuous application and decompression of test patterns and selective compaction of test responses |
-
1991
- 1991-12-06 JP JP3322766A patent/JPH05215816A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7509546B2 (en) | 1999-11-23 | 2009-03-24 | Janusz Rajski | Test pattern compression for an integrated circuit test environment |
| US7093175B2 (en) | 1999-11-23 | 2006-08-15 | Janusz Rajski | Decompressor/PRPG for applying pseudo-random and deterministic test patterns |
| US7111209B2 (en) | 1999-11-23 | 2006-09-19 | Janusz Rajski | Test pattern compression for an integrated circuit test environment |
| US7260591B2 (en) | 1999-11-23 | 2007-08-21 | Janusz Rajski | Method for synthesizing linear finite state machines |
| US7263641B2 (en) | 1999-11-23 | 2007-08-28 | Janusz Rajski | Phase shifter with reduced linear dependency |
| US10234506B2 (en) | 1999-11-23 | 2019-03-19 | Mentor Graphics Corporation | Continuous application and decompression of test patterns and selective compaction of test responses |
| US9664739B2 (en) | 1999-11-23 | 2017-05-30 | Mentor Graphics Corporation | Continuous application and decompression of test patterns and selective compaction of test responses |
| US9134370B2 (en) | 1999-11-23 | 2015-09-15 | Mentor Graphics Corporation | Continuous application and decompression of test patterns and selective compaction of test responses |
| US7478296B2 (en) | 1999-11-23 | 2009-01-13 | Janusz Rajski | Continuous application and decompression of test patterns to a circuit-under-test |
| US7493540B1 (en) | 1999-11-23 | 2009-02-17 | Jansuz Rajski | Continuous application and decompression of test patterns to a circuit-under-test |
| US7500163B2 (en) | 1999-11-23 | 2009-03-03 | Janusz Rajski | Method and apparatus for selectively compacting test responses |
| US7506232B2 (en) | 1999-11-23 | 2009-03-17 | Janusz Rajski | Decompressor/PRPG for applying pseudo-random and deterministic test patterns |
| US7523372B2 (en) | 1999-11-23 | 2009-04-21 | Janusz Rajski | Phase shifter with reduced linear dependency |
| US7509550B2 (en) | 2003-02-13 | 2009-03-24 | Janusz Rajski | Fault diagnosis of compressed test responses |
| US7370254B2 (en) | 2003-02-13 | 2008-05-06 | Janusz Rajski | Compressing test responses using a compactor |
| US7743302B2 (en) | 2003-02-13 | 2010-06-22 | Janusz Rajski | Compressing test responses using a compactor |
| US7302624B2 (en) | 2003-02-13 | 2007-11-27 | Janusz Rajski | Adaptive fault diagnosis of compressed test responses |
| US7890827B2 (en) | 2003-02-13 | 2011-02-15 | Mentor Graphics Corporation | Compressing test responses using a compactor |
| US7437640B2 (en) | 2003-02-13 | 2008-10-14 | Janusz Rajski | Fault diagnosis of compressed test responses having one or more unknown states |
| JP2005190112A (ja) * | 2003-12-25 | 2005-07-14 | Internatl Business Mach Corp <Ibm> | マイクロコンピュータ及びそのデバッグ方法 |
| US8418007B2 (en) | 2006-02-17 | 2013-04-09 | Mentor Graphics Corporation | On-chip comparison and response collection tools and techniques |
| US8914694B2 (en) | 2006-02-17 | 2014-12-16 | Mentor Graphics Corporation | On-chip comparison and response collection tools and techniques |
| US7913137B2 (en) | 2006-02-17 | 2011-03-22 | Mentor Graphics Corporation | On-chip comparison and response collection tools and techniques |
| US9250287B2 (en) | 2006-02-17 | 2016-02-02 | Mentor Graphics Corporation | On-chip comparison and response collection tools and techniques |
| US9778316B2 (en) | 2006-02-17 | 2017-10-03 | Mentor Graphics Corporation | Multi-stage test response compactors |
| US10120024B2 (en) | 2006-02-17 | 2018-11-06 | Mentor Graphics Corporation | Multi-stage test response compactors |
| US7818644B2 (en) | 2006-02-17 | 2010-10-19 | Janusz Rajski | Multi-stage test response compactors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05215816A (ja) | 情報処理装置 | |
| JP2740097B2 (ja) | クロック同期型半導体記憶装置およびそのアクセス方法 | |
| US4954994A (en) | FIFO memory capable of simultaneously selecting a plurality of word lines | |
| JP3081614B2 (ja) | 部分書込み制御装置 | |
| JPH0798980A (ja) | マルチポートフィールドメモリ | |
| KR100253565B1 (ko) | 동기식 기억소자의 양방향 데이타 입출력 회로 및 그 제어방법 | |
| US4669060A (en) | Device associated to a computer for controlling data transfers between a data acquisition system and an assembly comprising a recording and reading apparatus | |
| JP3021884B2 (ja) | スキャンパス回路 | |
| JP2002259207A (ja) | 情報処理装置及び信号処理装置並びにインタフェース装置 | |
| JPH0877143A (ja) | ベクトルデータ処理装置 | |
| US6222793B1 (en) | Memory devices having a restore start address counter | |
| JPS59221896A (ja) | メモリ試験結果記憶装置 | |
| JPS6024976B2 (ja) | メモリ・アクセス制御方式 | |
| JPS6043764A (ja) | 情報処理システム | |
| JPH05265701A (ja) | Ｆｉｆｏメモリ | |
| GB2145546A (en) | Magnetic bubble memory system | |
| JP2751382B2 (ja) | シフトパス制御システム | |
| JPS59156097A (ja) | 時分割スイツチの出力制御方式 | |
| JPH05241852A (ja) | 情報処理システムの割り込み発生装置 | |
| JP2637276B2 (ja) | トレーサ | |
| JP2507634B2 (ja) | 情報処理装置 | |
| JPH04241635A (ja) | 多重スキャンパス制御方式 | |
| JPS6321276B2 (ja) | ||
| JPS6379145A (ja) | トレ−ス制御方式 | |
| JPS6113611B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000509 |