JPH05216721A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPH05216721A JPH05216721A JP4056241A JP5624192A JPH05216721A JP H05216721 A JPH05216721 A JP H05216721A JP 4056241 A JP4056241 A JP 4056241A JP 5624192 A JP5624192 A JP 5624192A JP H05216721 A JPH05216721 A JP H05216721A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- entry point
- signal
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/362—Debugging of software
- G06F11/3648—Debugging of software using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 分岐先であることをプログラマが期待してい
ることを示すエントリポイント命令以外への分岐動作が
発生した場合に内部割込みを発生させる。 【構成】 記憶装置に格納された命令をフェッチし実行
する電子計算機において、分岐先行インディケータ１３
がデコーダ１２からの分岐検出信号１４に基づいて分岐
命令が直前に実行されたか否かを示す分岐先行信号１６
を出力し、デコーダ１２が命令レジスタ１１からの命令
コード１７がエントリポイント命令以外の場合に分岐先
行信号１６が分岐命令が直前に実行されたことを示して
いれば内部割込み発生要求１５を出力する。
ることを示すエントリポイント命令以外への分岐動作が
発生した場合に内部割込みを発生させる。 【構成】 記憶装置に格納された命令をフェッチし実行
する電子計算機において、分岐先行インディケータ１３
がデコーダ１２からの分岐検出信号１４に基づいて分岐
命令が直前に実行されたか否かを示す分岐先行信号１６
を出力し、デコーダ１２が命令レジスタ１１からの命令
コード１７がエントリポイント命令以外の場合に分岐先
行信号１６が分岐命令が直前に実行されたことを示して
いれば内部割込み発生要求１５を出力する。
Description
【０００１】
【産業上の利用分野】本発明は電子計算機に関し、特に
プログラマが期待しない分岐動作を検出する電子計算機
に関する。
プログラマが期待しない分岐動作を検出する電子計算機
に関する。
【０００２】
【従来の技術】電子計算機では、プログラムミスや電気
的ノイズなどにより、制御すなわちプログラムの流れの
狂いが生じる場合がある。この狂いが生じた場合、なる
べく早くそれを検知し暴走を停止させるようにしなけれ
ばならない。
的ノイズなどにより、制御すなわちプログラムの流れの
狂いが生じる場合がある。この狂いが生じた場合、なる
べく早くそれを検知し暴走を停止させるようにしなけれ
ばならない。
【０００３】例えば、パーソナルコンピュータなどで多
く使用されているマイクロプロセッサである米国インテ
ル社製の８０３８６では、そのＰｒｏｇｒａｍｍｅｒ’
ｓＲｅｆｅｒｅｎｃｅ Ｍａｎｕａｌによると、各プロ
グラムセグメントに実行可能なアドレスの上限（セグメ
ントリミットと呼ばれる）を設け、それに違反制御が及
んだ場合は内部割込みが発生するようになっている。ま
た、ページングモードにおいては、各ページに実行可能
／禁止を属性として持たせ、実行禁止であるページに制
御が及んだ場合には内部割込みが発生するようになって
いる。さらに、未定義である命令コードに遭遇した場合
や実行不可能なオペランドが指定された命令に遭遇した
場合には、内部割込みが発生するようになっている。
く使用されているマイクロプロセッサである米国インテ
ル社製の８０３８６では、そのＰｒｏｇｒａｍｍｅｒ’
ｓＲｅｆｅｒｅｎｃｅ Ｍａｎｕａｌによると、各プロ
グラムセグメントに実行可能なアドレスの上限（セグメ
ントリミットと呼ばれる）を設け、それに違反制御が及
んだ場合は内部割込みが発生するようになっている。ま
た、ページングモードにおいては、各ページに実行可能
／禁止を属性として持たせ、実行禁止であるページに制
御が及んだ場合には内部割込みが発生するようになって
いる。さらに、未定義である命令コードに遭遇した場合
や実行不可能なオペランドが指定された命令に遭遇した
場合には、内部割込みが発生するようになっている。
【０００４】このように、従来の電子計算機では、制御
が移る際にセグメントやページの属性（実行可能なアク
セスの上限，実行の可／非）によって検査を行い、さら
に未定義命令コードや不正なオペランドアクセスの検出
を行うことで暴走を止めるようにしている。
が移る際にセグメントやページの属性（実行可能なアク
セスの上限，実行の可／非）によって検査を行い、さら
に未定義命令コードや不正なオペランドアクセスの検出
を行うことで暴走を止めるようにしている。
【０００５】
【発明が解決しようとする課題】上述した従来の電子計
算機では、制御が移る際にセグメントやページの属性に
よって検査を行い、さらに未定義命令コードや不正なオ
ペランドアクセスの検出を行うことで暴走を止めるよう
にしているので、プログラマが期待しない制御の移行で
あっても実行可能なセグメントまたはページであり実行
可能なアドレスであれば、チェックにかかわらずに制御
移行先のコード列の中の内部割込みが発生する命令に遭
遇するまで暴走を続けてしまうという欠点があった。こ
のため、電子計算機の停止後に暴走の原因をつかもうと
しても、暴走後に走行している命令が多いために判明し
にくいことが多かった。
算機では、制御が移る際にセグメントやページの属性に
よって検査を行い、さらに未定義命令コードや不正なオ
ペランドアクセスの検出を行うことで暴走を止めるよう
にしているので、プログラマが期待しない制御の移行で
あっても実行可能なセグメントまたはページであり実行
可能なアドレスであれば、チェックにかかわらずに制御
移行先のコード列の中の内部割込みが発生する命令に遭
遇するまで暴走を続けてしまうという欠点があった。こ
のため、電子計算機の停止後に暴走の原因をつかもうと
しても、暴走後に走行している命令が多いために判明し
にくいことが多かった。
【０００６】本発明の目的は、上述の点に鑑み、分岐先
であることをプログラマが期待していることを示す命令
（以下、エントリポイント命令という）を持ち、エント
リポイント命令以外への分岐動作が発生した場合には内
部割込みを発生するようにした電子計算機を提供するこ
とにある。
であることをプログラマが期待していることを示す命令
（以下、エントリポイント命令という）を持ち、エント
リポイント命令以外への分岐動作が発生した場合には内
部割込みを発生するようにした電子計算機を提供するこ
とにある。
【０００７】また、本発明の他の目的は、エントリポイ
ント命令中に該アドレスに制御を到らしめると期待され
る分岐命令の種類をコード化して格納するフィールドを
持ち、エントリポイント命令への期待した種類の分岐命
令による分岐動作以外の分岐動作が行われた場合には内
部割込みを発生するようにした電子計算機を提供するこ
とにある。
ント命令中に該アドレスに制御を到らしめると期待され
る分岐命令の種類をコード化して格納するフィールドを
持ち、エントリポイント命令への期待した種類の分岐命
令による分岐動作以外の分岐動作が行われた場合には内
部割込みを発生するようにした電子計算機を提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明の電子計算機は、
記憶装置に格納された命令をフェッチし実行する電子計
算機において、分岐命令が直前に実行されたか否かを示
す分岐先行信号を出力する分岐先行インディケータと、
命令がエントリポイント命令以外の場合に前記分岐先行
信号が分岐命令が直前に実行されたことを示していれば
内部割込み発生要求を出力するデコーダとを有する。
記憶装置に格納された命令をフェッチし実行する電子計
算機において、分岐命令が直前に実行されたか否かを示
す分岐先行信号を出力する分岐先行インディケータと、
命令がエントリポイント命令以外の場合に前記分岐先行
信号が分岐命令が直前に実行されたことを示していれば
内部割込み発生要求を出力するデコーダとを有する。
【０００９】また、本発明の電子計算機は、記憶装置に
格納された命令をフェッチし実行する電子計算機におい
て、直前に実行された分岐命令の種類を示す先行分岐種
類信号を出力する分岐種類レジスタと、命令がある種類
の分岐命令からの分岐を期待しているエントリポイント
命令の場合に前記先行分岐種類信号が該種類の分岐命令
が直前に実行されたことを示していなければ内部割込み
発生要求を出力するデコーダとを有する。
格納された命令をフェッチし実行する電子計算機におい
て、直前に実行された分岐命令の種類を示す先行分岐種
類信号を出力する分岐種類レジスタと、命令がある種類
の分岐命令からの分岐を期待しているエントリポイント
命令の場合に前記先行分岐種類信号が該種類の分岐命令
が直前に実行されたことを示していなければ内部割込み
発生要求を出力するデコーダとを有する。
【００１０】
【作用】本発明の電子計算機では、分岐先行インディケ
ータが分岐命令が直前に実行されたか否かを示す分岐先
行信号を出力し、デコーダが命令がエントリポイント命
令以外の場合に分岐先行信号が分岐命令が直前に実行さ
れたことを示していれば内部割込み発生要求を出力す
る。
ータが分岐命令が直前に実行されたか否かを示す分岐先
行信号を出力し、デコーダが命令がエントリポイント命
令以外の場合に分岐先行信号が分岐命令が直前に実行さ
れたことを示していれば内部割込み発生要求を出力す
る。
【００１１】また、本発明の電子計算機では、分岐種類
レジスタが直前に実行された分岐命令の種類を示す先行
分岐種類信号を出力し、デコーダが命令がある種類の分
岐命令からの分岐を期待しているエントリポイント命令
の場合に先行分岐種類信号が該種類の分岐命令が直前に
実行されたことを示していなければ内部割込み発生要求
を出力する。
レジスタが直前に実行された分岐命令の種類を示す先行
分岐種類信号を出力し、デコーダが命令がある種類の分
岐命令からの分岐を期待しているエントリポイント命令
の場合に先行分岐種類信号が該種類の分岐命令が直前に
実行されたことを示していなければ内部割込み発生要求
を出力する。
【００１２】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１３】図１は、本発明の第１実施例に係る電子計
算機の関連する部分を示すブロック図である。第１実施
例の電子計算機は、命令レジスタ１１と、デコーダ１２
と、分岐先行インディケータ１３とを含んで構成されて
いる。なお、図１中、符号１４は分岐検出信号、１５は
内部割込み発生要求、１６は分岐先行信号、１７は命令
コードをそれぞれ示す。
算機の関連する部分を示すブロック図である。第１実施
例の電子計算機は、命令レジスタ１１と、デコーダ１２
と、分岐先行インディケータ１３とを含んで構成されて
いる。なお、図１中、符号１４は分岐検出信号、１５は
内部割込み発生要求、１６は分岐先行信号、１７は命令
コードをそれぞれ示す。
【００１４】図２は、第１実施例の電子計算機における
エントリポイント命令の一例を示す図である。このエン
トリポイント命令は、命令長が１バイトであり、オペレ
ーションコードのフィールド（オペレーションコードと
しては、プログラム中に現れやすいものを避けて一意に
決まっていれば実施する上で支障はない。本例では１０
１０１０１としている）と、合流エントリポイント（図
３（ａ）のフローチャートのようにフロー中の合流点）
であることを期待しているか非合流エントリポイント
（図３（ｂ）のフローチャートのようにフローの先頭で
ある点）であることを期待しているかを示すフィールド
とを持つ。以下、この合流エントリポイント／非合流エ
ントリポイントを示すフィールドをＪフィールドと呼
び、Ｊ＝１のときに合流エントリポイントを、Ｊ＝０の
ときに非合流エントリポイントを示しているものとす
る。
エントリポイント命令の一例を示す図である。このエン
トリポイント命令は、命令長が１バイトであり、オペレ
ーションコードのフィールド（オペレーションコードと
しては、プログラム中に現れやすいものを避けて一意に
決まっていれば実施する上で支障はない。本例では１０
１０１０１としている）と、合流エントリポイント（図
３（ａ）のフローチャートのようにフロー中の合流点）
であることを期待しているか非合流エントリポイント
（図３（ｂ）のフローチャートのようにフローの先頭で
ある点）であることを期待しているかを示すフィールド
とを持つ。以下、この合流エントリポイント／非合流エ
ントリポイントを示すフィールドをＪフィールドと呼
び、Ｊ＝１のときに合流エントリポイントを、Ｊ＝０の
ときに非合流エントリポイントを示しているものとす
る。
【００１５】図４は、デコーダ１２のデコード内容を真
理値表で表した図である。
理値表で表した図である。
【００１６】次に、このように構成された第１実施例の
電子計算機の動作について説明する。
電子計算機の動作について説明する。
【００１７】デコーダ１２は、命令レジスタ１１に格納
された命令コード１７と、分岐命令が直前に実行された
か否かを示す分岐先行インディケータ１３の出力信号で
ある分岐先行信号１６とを入力しており、図４に示すよ
うにデコードを行う。
された命令コード１７と、分岐命令が直前に実行された
か否かを示す分岐先行インディケータ１３の出力信号で
ある分岐先行信号１６とを入力しており、図４に示すよ
うにデコードを行う。
【００１８】すなわち、Ｊ＝０であるエントリポイント
命令の場合には、デコーダ１２は、分岐先行信号１６が
“０”であれば（分岐命令が直前になければ）、内部割
込み発生要求１５に“１”を出力し、分岐先行信号１６
が“１”であれば（分岐命令が直前にあれば）、内部割
込み発生要求１５に“０”を出力する。また、Ｊ＝１で
あるエントリポイント命令の場合には、デコーダ１２
は、分岐先行信号１６が“０”であるか“１”であるか
にかかわらず（分岐命令が直前にあるか否かにかかわら
ず）、内部割込み発生要求１５に“０”を出力する。
命令の場合には、デコーダ１２は、分岐先行信号１６が
“０”であれば（分岐命令が直前になければ）、内部割
込み発生要求１５に“１”を出力し、分岐先行信号１６
が“１”であれば（分岐命令が直前にあれば）、内部割
込み発生要求１５に“０”を出力する。また、Ｊ＝１で
あるエントリポイント命令の場合には、デコーダ１２
は、分岐先行信号１６が“０”であるか“１”であるか
にかかわらず（分岐命令が直前にあるか否かにかかわら
ず）、内部割込み発生要求１５に“０”を出力する。
【００１９】分岐命令の場合には、デコーダ１２は、分
岐先行信号１６が“０”であれば（分岐命令が直前にな
ければ）、分岐検出信号１４に“１”を出力し、分岐先
行信号１６が“１”であれば（分岐命令が直前にあれ
ば）、内部割込み発生要求１５に“１”を出力する。
岐先行信号１６が“０”であれば（分岐命令が直前にな
ければ）、分岐検出信号１４に“１”を出力し、分岐先
行信号１６が“１”であれば（分岐命令が直前にあれ
ば）、内部割込み発生要求１５に“１”を出力する。
【００２０】エントリポイント命令でなく分岐命令でも
ない場合には、デコーダ１２は、分岐先行信号１６が
“０”であれば（分岐命令が直前になければ）、内部割
込み発生要求１５に“０”を出力し、分岐先行信号１６
が“１”であれば（分岐命令が直前にあれば）、内部割
込み発生要求１５に“１”を出力する。
ない場合には、デコーダ１２は、分岐先行信号１６が
“０”であれば（分岐命令が直前になければ）、内部割
込み発生要求１５に“０”を出力し、分岐先行信号１６
が“１”であれば（分岐命令が直前にあれば）、内部割
込み発生要求１５に“１”を出力する。
【００２１】分岐検出信号１４は、分岐先行インディケ
ータ１３に入力され、その値は次の命令のデコードが終
わるまで保持される。
ータ１３に入力され、その値は次の命令のデコードが終
わるまで保持される。
【００２２】内部割込み発生要求信号１５は、内部割込
みを発生させるための信号であるが、内部割込みを発生
させる方法は既知であるので、ここでは改めて示さな
い。
みを発生させるための信号であるが、内部割込みを発生
させる方法は既知であるので、ここでは改めて示さな
い。
【００２３】以上述べたようにして、第１実施例の電子
計算機では、分岐命令の分岐先にエントリポイント命令
が置かれていないことと、非合流エントリポイントに分
岐せずに制御が到ったこととを検出し、内部割込みを発
生させることができる。
計算機では、分岐命令の分岐先にエントリポイント命令
が置かれていないことと、非合流エントリポイントに分
岐せずに制御が到ったこととを検出し、内部割込みを発
生させることができる。
【００２４】図５は、本発明の第２実施例に係る電子計
算機の関連する部分を示すブロック図である。第２実施
例の電子計算機は、命令レジスタ５１と、デコーダ５２
と、分岐種類レジスタ５３とを含んで構成されている。
なお、図５中、符号５４は分岐種類信号、５５は内部割
込み発生要求、５６は先行分岐種類信号、５７は命令コ
ードをそれぞれ示す。
算機の関連する部分を示すブロック図である。第２実施
例の電子計算機は、命令レジスタ５１と、デコーダ５２
と、分岐種類レジスタ５３とを含んで構成されている。
なお、図５中、符号５４は分岐種類信号、５５は内部割
込み発生要求、５６は先行分岐種類信号、５７は命令コ
ードをそれぞれ示す。
【００２５】図６は、第２実施例の電子計算機における
エントリポイント命令の一例を示す図である。このエン
トリポイント命令は、命令長が１バイトであり、オペレ
ーションコードのフィールドと、制御を到らしめると期
待される分岐命令を示すフィールド（本例では、条件分
岐，無条件分岐，サブルーチンコールおよびサブルーチ
ンリターンに対応するビットが設けてあり、期待される
分岐命令に対応したビットを“１”と設定する）と、合
流エントリポイント／非合流エントリポイントを示すＪ
フィールドとからなる。
エントリポイント命令の一例を示す図である。このエン
トリポイント命令は、命令長が１バイトであり、オペレ
ーションコードのフィールドと、制御を到らしめると期
待される分岐命令を示すフィールド（本例では、条件分
岐，無条件分岐，サブルーチンコールおよびサブルーチ
ンリターンに対応するビットが設けてあり、期待される
分岐命令に対応したビットを“１”と設定する）と、合
流エントリポイント／非合流エントリポイントを示すＪ
フィールドとからなる。
【００２６】図７は、デコーダ５２のデコード内容を真
理値表で表した図である。
理値表で表した図である。
【００２７】次に、このように構成された第２実施例の
電子計算機の動作について説明する。
電子計算機の動作について説明する。
【００２８】デコーダ５２は、命令レジスタ５１に格納
された命令コード５７と、直前に実行された分岐命令の
種類を示す分岐種類レジスタ５３の出力信号である先行
分岐種類信号５６とを入力しており、図７に示すように
デコードを行う。
された命令コード５７と、直前に実行された分岐命令の
種類を示す分岐種類レジスタ５３の出力信号である先行
分岐種類信号５６とを入力しており、図７に示すように
デコードを行う。
【００２９】すなわち、命令が分岐命令の場合には、デ
コーダ５２は、先行分岐種類信号５６がオール０のとき
に（直前に分岐命令が実行されていないときに）、分岐
種類信号５４の該分岐命令の種類に対応するビットに
“１”を出力し、先行分岐種類信号５６がオール０以外
のときに（直前に分岐命令が実行されているときに）、
内部割込み発生要求５５に“１”を出力する。
コーダ５２は、先行分岐種類信号５６がオール０のとき
に（直前に分岐命令が実行されていないときに）、分岐
種類信号５４の該分岐命令の種類に対応するビットに
“１”を出力し、先行分岐種類信号５６がオール０以外
のときに（直前に分岐命令が実行されているときに）、
内部割込み発生要求５５に“１”を出力する。
【００３０】命令がエントリポイント命令である場合に
は、デコーダ５２は、先行分岐種類信号５６がオール０
以外のときに（直前に分岐命令が実行されているとき
に）、該分岐命令の種類に対応するビットが“１”であ
るエントリポイント命令であるときのみに内部割込み発
生要求５５に“０”を出力し、それ以外のときには内部
割込み発生要求５５に“１”を出力する。
は、デコーダ５２は、先行分岐種類信号５６がオール０
以外のときに（直前に分岐命令が実行されているとき
に）、該分岐命令の種類に対応するビットが“１”であ
るエントリポイント命令であるときのみに内部割込み発
生要求５５に“０”を出力し、それ以外のときには内部
割込み発生要求５５に“１”を出力する。
【００３１】また、命令がＪ＝０であるエントリポイン
ト命令の場合には、デコーダ５２は、先行分岐種類信号
５６がオール０のときに（直前に分岐命令が実行されて
いないときに）、内部割込み発生要求５５に“１”を出
力し、先行分岐種類信号５６がオール０以外のときに
（直前に分岐命令が実行されているときに）、内部割込
み発生要求５５に“０”を出力する。さらに、Ｊ＝１で
あるエントリポイント命令の場合には、デコーダ５２
は、先行分岐種類信号５６がオール０であるかオール０
以外であるかにかかわらず（直前に分岐命令が実行され
ているか否かにかかわらず）、内部割込み発生要求５５
に“０”を出力する。
ト命令の場合には、デコーダ５２は、先行分岐種類信号
５６がオール０のときに（直前に分岐命令が実行されて
いないときに）、内部割込み発生要求５５に“１”を出
力し、先行分岐種類信号５６がオール０以外のときに
（直前に分岐命令が実行されているときに）、内部割込
み発生要求５５に“０”を出力する。さらに、Ｊ＝１で
あるエントリポイント命令の場合には、デコーダ５２
は、先行分岐種類信号５６がオール０であるかオール０
以外であるかにかかわらず（直前に分岐命令が実行され
ているか否かにかかわらず）、内部割込み発生要求５５
に“０”を出力する。
【００３２】命令がエントリポイント命令でなく分岐命
令でもない命令である場合には、デコーダ５２は、先行
分岐種類信号５６がオール０のときに（直前で分岐命令
が実行されていないときに）、内部割込み発生要求５５
に“０”を出力し、先行分岐種類信号５６がオール０以
外のときに（直前で分岐命令が実行されているとき
に）、内部割込み発生要求５５に“１”を出力する。
令でもない命令である場合には、デコーダ５２は、先行
分岐種類信号５６がオール０のときに（直前で分岐命令
が実行されていないときに）、内部割込み発生要求５５
に“０”を出力し、先行分岐種類信号５６がオール０以
外のときに（直前で分岐命令が実行されているとき
に）、内部割込み発生要求５５に“１”を出力する。
【００３３】分岐種類信号５４は、分岐種類レジスタ５
３に入力され、その値は次の命令のデコードが終わるま
で保持される。
３に入力され、その値は次の命令のデコードが終わるま
で保持される。
【００３４】内部割込み発生要求信号５５は、内部割込
みを発生させるための信号であるが、内部割込みを発生
させる方法は既知であるので、ここでは改めて示さな
い。
みを発生させるための信号であるが、内部割込みを発生
させる方法は既知であるので、ここでは改めて示さな
い。
【００３５】以上述べたようにして、第２実施例の電子
計算機では、分岐命令の分岐先にエントリポイント命令
が置かれていないことと、分岐の種類が期待通りでない
ことと、非合流エントリポイントに分岐せずに制御が到
ったこととを検出し、内部割込みを発生させることがで
きる。
計算機では、分岐命令の分岐先にエントリポイント命令
が置かれていないことと、分岐の種類が期待通りでない
ことと、非合流エントリポイントに分岐せずに制御が到
ったこととを検出し、内部割込みを発生させることがで
きる。
【００３６】
【発明の効果】以上説明したように本発明は、エントリ
ポイント命令以外への分岐動作が発生したことを検出し
て内部割込みを発生させるようにしたことにより、プロ
グラムの暴走を早く検出して停止させることができ、停
止後の原因解析が行いやすく、したがって不具合の修正
を容易に行うことができるという効果がある。
ポイント命令以外への分岐動作が発生したことを検出し
て内部割込みを発生させるようにしたことにより、プロ
グラムの暴走を早く検出して停止させることができ、停
止後の原因解析が行いやすく、したがって不具合の修正
を容易に行うことができるという効果がある。
【００３７】さらに、本発明は、エントリポイント命令
への期待した種類の分岐命令による分岐動作以外の分岐
動作が発生したことを検出して内部割込みを発生させる
ようにしたことにより、プログラムの暴走を早く検出し
て停止させることができ、停止後の原因解析が行いやす
く、したがって不具合の修正を容易に行うことができる
という効果がある。
への期待した種類の分岐命令による分岐動作以外の分岐
動作が発生したことを検出して内部割込みを発生させる
ようにしたことにより、プログラムの暴走を早く検出し
て停止させることができ、停止後の原因解析が行いやす
く、したがって不具合の修正を容易に行うことができる
という効果がある。
【図１】本発明の第１実施例に係る電子計算機の関連す
る部分を示すブロック図である。
る部分を示すブロック図である。
【図２】第１実施例の電子計算機におけるエントリポイ
ント命令の一例を示す図である。
ント命令の一例を示す図である。
【図３】本実施例の電子計算機における合流エントリポ
イントと非合流エントリポイントとを説明するための図
である。
イントと非合流エントリポイントとを説明するための図
である。
【図４】図１中のデコーダのデコード内容を真理値表で
表した図である。
表した図である。
【図５】本発明の第２実施例の電子計算機の関連する部
分を示すブロック図である。
分を示すブロック図である。
【図６】第２実施例の電子計算機におけるエントリポイ
ント命令の一例を示す図である。
ント命令の一例を示す図である。
【図７】図５中のデコーダのデコード内容を真理値表で
表した図である。
表した図である。
１１ 命令レジスタ １２ デコーダ １３ 分岐先行インディケータ １４ 分岐検出信号 １５ 内部割込み発生要求 １６ 分岐先行信号 １７ 命令コード ５１ 命令レジスタ ５２ デコーダ ５３ 分岐種類レジスタ ５４ 分岐種類信号 ５５ 内部割込み発生要求 ５６ 先行分岐種類信号 ５７ 命令コード
Claims (2)
- 【請求項１】 記憶装置に格納された命令をフェッチし
実行する電子計算機において、 分岐命令が直前に実行されたか否かを示す分岐先行信号
を出力する分岐先行インディケータと、 命令がエントリポイント命令以外の場合に前記分岐先行
信号が分岐命令が直前に実行されたことを示していれば
内部割込み発生要求を出力するデコーダとを有すること
を特徴とする電子計算機。 - 【請求項２】 記憶装置に格納された命令をフェッチし
実行する電子計算機において、 直前に実行された分岐命令の種類を示す先行分岐種類信
号を出力する分岐種類レジスタと、 命令がある種類の分岐命令からの分岐を期待しているエ
ントリポイント命令の場合に前記先行分岐種類信号が該
種類の分岐命令が直前に実行されたことを示していなけ
れば内部割込み発生要求を出力するデコーダとを有する
ことを特徴とする電子計算機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4056241A JP2762829B2 (ja) | 1992-02-06 | 1992-02-06 | 電子計算機 |
| US08/483,882 US5499351A (en) | 1992-02-06 | 1995-06-07 | Arrangement of detecting branch error in a digital data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4056241A JP2762829B2 (ja) | 1992-02-06 | 1992-02-06 | 電子計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05216721A true JPH05216721A (ja) | 1993-08-27 |
| JP2762829B2 JP2762829B2 (ja) | 1998-06-04 |
Family
ID=13021603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4056241A Expired - Lifetime JP2762829B2 (ja) | 1992-02-06 | 1992-02-06 | 電子計算機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5499351A (ja) |
| JP (1) | JP2762829B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193586A (ja) * | 2006-01-19 | 2007-08-02 | Nec Corp | プログラムテスト支援システム、方法及びプログラム |
| JP2011123658A (ja) * | 2009-12-10 | 2011-06-23 | Toyota Central R&D Labs Inc | ソフトウェア検査装置及びプログラム |
| JP2016115033A (ja) * | 2014-12-12 | 2016-06-23 | 富士通株式会社 | 命令実行制御装置、命令実行制御方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7107403B2 (en) * | 2003-09-30 | 2006-09-12 | International Business Machines Corporation | System and method for dynamically allocating cache space among different workload classes that can have different quality of service (QoS) requirements where the system and method may maintain a history of recently evicted pages for each class and may determine a future cache size for the class based on the history and the QoS requirements |
| US7143240B2 (en) * | 2003-10-31 | 2006-11-28 | International Business Machines Corporation | System and method for providing a cost-adaptive cache |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622148A (en) * | 1979-07-31 | 1981-03-02 | Fujitsu Ltd | Detecting system for program runaway |
| JPS59174955A (ja) * | 1983-03-25 | 1984-10-03 | Fujitsu Ltd | 情報処理装置の分岐命令デバツグ方式 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3673573A (en) * | 1970-09-11 | 1972-06-27 | Rca Corp | Computer with program tracing facility |
| US3728690A (en) * | 1971-08-26 | 1973-04-17 | Honeywell Inf Systems | Branch facility diagnostics |
| EP0150177A1 (en) * | 1983-07-11 | 1985-08-07 | Prime Computer, Inc. | Data processing system |
| US5008807A (en) * | 1984-07-05 | 1991-04-16 | Texas Instruments Incorporated | Data processing apparatus with abbreviated jump field |
| US4920538A (en) * | 1985-06-28 | 1990-04-24 | International Business Machines Corporation | Method of checking the execution of microcode sequences |
| US5014276A (en) * | 1989-02-06 | 1991-05-07 | Scientific Atlanta, Inc. | Convolutional encoder and sequential decoder with parallel architecture and block coding properties |
| US5155843A (en) * | 1990-06-29 | 1992-10-13 | Digital Equipment Corporation | Error transition mode for multi-processor system |
| US5261071A (en) * | 1991-03-21 | 1993-11-09 | Control Data System, Inc. | Dual pipe cache memory with out-of-order issue capability |
-
1992
- 1992-02-06 JP JP4056241A patent/JP2762829B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/483,882 patent/US5499351A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622148A (en) * | 1979-07-31 | 1981-03-02 | Fujitsu Ltd | Detecting system for program runaway |
| JPS59174955A (ja) * | 1983-03-25 | 1984-10-03 | Fujitsu Ltd | 情報処理装置の分岐命令デバツグ方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193586A (ja) * | 2006-01-19 | 2007-08-02 | Nec Corp | プログラムテスト支援システム、方法及びプログラム |
| JP2011123658A (ja) * | 2009-12-10 | 2011-06-23 | Toyota Central R&D Labs Inc | ソフトウェア検査装置及びプログラム |
| JP2016115033A (ja) * | 2014-12-12 | 2016-06-23 | 富士通株式会社 | 命令実行制御装置、命令実行制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5499351A (en) | 1996-03-12 |
| JP2762829B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101016713B1 (ko) | 데이터 처리 시스템 내의 예측 명령 | |
| US6604188B1 (en) | Pipeline replay support for multi-cycle operations wherein all VLIW instructions are flushed upon detection of a multi-cycle atom operation in a VLIW instruction | |
| US6408385B1 (en) | Data processor | |
| KR910001538A (ko) | 분기명령 실행장치 및 분기명령 트레이싱방법 | |
| KR20180126002A (ko) | 프로그램 루프 제어 | |
| KR970005021A (ko) | 2개의 명령을 동시에 실행할 수 있는 데이타프로세서 | |
| KR20180126003A (ko) | 분기 명령 | |
| KR20180126519A (ko) | 프로그램 루프 제어 | |
| US6654877B1 (en) | System and method for selectively executing computer code | |
| KR880001418B1 (ko) | 데이터 처리장치 | |
| JPH05216721A (ja) | 電子計算機 | |
| US6990569B2 (en) | Handling problematic events in a data processing apparatus | |
| JPH05257815A (ja) | 中央処理装置 | |
| EP0525672A2 (en) | Microprocessor with program tracing | |
| JP3585940B2 (ja) | 計算機 | |
| JP2503223B2 (ja) | 先行制御方式 | |
| JP3114909B2 (ja) | プログラマブルコントローラの演算エラー処理方法 | |
| KR930007015B1 (ko) | 3단계 파이프 라인을 사용한 마이크로 프로세서에서 데이타의 상관성 충돌방지회로 | |
| JPH0258648B2 (ja) | ||
| JPH04290130A (ja) | プロセッサのエラー管理方式 | |
| JP2001084149A (ja) | 情報処理装置における割り込み処理方式 | |
| JPH05108542A (ja) | データ処理装置 | |
| JPS63221428A (ja) | デ−タ処理装置 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH10333936A (ja) | プロセッサの異常分岐検出方法 |