JPH05257815A - 中央処理装置 - Google Patents
中央処理装置Info
- Publication number
- JPH05257815A JPH05257815A JP5217792A JP5217792A JPH05257815A JP H05257815 A JPH05257815 A JP H05257815A JP 5217792 A JP5217792 A JP 5217792A JP 5217792 A JP5217792 A JP 5217792A JP H05257815 A JPH05257815 A JP H05257815A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- memory
- memory address
- area
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 プログラム実行に伴う不正なアクセスによる
メモリ内容の破壊を防止できる。 【構成】 命令検出部７によりプログラム実行時におけ
るデータ領域およびスタック領域に対する読込みまたは
書込みを行う操作命令が命令解読結果から検出される
と、チェック部１０が領域設定レジスタ９に設定された
メモリアドレス範囲に基づいて命令検出部７により検出
された操作命令に対するメモリアドレスの真偽を判定す
る構成を特徴とする。
メモリ内容の破壊を防止できる。 【構成】 命令検出部７によりプログラム実行時におけ
るデータ領域およびスタック領域に対する読込みまたは
書込みを行う操作命令が命令解読結果から検出される
と、チェック部１０が領域設定レジスタ９に設定された
メモリアドレス範囲に基づいて命令検出部７により検出
された操作命令に対するメモリアドレスの真偽を判定す
る構成を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、プログラム制御を行う
中央処理装置に係り、特に、メモリ保護機能付きの中央
処理装置に関するものである。
中央処理装置に係り、特に、メモリ保護機能付きの中央
処理装置に関するものである。
【０００２】
【従来の技術】図３は従来の中央処理装置の構成を説明
するブロック図である。図において、１は各処理を制御
するための制御部、２は命令の格納されているメモリア
ドレスの記憶（プログラムカウンタによる）および算術
演算や論理演算の際使用されるデータを記憶（汎用レジ
スタによる）するためのレジスタ部、３は実際に算術演
算や論理演算を行う算術論理演算部、４は命令を読み込
み解読するための命令解読部、５は算術演算や論理演算
の結果を出力するためのデータバス、６は読込みまたは
書込み時にメモリアドレスを指定するためのアドレスバ
スである。以下、図４に示すフローチャートを参照しな
がら図３の動作について説明する。
するブロック図である。図において、１は各処理を制御
するための制御部、２は命令の格納されているメモリア
ドレスの記憶（プログラムカウンタによる）および算術
演算や論理演算の際使用されるデータを記憶（汎用レジ
スタによる）するためのレジスタ部、３は実際に算術演
算や論理演算を行う算術論理演算部、４は命令を読み込
み解読するための命令解読部、５は算術演算や論理演算
の結果を出力するためのデータバス、６は読込みまたは
書込み時にメモリアドレスを指定するためのアドレスバ
スである。以下、図４に示すフローチャートを参照しな
がら図３の動作について説明する。
【０００３】図４は、図３に示した中央処理装置におけ
るデータ転送処理手順の一例を示すフローチャートであ
る。なお、(1) 〜(5) は各手順を示す。プログラムにお
けるデータ転送の実行は、制御部１によって命令解読信
号が命令解読部４に送られる。データバス５を介して信
号を受信した命令解読部４は、レジスタ部２のプログラ
ムカウンタの示すメモリの内容を読み込むために、アド
レスバス６にプログラムカウンタのデータを出力し、デ
ータバス５を介してメモリの内容を読み込み、命令の解
読を行う(1) 。また、同様にしてオペランドの読み込み
も行う。制御部１は命令解読部４の命令解読結果に基づ
いてオペランドの演算処理が必要ならば(2) 、算術論理
演算部３に演算信号を送り、演算を実行させる(3) 。演
算終了後、結果データをメモリに格納するために、メモ
リのアドレスをアドレスバス６に出力し(4) 、データバ
ス５を介して結果データを出力して(5) 、指定のメモリ
に格納して、処理を終了する。
るデータ転送処理手順の一例を示すフローチャートであ
る。なお、(1) 〜(5) は各手順を示す。プログラムにお
けるデータ転送の実行は、制御部１によって命令解読信
号が命令解読部４に送られる。データバス５を介して信
号を受信した命令解読部４は、レジスタ部２のプログラ
ムカウンタの示すメモリの内容を読み込むために、アド
レスバス６にプログラムカウンタのデータを出力し、デ
ータバス５を介してメモリの内容を読み込み、命令の解
読を行う(1) 。また、同様にしてオペランドの読み込み
も行う。制御部１は命令解読部４の命令解読結果に基づ
いてオペランドの演算処理が必要ならば(2) 、算術論理
演算部３に演算信号を送り、演算を実行させる(3) 。演
算終了後、結果データをメモリに格納するために、メモ
リのアドレスをアドレスバス６に出力し(4) 、データバ
ス５を介して結果データを出力して(5) 、指定のメモリ
に格納して、処理を終了する。
【０００４】
【発明が解決しようとする課題】従来の中央処理装置は
上記のように構成されているので、実行するプログラム
が論理的に間違っており、プログラムの命令が格納され
ているメモリ領域にデータを出力して命令の格納してあ
るメモリ領域の内容を破壊したり、また、スタックメモ
リのオーバフローが発生してスタック領域以外のメモリ
の内容を破壊したりした場合にも、中央処理装置にはそ
れが不正な動作であることが検出できないという問題点
があった。
上記のように構成されているので、実行するプログラム
が論理的に間違っており、プログラムの命令が格納され
ているメモリ領域にデータを出力して命令の格納してあ
るメモリ領域の内容を破壊したり、また、スタックメモ
リのオーバフローが発生してスタック領域以外のメモリ
の内容を破壊したりした場合にも、中央処理装置にはそ
れが不正な動作であることが検出できないという問題点
があった。
【０００５】本発明は、上記の問題点を解決するために
なされたもので、データ領域あるいはスタック領域以外
のメモリに対するデータの入出力処理が実行されたこと
を検出することにより、プログラム実行に伴う不正なア
クセスによるメモリ内容の破壊を防止できる中央処理装
置を提供することを目的とする。
なされたもので、データ領域あるいはスタック領域以外
のメモリに対するデータの入出力処理が実行されたこと
を検出することにより、プログラム実行に伴う不正なア
クセスによるメモリ内容の破壊を防止できる中央処理装
置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る中央処理装
置は、プログラム実行時におけるデータ領域およびスタ
ック領域に対する読込みまたは書込みを行う操作命令を
命令解読結果から検出する命令検出部と、この命令検出
部により検出された操作命令に対するメモリアドレスを
検出するアドレス検出部と、操作命令に対してアクセス
可能なメモリアドレス範囲を設定する領域設定レジスタ
と、この領域設定レジスタに設定されたメモリアドレス
範囲に基づいて命令検出部により検出された操作命令に
対するメモリアドレスの真偽を判定するチェック部とを
有するものである。
置は、プログラム実行時におけるデータ領域およびスタ
ック領域に対する読込みまたは書込みを行う操作命令を
命令解読結果から検出する命令検出部と、この命令検出
部により検出された操作命令に対するメモリアドレスを
検出するアドレス検出部と、操作命令に対してアクセス
可能なメモリアドレス範囲を設定する領域設定レジスタ
と、この領域設定レジスタに設定されたメモリアドレス
範囲に基づいて命令検出部により検出された操作命令に
対するメモリアドレスの真偽を判定するチェック部とを
有するものである。
【０００７】また、領域設定レジスタによるメモリアド
レス範囲の設定状態を有効または無効に決定する検出設
定レジスタを設けたものである。
レス範囲の設定状態を有効または無効に決定する検出設
定レジスタを設けたものである。
【０００８】
【作用】本発明においては、命令検出部によりプログラ
ム実行時におけるデータ領域およびスタック領域に対す
る読込みまたは書込みを行う操作命令を命令解読結果か
ら検出すると、チェック部が領域設定レジスタに設定さ
れたメモリアドレス範囲に基づいて命令検出部により検
出された操作命令に対するメモリアドレスの真偽を判定
し、不正なメモリアクセによるメモリ内容の破壊を有効
に保護する。
ム実行時におけるデータ領域およびスタック領域に対す
る読込みまたは書込みを行う操作命令を命令解読結果か
ら検出すると、チェック部が領域設定レジスタに設定さ
れたメモリアドレス範囲に基づいて命令検出部により検
出された操作命令に対するメモリアドレスの真偽を判定
し、不正なメモリアクセによるメモリ内容の破壊を有効
に保護する。
【０００９】また、検出設定レジスタにより領域設定レ
ジスタによるメモリアドレス範囲の設定状態を有効また
は無効に決定可能とし、操作命令に対するプログラムチ
ェック実行を選択的に行う。
ジスタによるメモリアドレス範囲の設定状態を有効また
は無効に決定可能とし、操作命令に対するプログラムチ
ェック実行を選択的に行う。
【００１０】
【実施例】図１は本発明の一実施例を示す中央処理装置
の構成を説明するブロック図である。図において、１は
各処理を制御するための制御部、２は命令の格納されて
いるメモリアドレスの記憶（プログラムカウンタによ
る）および算術演算や論理演算の際使用されるデータを
記憶（汎用レジスタによる）するためのレジスタ部、３
は実際に算術演算や論理演算を行う算術論理演算部、４
は命令を読み込み解読するための命令解読部、５は算術
演算や論理演算の結果を出力するためのデータバス、６
は読込みまたは書込み時にメモリアドレスを指定するた
めのアドレスバスである。７はプログラム実行時におけ
るデータ領域およびスタック領域に対する操作を検出す
るための命令検出部、８は操作対象のメモリアドレスを
検出するためのアドレス検出部、９は各メモリに対する
アクセス可能な範囲を指定するための領域設定レジスタ
で、データ領域上位アドレスレジスタ９ａ，データ領域
下位アドレスレジスタ９ｂ，スタック領域トップアドレ
スレジスタ９ｃ，スタック領域ボトムアドレスレジスタ
９ｄ等を備えている。１０は領域設定レジスタで指定さ
れたメモリの範囲に対する操作かどうかを検出するチェ
ック部、１１は領域設定レジスタ９の内容をもとに検出
機能を有効にするか、無効にするかを設定するための検
出設定レジスタである。
の構成を説明するブロック図である。図において、１は
各処理を制御するための制御部、２は命令の格納されて
いるメモリアドレスの記憶（プログラムカウンタによ
る）および算術演算や論理演算の際使用されるデータを
記憶（汎用レジスタによる）するためのレジスタ部、３
は実際に算術演算や論理演算を行う算術論理演算部、４
は命令を読み込み解読するための命令解読部、５は算術
演算や論理演算の結果を出力するためのデータバス、６
は読込みまたは書込み時にメモリアドレスを指定するた
めのアドレスバスである。７はプログラム実行時におけ
るデータ領域およびスタック領域に対する操作を検出す
るための命令検出部、８は操作対象のメモリアドレスを
検出するためのアドレス検出部、９は各メモリに対する
アクセス可能な範囲を指定するための領域設定レジスタ
で、データ領域上位アドレスレジスタ９ａ，データ領域
下位アドレスレジスタ９ｂ，スタック領域トップアドレ
スレジスタ９ｃ，スタック領域ボトムアドレスレジスタ
９ｄ等を備えている。１０は領域設定レジスタで指定さ
れたメモリの範囲に対する操作かどうかを検出するチェ
ック部、１１は領域設定レジスタ９の内容をもとに検出
機能を有効にするか、無効にするかを設定するための検
出設定レジスタである。
【００１１】このように構成された中央処理装置におい
て、命令検出部７によりプログラム実行時におけるデー
タ領域およびスタック領域に対する読込みまたは書込み
を行う操作命令を命令解読結果から検出されると、チェ
ック部１０が領域設定レジスタ９に設定されたメモリア
ドレス範囲に基づいて命令検出部７により検出された操
作命令に対するメモリアドレスの真偽を判定し、不正な
メモリアクセスによるメモリ内容の破壊を有効に保護す
る。
て、命令検出部７によりプログラム実行時におけるデー
タ領域およびスタック領域に対する読込みまたは書込み
を行う操作命令を命令解読結果から検出されると、チェ
ック部１０が領域設定レジスタ９に設定されたメモリア
ドレス範囲に基づいて命令検出部７により検出された操
作命令に対するメモリアドレスの真偽を判定し、不正な
メモリアクセスによるメモリ内容の破壊を有効に保護す
る。
【００１２】また、検出設定レジスタ１１により領域設
定レジスタ９によるメモリアドレス範囲の設定状態を有
効または無効に決定可能とし、操作命令に対するプログ
ラムチェック実行を選択的に行う。
定レジスタ９によるメモリアドレス範囲の設定状態を有
効または無効に決定可能とし、操作命令に対するプログ
ラムチェック実行を選択的に行う。
【００１３】図２は、図１に示した中央処理装置におけ
るデータ転送処理手順の一例を示すフローチャートであ
る。なお、(1) 〜(9) は各手順を示す。
るデータ転送処理手順の一例を示すフローチャートであ
る。なお、(1) 〜(9) は各手順を示す。
【００１４】プログラムにおけるデータ転送の実行は、
制御部１によって命令解読信号が命令解読部４に送られ
る。データバス５を介して信号を受信した命令解読部４
は、レジスタ部２のプログラムカウンタの示すメモリの
内容を読み込むために、アドレスバス６にプログラムカ
ウンタのデータを出力し、データバス５を介してメモリ
の内容を読み込み、命令の解読を行う(1) 。また、同様
にしてオペランドの読み込みも行う。制御部１は命令解
読部４の命令解読結果に基づいてオペランドの演算処理
が必要ならば(2) 、算術論理演算部３に演算信号を送
り、演算を実行させる(3) 。演算終了後、制御部１は検
出設定レジスタ１１が真値（検出機構が有効）であるか
どうかをチェックし(4) 、ＹＥＳならば命令検出部７に
メモリ操作検出の指令を送出し、メモリ操作命令である
かどうかをチェックし(5) 、ＹＥＳならばアドレス検出
部８に指令を送出し、操作対象のメモリのアドレスを得
て、得られたアドレスが領域設定レジスタ９の範囲にあ
るかどうかのチェックをチェック部１０に指令し、領域
設定レジスタ９の範囲内にあるかどうかをチェックし
(6) 、ＮＯならば領域設定レジストスタート範囲外の不
正なメモリアクセスが発生したものとして、例外処理を
発生させて(7) 、実行中のプログラムまたは他のプログ
ラムに報知することが可能となる。
制御部１によって命令解読信号が命令解読部４に送られ
る。データバス５を介して信号を受信した命令解読部４
は、レジスタ部２のプログラムカウンタの示すメモリの
内容を読み込むために、アドレスバス６にプログラムカ
ウンタのデータを出力し、データバス５を介してメモリ
の内容を読み込み、命令の解読を行う(1) 。また、同様
にしてオペランドの読み込みも行う。制御部１は命令解
読部４の命令解読結果に基づいてオペランドの演算処理
が必要ならば(2) 、算術論理演算部３に演算信号を送
り、演算を実行させる(3) 。演算終了後、制御部１は検
出設定レジスタ１１が真値（検出機構が有効）であるか
どうかをチェックし(4) 、ＹＥＳならば命令検出部７に
メモリ操作検出の指令を送出し、メモリ操作命令である
かどうかをチェックし(5) 、ＹＥＳならばアドレス検出
部８に指令を送出し、操作対象のメモリのアドレスを得
て、得られたアドレスが領域設定レジスタ９の範囲にあ
るかどうかのチェックをチェック部１０に指令し、領域
設定レジスタ９の範囲内にあるかどうかをチェックし
(6) 、ＮＯならば領域設定レジストスタート範囲外の不
正なメモリアクセスが発生したものとして、例外処理を
発生させて(7) 、実行中のプログラムまたは他のプログ
ラムに報知することが可能となる。
【００１５】一方、ステップ(4) ，ステップ(5) の判定
がＮＯの場合（検出設定レジスタ１１が偽値の場合また
はメモリ操作命令でない場合）またはステップ(6) の判
定がＹＥＳの場合（または領域設定レジスタ範囲内の操
作の場合）は、データをメモリに格納するために、メモ
リのアドレスをアドレスバス６に出力し(8) 、データバ
ス５を介して結果データを出力して(9) 、指定のメモリ
に格納して、処理を終了する。
がＮＯの場合（検出設定レジスタ１１が偽値の場合また
はメモリ操作命令でない場合）またはステップ(6) の判
定がＹＥＳの場合（または領域設定レジスタ範囲内の操
作の場合）は、データをメモリに格納するために、メモ
リのアドレスをアドレスバス６に出力し(8) 、データバ
ス５を介して結果データを出力して(9) 、指定のメモリ
に格納して、処理を終了する。
【００１６】
【発明の効果】以上説明したように、本発明は命令検出
部によりプログラム実行時におけるデータ領域およびス
タック領域に対する読込みまたは書込みを行う操作命令
が命令解読結果から検出されると、チェック部が領域設
定レジスタに設定されたメモリアドレス範囲に基づいて
命令検出部により検出された操作命令に対するメモリア
ドレスの真偽を判定するように構成したので、不正なメ
モリアクセスによるメモリ内容の破壊を有効に保護する
ことができる。
部によりプログラム実行時におけるデータ領域およびス
タック領域に対する読込みまたは書込みを行う操作命令
が命令解読結果から検出されると、チェック部が領域設
定レジスタに設定されたメモリアドレス範囲に基づいて
命令検出部により検出された操作命令に対するメモリア
ドレスの真偽を判定するように構成したので、不正なメ
モリアクセスによるメモリ内容の破壊を有効に保護する
ことができる。
【００１７】また、検出設定レジスタにより領域設定レ
ジスタによるメモリアドレス範囲の設定状態を有効また
は無効に決定するように構成したので、操作命令に対す
るプログラムチェック実行を選択的に行うことができ
る。
ジスタによるメモリアドレス範囲の設定状態を有効また
は無効に決定するように構成したので、操作命令に対す
るプログラムチェック実行を選択的に行うことができ
る。
【００１８】従って、実行するプログラムのメモリ操作
に対する論理的なエラーを発見することが容易となり、
プログラム開発およびデバッグの際の労力および処理時
間を大幅に削減できる等の効果を奏する。
に対する論理的なエラーを発見することが容易となり、
プログラム開発およびデバッグの際の労力および処理時
間を大幅に削減できる等の効果を奏する。
【図１】本発明の一実施例を示す中央処理装置の構成を
説明するブロック図である。
説明するブロック図である。
【図２】図１に示した中央処理装置におけるデータ転送
処理手順の一例を示すフローチャートである。
処理手順の一例を示すフローチャートである。
【図３】従来の中央処理装置の構成を説明するブロック
図である。
図である。
【図４】図３に示した中央処理装置におけるデータ転送
処理手順の一例を示すフローチャートである。
処理手順の一例を示すフローチャートである。
１ 制御部 ２ レジスタ部 ３ 算術論理演算部 ４ 命令解読部 ５ データバス ６ アドレスバス ７ 命令検出部 ８ アドレス検出部 ９ 領域設定レジスタ ９ａ データ領域上位アドレスレジスタ ９ｂ データ領域下位アドレスレジスタ ９ｃ スタック領域トップアドレスレジスタ ９ｄ スタック領域ボトムアドレスレジスタ １０ チェック部 １１ 検出設定レジスタ
Claims (2)
- 【請求項１】 解読された命令に従ってデータ処理を行
う中央処理装置において、プログラム実行時におけるデ
ータ領域およびスタック領域に対する読込みまたは書込
みを行う操作命令を命令解読結果から検出する命令検出
部と、この命令検出部により検出された前記操作命令に
対するメモリアドレスを検出するアドレス検出部と、前
記操作命令に対してアクセス可能なメモリアドレス範囲
を設定する領域設定レジスタと、この領域設定レジスタ
に設定されたメモリアドレス範囲に基づいて前記命令検
出部により検出された前記操作命令に対するメモリアド
レスの真偽を判定するチェック部とを具備したことを特
徴とする中央処理装置。 - 【請求項２】 領域設定レジスタによるメモリアドレス
範囲の設定状態を有効または無効に決定する検出設定レ
ジスタを具備したことを特徴とする請求項１記載の中央
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5217792A JPH05257815A (ja) | 1992-03-11 | 1992-03-11 | 中央処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5217792A JPH05257815A (ja) | 1992-03-11 | 1992-03-11 | 中央処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257815A true JPH05257815A (ja) | 1993-10-08 |
Family
ID=12907532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5217792A Pending JPH05257815A (ja) | 1992-03-11 | 1992-03-11 | 中央処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257815A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263447A (ja) * | 1994-12-20 | 1996-10-11 | Sun Microsyst Inc | 分散型コンピュータシステム及びその動作方法 |
| KR100393985B1 (ko) * | 1999-12-22 | 2003-08-06 | 엘지전자 주식회사 | 메모리 영역 보호 장치 및 방법 |
| KR100525537B1 (ko) * | 2000-12-28 | 2005-11-02 | 엘지전자 주식회사 | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. |
| JP2010525456A (ja) * | 2007-04-20 | 2010-07-22 | モトローラ・インコーポレイテッド | 書込プロテクトされたメモリ管理ユニット・レジスタを備える論理デバイス |
| JP2015060499A (ja) * | 2013-09-20 | 2015-03-30 | 富士通株式会社 | 演算処理装置、情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム |
-
1992
- 1992-03-11 JP JP5217792A patent/JPH05257815A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263447A (ja) * | 1994-12-20 | 1996-10-11 | Sun Microsyst Inc | 分散型コンピュータシステム及びその動作方法 |
| KR100393985B1 (ko) * | 1999-12-22 | 2003-08-06 | 엘지전자 주식회사 | 메모리 영역 보호 장치 및 방법 |
| KR100525537B1 (ko) * | 2000-12-28 | 2005-11-02 | 엘지전자 주식회사 | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. |
| JP2010525456A (ja) * | 2007-04-20 | 2010-07-22 | モトローラ・インコーポレイテッド | 書込プロテクトされたメモリ管理ユニット・レジスタを備える論理デバイス |
| JP2015060499A (ja) * | 2013-09-20 | 2015-03-30 | 富士通株式会社 | 演算処理装置、情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5305460A (en) | Data processor | |
| US20050240701A1 (en) | Interrupt control apparatus | |
| JPH05257815A (ja) | 中央処理装置 | |
| JP2004280801A (ja) | プロセッサおよびこのプロセッサ用のプログラムを生成するコンパイラ装置 | |
| KR960011669A (ko) | 중앙처리장치 | |
| KR100239438B1 (ko) | 오동작 방지 기능을 갖는 중앙 처리 장치 | |
| JPH05216721A (ja) | 電子計算機 | |
| JP3616588B2 (ja) | マイクロプログラムチェックシステム | |
| JPH06139084A (ja) | 情報処理装置 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPH02278446A (ja) | メモリアクセス制御回路 | |
| JPH1139159A (ja) | 計算機システム | |
| JP2987281B2 (ja) | プロセッサ | |
| JPS6117474Y2 (ja) | ||
| JPH05346876A (ja) | Ｃｐｕ制御装置 | |
| JP3585940B2 (ja) | 計算機 | |
| JPH0227690B2 (ja) | ||
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH03233732A (ja) | 電子計算機 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPS62131339A (ja) | 情報処理装置 | |
| JPS6058491B2 (ja) | エラ処理方式 | |
| JPS62182934A (ja) | プログラム実行装置 | |
| JPH0424836A (ja) | マイクロプロセッサ |