JPH05218130A - Tab式半導体装置及びその製造装置 - Google Patents

Tab式半導体装置及びその製造装置

Info

Publication number
JPH05218130A
JPH05218130A JP4015818A JP1581892A JPH05218130A JP H05218130 A JPH05218130 A JP H05218130A JP 4015818 A JP4015818 A JP 4015818A JP 1581892 A JP1581892 A JP 1581892A JP H05218130 A JPH05218130 A JP H05218130A
Authority
JP
Japan
Prior art keywords
semiconductor device
type semiconductor
tab type
bump electrode
bump electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4015818A
Other languages
English (en)
Inventor
Keiji Shibata
啓司 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP4015818A priority Critical patent/JPH05218130A/ja
Publication of JPH05218130A publication Critical patent/JPH05218130A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 千鳥状に配置されたバンプ電極(14A)(14
B)を有するTAB式半導体装置(20)において、長い
方のインナリード(15B)の半導体ペレット(1)への接
触による短絡や耐電圧の低下を未然に防止する。 【構成】 絶縁フィルム(3)の透孔(2)内に半導体ペ
レット(1)を配置し、その表面に千鳥状に形成された
各バンプ電極(14A)(14B)に絶縁フィルム(3)上か
ら延びる長短のインナリード(15A)(15B)の先端部を
接続したTAB式半導体装置(20)において、外側のバ
ンプ電極(14A)の高さを内側のバンプ電極(14B)より
も高くし、これに対応して、ボンディングツール(16)
のリード押圧面の周縁に沿って長い方のインナリード
(15B)が嵌まり込む凹状の段差部(17)を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はTAB式半導体装置及び
その製造装置に関し、詳しくは、絶縁フィルムの透孔内
に配置された半導体ペレットのバンプ電極と絶縁フィル
ムから延びるインナリードの先端とを接続したTAB式
半導体装置、及び上記半導体ペレットのバンプ電極とイ
ンナリードの先端とを一括して熱圧着するボンディング
ツールを具備したTAB式半導体装置の製造装置に関す
る。
【0002】
【従来の技術】TAB〔Tape Automated Bonding 〕
式半導体装置(10)は、例えば、フレキシブルなフィル
ム状プリント基板等に組み付けられるカメラ用IC等に
使用される。その一例を図3乃至図5を示して説明す
る。
【0003】図3の(A)(B)において、(1)は半
導体ペレット、(3)は絶縁フィルムからなる枠状フィ
ルム、(2)は枠状フィルム(3)に形成された透孔、
(4A)(4B)はAuの盛り上げメッキによって半導体ペ
レット(1)の配線パターン上に千鳥配置状態で形成さ
れたバンプ電極、(5A)(5B)は枠状フィルム(3)に
形成された金属箔からなるインナリードである。インナ
リード(5A)(5B)は、千鳥状に配置されたバンプ電極
(4A)(4B)と対応させて異なった長さを有し、その中
間部分を枠状フィルム(3)に接着した状態でそれぞれ
のインナリード(5A)(5B)の先端をバンプ電極(4A)
(4B)に熱圧着することによって、半導体ペレット
(1)を枠状フィルム(3)の内側に固定支持している。
【0004】上記TAB式半導体装置(10)では、半導
体ペレット(1)における集積度の向上によりバンプ電
極(4A)(4B)の数が増加する傾向にあり、そのため、
上述したようにバンプ電極(4A)(4B)を千鳥状に配置
するようにしている。このTAB式半導体装置(10)の
製造において、図4に示すように上記バンプ電極(4A)
(4B)は、ブロック状のボンディングツール(6)を使
用することにより一括してそれぞれ対応するインナリー
ド(5A)(5B)の先端に熱圧着される。
【0005】
【発明が解決しようとする課題】ところで、上記TAB
式半導体装置(10)の製造では、図5に示すように平坦
な加熱押圧面を具えたボンディングツール(6)を使用
している。一方、千鳥状に配置されたバンプ電極(4A)
(4B)にインナリード(5A)(5B)の先端を対応するバ
ンプ電極(4A)(4B)上に熱圧着しようとすると、イン
ナリード(5A)(5B)の先端の長さが異なっているた
め、内側のバンプ電極(4B)上に延びる長い方のインナ
リード(5B)の先端でのボンディングツール(6)によ
る受圧面積及びそれによる熱膨張が、外側のバンプ電極
(4A)上に延びる短い方のインナリード(5A)よりも大
きくなる。この結果、長い方のインナリード(5B)の先
端が変形し、半導体ペレット(1)の表面に形成された
配線パターンに接触し易くなり、短絡や耐電圧の低下等
の問題が引き起こされる。
【0006】
【課題を解決するための手段】上記課題の解決手段とし
て、本発明に係るTAB式半導体装置は、絶縁フィルム
の透孔内に半導体ペレットを配置し、その表面の周縁に
千鳥状に形成された複数のバンプ電極に上記絶縁フィル
ム上から延びるインナリードの先端部を接続したものに
おいて、複数のバンプ電極のうち、外側のバンプ電極を
内側のバンプ電極よりも高くしたことを特徴とする。
【0007】また、本発明に係るTAB式半導体装置の
製造装置は、上記半導体ペレットの内、外側のバンプ電
極に、各バンプ電極に対応して長さが異なるインナリー
ドの先端を一括して熱圧着するボンディングツールを具
備し、そのリード押圧面の周縁に沿って凹状の段差部を
形成したことを特徴とする。
【0008】
【作用】本発明では、外側のバンプ電極を内側のバンプ
電極よりも高くしたこと、及びボンディングツールのリ
ード押圧面の周縁に沿って凹状の段差部を形成したこと
により、上記内外側のバンプ電極にインナリードの先端
部を一括して熱圧着する時、内側のバンプ電極に向って
延びる長い方のインナリードを上記凹状の段差部内に位
置させることによって、長い方のインナリードが半導体
ペレット表面の周縁に接触することを未然に防止する。
【0009】
【実施例】以下、図1及び図2(A)(B)に基づいて
本発明の一実施例を説明する。尚、以下の記述におい
て、従来技術を示す図3乃至図5と同一の構成部材は同
一の参照番号で表示し、重複する事項に関しては説明を
省略する。
【0010】TAB式半導体装置(20)は、表面にバン
プ電極(14A)(14B)を千鳥状に整列させた半導体ペレ
ット(1)と、枠状フィルム(3)を、長さの異なるイン
ナリード(15A)(15B)と上記バンプ電極(14A)(14
B)との熱圧着によって接合一体化したものであるが、
図1に拡大して図示するように、短い方のインナリード
(15A)の先端部が熱圧着される外側のバンプ電極(14
A)の高さが、長い方のインナリード(15B)の先端部が
熱圧着される内側のバンプ電極(14B)に比較して高く
なるようにAuの盛り上げメッキ条件を調節する。
【0011】一方、上記バンプ電極(14A)(14B)の高
さの差に対応して、ボンディングツール(16)の側で
は、リード押圧面の周縁に沿って凹状の段差部(17)を
形成する。図1に拡大して図示するように、ボンディン
グツール(16)がインナリード(15A)(15B)を押圧
し、熱圧着のための熱エネルギーを伝達するとき、枠状
フィルム(3)から内側のバンプ電極(14B)の上方に向
って延びる長い方のインナリード(15B)を上記凹状の
段差部(17)内に位置させ、この部分をボンディングツ
ール(16)の加熱押圧面から離すことによってインナリ
ード(15B)にボンディングツール(16)からの押圧力
及び熱エネルギーが伝達されない状態を作り出す。即
ち、高さの異なるバンプ電極(14A)(14B)に熱圧着さ
れる長短のインナリード(15A)(15B)の先端部のみに
ボンディングツール(16)からの押圧力及び熱エネルギ
ーが伝達される状態を作り出し、これによってボンディ
ング時に、長い方のインナリード(15B)の先端部と短
い方のインナリード(15A)の先端部とに略同等の熱圧
着条件を作り出す。この結果、長い方のインナリード
(15B)の変形が抑制され、両インナリード(15A)(15
B)の先端部は、対応するバンプ電極(14A)(14B)上
に一括して熱圧着される。
【0012】
【発明の効果】本発明によれば、内側のバンプ電極に熱
圧着される長い方のインナリードの変形が抑制されるか
ら、千鳥状に配置した多数のバンプ電極を有するTAB
式半導体装置において、インナリードの半導体ペレット
への接触による短絡や耐電圧の低下等が回避され、製品
歩留まりが大幅に向上すると共に高品質のTAB式半導
体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るTAB式半導体装置とその製造装
置のボンディングツールを示す部分拡大断面図
【図2】(A)は図1のボンディングツールを示す正面
図、(B)は(A)のボンディングツールを示す底面図
【図3】(A)は従来のTAB式半導体装置を示す平面
図、(B)は(A)のTAB式半導体装置を示す断面図
【図4】従来のTAB式半導体装置を示す部分拡大断面
【図5】(A)は図4のボンディングツールを示す正面
図、(B)は(A)のボンディングツールを示す底面図
【符号の説明】
1 半導体ペレット 2 透孔 3 枠状フィルム 14A バンプ電極 14B バンプ電極 15A インナリード 15B インナリード 16 ボンディングツール 17 凹状の段差部 20 TAB式半導体装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁フィルムの透孔内に半導体ペレット
    を配置し、その表面の周縁に千鳥状に形成された複数の
    バンプ電極に上記絶縁フィルム上から延びるインナリー
    ドの先端部を接続したものにおいて、複数のバンプ電極
    のうち、外側のバンプ電極を内側のバンプ電極よりも高
    くしたことを特徴とするTAB式半導体装置。
  2. 【請求項2】 請求項1記載の半導体ペレットの内、外
    側のバンプ電極に、各バンプ電極に対応して長さが異な
    るインナリードの先端を一括して熱圧着するボンディン
    グツールを具備し、そのリード押圧面の周縁に沿って凹
    状の段差部を形成したことを特徴とするTAB式半導体
    装置の製造装置。
JP4015818A 1992-01-31 1992-01-31 Tab式半導体装置及びその製造装置 Pending JPH05218130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4015818A JPH05218130A (ja) 1992-01-31 1992-01-31 Tab式半導体装置及びその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4015818A JPH05218130A (ja) 1992-01-31 1992-01-31 Tab式半導体装置及びその製造装置

Publications (1)

Publication Number Publication Date
JPH05218130A true JPH05218130A (ja) 1993-08-27

Family

ID=11899434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4015818A Pending JPH05218130A (ja) 1992-01-31 1992-01-31 Tab式半導体装置及びその製造装置

Country Status (1)

Country Link
JP (1) JPH05218130A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117036A (ja) * 2003-10-04 2005-04-28 Samsung Electronics Co Ltd テープ配線基板とそれを利用した半導体チップパッケージ
US7023070B2 (en) 2003-06-05 2006-04-04 Oki Electric Industry Co., Ltd. Semiconductor device
US7518691B2 (en) 2004-07-13 2009-04-14 Seiko Epson Corporation Electrooptical device, mounting structure, and electronic apparatus having wiring formed on and protruding from a base material to directly under an input bump on a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023070B2 (en) 2003-06-05 2006-04-04 Oki Electric Industry Co., Ltd. Semiconductor device
JP2005117036A (ja) * 2003-10-04 2005-04-28 Samsung Electronics Co Ltd テープ配線基板とそれを利用した半導体チップパッケージ
US7518691B2 (en) 2004-07-13 2009-04-14 Seiko Epson Corporation Electrooptical device, mounting structure, and electronic apparatus having wiring formed on and protruding from a base material to directly under an input bump on a semiconductor device

Similar Documents

Publication Publication Date Title
KR100214561B1 (ko) 버틈 리드 패키지
US7208826B2 (en) Semiconductor device and method of manufacturing the same
US5530282A (en) Semiconductor device having a multilayer interconnection structure
EP0265927B1 (en) Wire stacked bonding method
JP2002076589A5 (ja)
US6081035A (en) Microelectronic bond ribbon design
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
KR100721279B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JPH05218130A (ja) Tab式半導体装置及びその製造装置
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
US6441472B1 (en) Semiconductor device and method of manufacturing the same
JP3699966B2 (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JPH03228339A (ja) ボンディングツール
JPH05190613A (ja) ボンディングツール
JP2564596B2 (ja) 半導体装置の製造方法
KR100480455B1 (ko) 높은 품질과 높은 생산성으로 tab테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법
JP4248528B2 (ja) リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法
JPH05109731A (ja) ボンデイングパツド
JP3987164B2 (ja) Ic pad上への突起電極の形成方法
JP2528766B2 (ja) 半導体装置
JPH0730047A (ja) 半導体装置のリードフレーム並びにその製造装置及び方法
JPH08181168A (ja) 半導体装置
JPH09289226A (ja) 半導体装置
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JP2891243B2 (ja) フェイスダウンボンディング装置