JPH08181168A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08181168A
JPH08181168A JP6337226A JP33722694A JPH08181168A JP H08181168 A JPH08181168 A JP H08181168A JP 6337226 A JP6337226 A JP 6337226A JP 33722694 A JP33722694 A JP 33722694A JP H08181168 A JPH08181168 A JP H08181168A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
heat dissipation
dissipation plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6337226A
Other languages
English (en)
Inventor
Tadashi Kamiyama
正 神家満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP6337226A priority Critical patent/JPH08181168A/ja
Publication of JPH08181168A publication Critical patent/JPH08181168A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 実装の際にリードの平坦度や整列性等による
悪影響がなく、また放熱板による半導体チップの放熱を
効果的に行うことができるようにする。 【構成】 フィルム基材2上に形成したリード3のイン
ナーリード部3aを半導体チップ1の回路面1aの電極
に接合し、チップ1の非回路面1bを放熱板6の上面6
aに固着する。放熱板6の上面6aにはリード接続部7
が設けられ、放熱板6の外端にはリード接続部7と導通
する端子部8が設けられている。チップ1の回路面1a
から延設されたリード3のアウターリード部3bを放熱
板6のリード接続部7に接合する。放熱板6の上面6a
で全体を樹脂10により封止する。実装時には、放熱板
6の下面6bを実装基板20の表面に密着させ、放熱板
6の端子部8を実装基板20の配線パターン21に半田
22等により接続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばTAB方式によ
り半導体チップにリードを接続すると共にその半導体チ
ップに放熱板を固着して樹脂封止した半導体装置に関す
る。
【0002】
【従来の技術】従来、この種の半導体装置は、例えば図
7に示すように構成されている。即ち、半導体チップ1
01の表面の電極に、フィルム基材102上に形成され
たリード103のインナーリード部103aが、バンプ
104を介して接合されている。そして、半導体チップ
101の裏面に接着剤105を用いて放熱板106が固
着され、アウターリード部103bと放熱板106の下
面とが露出するように全体が樹脂110により封止され
ている。
【0003】このような半導体装置は、複数のアウター
リード部103bが実装状態に適合する所定の形状に成
形された後、放熱板106の下面が実装基板120の表
面に密着され、各アウターリード部103bが実装基板
120上の複数の配線パターン121にそれぞれ接合さ
れることにより、実装基板120に実装される。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の半導体装置において、樹脂110から突
出する複数のアウターリード部103bは成形されてい
るのだが、成形後の内部応力やハンドリング時の振動等
によって、これら各アウターリード部103bは平坦度
や整列性等が悪化し易い。このため、半導体装置を実装
基板120に実装する際に、各アウターリード部103
bと実装基板120の各配線パターン121との接合不
良が生じ易いという問題があった。
【0005】また、上述したような従来の半導体装置に
おいては、動作時に半導体チップ101から発生した熱
が、放熱板106を介して実装基板120に拡散され、
一部がアウターリード部103bを介して実装基板12
0及び外気にも放散されるが、その放熱効果は必ずしも
充分ではないという問題があった。
【0006】そこで本発明は、実装の際にリードの平坦
度や整列性等による悪影響がなく、また放熱板による半
導体チップの放熱を効果的に行うことができる半導体装
置を提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体チップにリードを接続すると共に
前記半導体チップに放熱板を固着して樹脂封止してなる
半導体装置において、前記放熱板の上面で前記半導体チ
ップが搭載される領域の外側に、前記半導体チップに接
続された前記リードと対応するリード接続部を設け、前
記半導体チップの非回路面を前記放熱板の上面に固着す
ると共に、前記半導体チップの回路面から延設された前
記リードの先端を前記放熱板の前記リード接続部に接合
し、前記放熱板の上面において封止用の樹脂部を形成し
たことを特徴とする。
【0008】また、本発明は、半導体チップにリードを
接続すると共に前記半導体チップに放熱板を固着して樹
脂封止してなる半導体装置において、前記放熱板の上面
で前記半導体チップが搭載される領域の外側に、前記半
導体チップに接続された前記リードと対応するリード接
続部を設け、少なくとも前記半導体チップの回路面を絶
縁材を介して前記放熱板の上面に固着すると共に、前記
半導体チップの回路面から延設された前記リードの先端
を前記放熱板の前記リード接続部に接合し、かつ前記半
導体チップの非回路面に放熱フィンを固着し、この放熱
フィンが露出するように前記放熱板の上面において封止
用の樹脂部を形成したことを特徴とする。
【0009】なお、前記各半導体装置において、前記放
熱板の外端に前記リード接続部と導通する端子部を設
け、前記放熱板の下面を実装基板に密着させた実装時
に、前記端子部が前記実装基板の配線部に接続されるこ
とを特徴とする。この場合、前記放熱板の下面の外端近
傍に凹部を設け、この凹部内に前記端子部を露出させる
とよい。
【0010】また、前記各半導体装置において、前記リ
ード接続部に接合された前記リードの先端を前記放熱板
の外端から突出させ、前記放熱板の下面を実装基板に密
着させた実装時に、前記リードの突出部分が前記実装基
板の配線部に接続されることを特徴とする。
【0011】さらに、前記各半導体装置において、前記
リードをフィルム基材上に形成し、このフィルム基材か
ら内側へ突出するインナーリード部を前記半導体チップ
に接続し、前記フィルム基材から外側へ突出するアウタ
ーリード部を前記放熱板の前記リード接続部に接合した
ことを特徴とする。
【0012】
【作用】上記のように構成された本発明の半導体装置に
おいては、半導体チップから延設されたリードの先端
が、放熱板に設けられたリード接続部に接合されてお
り、放熱板の外端でリード接続部と導通する端子部また
は放熱板の外端から突出するリードの突出部分が、実装
基板の配線部に対する接続部分となる。これによって、
実装時に、従来のように樹脂から突出するリードを成形
して実装基板の配線部に接合する必要がないので、リー
ドの平坦度や整列性等の影響を受けることなく、放熱板
の端子部またはリードの突出部分によって、実装基板の
配線部に対する接続を確実に行うことができる。
【0013】また、半導体チップが放熱板に固着される
と共に、半導体チップのリードが放熱板のリード接続部
に接合されることによって、半導体チップから放熱板へ
の熱伝導に加え、リードから放熱板への熱伝導も効果的
に行われるので、放熱効果を高めることができる。しか
も、半導体装置の下側全体が放熱板となり、従来に比べ
て放熱板の占有面積が拡がるので、実装基板への熱伝導
効率を向上させることができる。
【0014】
【実施例】以下、本発明による半導体装置の実施例につ
いて図1〜図6を参照して説明する。まず、図1〜図3
は第1実施例を示し、図1は半導体装置を基板に実装し
た状態の断面図、図2はリードを接続した半導体チップ
とリード接続部を設けた放熱板との要部の分解斜視図、
図3は半導体装置を基板に実装した状態の要部の斜視図
である。
【0015】図1に示すように、半導体チップ1の表面
である回路面1aの電極に、ポリイミド等のフィルム基
材2上に形成されたCu等のリード3のインナーリード
部3aが、Au等のバンプ4を介して接合されている。
そして、半導体チップ1の裏面である非回路面1bが、
Agペースト等の接着剤5を用いて放熱板6の上面6a
に固着されている。
【0016】この放熱板6は、熱良導性の材料によっ
て、ほぼアウターリード部3bの先端に対応する大きさ
に形成されている。放熱板6の中央部は半導体チップ1
が搭載される領域であるが、その外側にはCu等の導電
性材料によりリード接続部7がアウターリード部3bに
対応してパターン形成されている。そして、放熱板6の
外端にはPb−Sn合金等により端子部8が形成され、
この端子部8にリード接続部7の先端が接続されてい
る。なお、リード接続部7と端子部8とを一体に形成し
てもよい。また、放熱板6が導電性を有する場合には、
リード接続部7及び端子部8を形成する部分に予め絶縁
を施しておく。
【0017】図1及び図2に示すように、半導体装置の
製造の際には、まず、半導体チップ1とインナーリード
部3aとを接合し、アウターリード部3bを所定の形状
に成形する。そして、半導体チップ1の非回路面1bを
放熱板6の上面6aに固着し、アウターリード部3bを
放熱板6のリード接続部7に熱圧着や半田溶融等により
接合する。さらに、トランスファモールド法或いはポッ
ティング法等を用いて放熱板6の上面6aにおいて全体
を樹脂10で封止する。なお、樹脂10は有機系、Si
系の樹脂でもよい。
【0018】上述のようにして完成した半導体装置は、
図1及び図3に示すように、放熱板6の下面6bを実装
基板20の表面に密着させ、放熱板6の端子部8を実装
基板20上の配線パターン21に接続する。この接続
は、配線パターン21上に例えばボール状の半田バンプ
を配置或いはクリーム半田を塗布し、その溶融半田22
によって行うことができる。
【0019】上記のように構成され且つ実装される半導
体装置によれば、アウターリード部3bの先端が放熱板
6のリード接続部7に接合されており、放熱板6の端子
部8が実装基板20の配線パターン21に対する接続部
分となるので、実装時には、アウターリード部3bの平
坦度や整列性等の影響を全く受けることなく、放熱板6
の端子部8を実装基板20の配線パターン21に極めて
確実に接続することができる。なお、本実施例でもアウ
ターリード部3bを成形しているが、この成形は、半導
体チップ1の回路面1aと放熱板6のリード接続部7と
の段差を解消するためなので、必要に応じて行えばよ
い。
【0020】ところで従来は、アウターリード部の平坦
度等の問題によって、実装時にアウターリード部をボン
ディングツールにより実装基板の配線部に押圧して接合
する必要があったが、本実施例の半導体装置によれば、
放熱板6の端子部8を実装基板20の配線パターン21
に接続する構造を用いることによって、半田リフローに
よる一括接続が可能となり、生産性を大幅に向上させる
ことができる。
【0021】また、半導体チップ1が放熱板6に固着さ
れると共に、アウターリード部3bが放熱板6のリード
接続部7に接合されているので、動作時には、半導体チ
ップ1から放熱板6への熱伝導に加え、アウターリード
部3bから放熱板6への熱伝導も効果的に行われること
になり、放熱効果を高めることができる。しかも、半導
体装置の下側全体が放熱板6であり、従来に比べて放熱
板6の占有面積が拡がるので、実装基板20への熱伝導
効率を向上させることができる。
【0022】さらに、樹脂10を成形する際には、半導
体チップ1が固着された放熱板6の上面6aで行うと共
に、アウターリード部3bも既に放熱板6のリード接続
部7に接合されているので、樹脂10内での半導体チッ
プ1の上下変動やリード3の変形等が防止され、樹脂成
形状態を改善することができる。
【0023】ところで、この種の半導体装置における半
導体チップの動作チェック等の際、従来は、樹脂から突
出するアウターリード部が変形し易いので、半導体装置
をケースいわゆるTABキャリアに収容して行っていた
が、本実施例の半導体装置によれば、アウターリード部
3bが剛性のある放熱板6のリード接続部7に接合され
ているので、特にTABキャリア等を用いなくても、放
熱板6上のアウターリード部3bを介して、半導体チッ
プ1の動作チェック等を極めて容易に行うことができ
る。
【0024】次に、図4は第2実施例を示し、半導体装
置を基板に実装した状態の断面図である。前記第1実施
例と同様に、半導体チップ1とインナーリード部3aと
を接合した後、この例においては、半導体チップ1がフ
ェイスダウンで放熱板6に固着されている。
【0025】半導体チップ1の回路面1a及びリード3
が下向きになるので、放熱板6の上面6aとの間に絶縁
材11が介在されている。この絶縁材11としては、ポ
リイミドフィルム等の絶縁保護シートを用いることがで
きる。なお、リード3の下側にフィルム基材2がある場
合には、半導体チップ1の回路面1a及びインナーリー
ド部3aに対応して絶縁材11を介在させればよい。
【0026】そして、第1実施例と同様に、アウターリ
ード部3bが放熱板6のリード接続部7に接合されてい
る。さらに、半導体チップ1の非回路面1bには、Ag
ペースト等の接着剤12を用いて放熱フィン13が固着
されている。そして、この放熱フィン13が露出するよ
うに、放熱板6の上面6aにおいて全体が樹脂10で封
止されている。
【0027】この半導体装置は、第1実施例と同様に実
装基板20に実装されるが、この第2実施例によれば、
放熱板6に加えて放熱フィン13からも放熱されるの
で、放熱効果をさらに向上させることができる。
【0028】次に、図5は前記各実施例の変形例を示
し、半導体装置を基板に実装した状態の要部の拡大断面
図である。放熱板6の下面6bの外端近傍に凹部9が形
成されており、この凹部9内に端子部8の下端が露出さ
れている。この例によれば、実装基板20の配線パター
ン21上に端子部8の下端を位置させた場合でも、放熱
板6の下面6bを実装基板20の表面に完全に密着させ
ることができる。
【0029】次に、図6は別の変形例を示し、半導体装
置を基板に実装した状態の要部の拡大断面図である。放
熱板6のリード接続部7に接合されたアウターリード部
3bの先端が、その放熱板6の外端よりも外方へ突出さ
れて突出部分3b′となっている。そして、実装時に
は、突出部分3b′が実装基板20の配線パターン21
に半田22により接続されている。この例によれば、放
熱板6の外端に第1実施例のような端子部8を設けなく
てもよいので、放熱板6を薄く形成する場合には特に有
効である。
【0030】以上、本発明の実施例について説明した
が、本発明は上記実施例に限定されることなく、本発明
の技術的思想に基づいて各種の有効な変更並びに応用が
可能である。例えば、本実施例では放熱板をほぼアウタ
ーリード部の先端に対応する大きさとしたが、放熱板を
さらに大きくしてリード接続部を外方へ延長してもよ
い。また、本実施例ではフィルム基材上のリードがイン
ナーリード部とアウターリード部とを有するTAB方式
について説明したが、一端が半導体チップに接続されて
他端が放熱板のリード接続部に接合されるリードであれ
ば、他の各種の構造のリードを用いることができる。
【0031】
【発明の効果】以上説明したように、本発明によれば、
半導体チップが固着される放熱板にリード接続部を設
け、半導体チップに接続されたリードの先端を放熱板の
リード接続部に接合することによって、リードの平坦度
や整列性等による影響を受けることなく、実装基板への
実装を極めて確実に行うことができる。また、リードか
ら放熱板への熱伝導及び放熱板の占有面積の拡大によ
り、放熱板による半導体チップの放熱効果を大幅に向上
させることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例における半導体装置を基板
に実装した状態の断面図である。
【図2】上記第1実施例の半導体装置においてリードを
接続した半導体チップとリード接続部を設けた放熱板と
の要部の分解斜視図である。
【図3】上記第1実施例の半導体装置を基板に実装した
状態の要部の斜視図である。
【図4】本発明の第2実施例における半導体装置を基板
に実装した状態の断面図である。
【図5】上記各実施例の変形例における半導体装置を基
板に実装した状態の要部の拡大断面図である。
【図6】上記各実施例の別の変形例における半導体装置
を基板に実装した状態の要部の拡大断面図である。
【図7】従来の半導体装置を基板に実装した状態の断面
図である。
【符号の説明】
1 半導体チップ 1a 回路面 1b 非回路面 2 フィルム基材 3 リード 3a インナーリード部 3b アウターリード部 3b′ 突出部分 4 バンプ 5、12 接着剤 6 放熱板 6a 上面 6b 下面 7 リード接続部 8 端子部 9 凹部 10 封止樹脂 11 絶縁材 13 放熱フィン 20 実装基板 21 配線パターン 22 半田

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップにリードを接続すると共に
    前記半導体チップに放熱板を固着して樹脂封止してなる
    半導体装置において、 前記放熱板の上面で前記半導体チップが搭載される領域
    の外側に、前記半導体チップに接続された前記リードと
    対応するリード接続部を設け、 前記半導体チップの非回路面を前記放熱板の上面に固着
    すると共に、前記半導体チップの回路面から延設された
    前記リードの先端を前記放熱板の前記リード接続部に接
    合し、前記放熱板の上面において封止用の樹脂部を形成
    したことを特徴とする半導体装置。
  2. 【請求項2】 半導体チップにリードを接続すると共に
    前記半導体チップに放熱板を固着して樹脂封止してなる
    半導体装置において、 前記放熱板の上面で前記半導体チップが搭載される領域
    の外側に、前記半導体チップに接続された前記リードと
    対応するリード接続部を設け、 少なくとも前記半導体チップの回路面を絶縁材を介して
    前記放熱板の上面に固着すると共に、前記半導体チップ
    の回路面から延設された前記リードの先端を前記放熱板
    の前記リード接続部に接合し、かつ前記半導体チップの
    非回路面に放熱フィンを固着し、この放熱フィンが露出
    するように前記放熱板の上面において封止用の樹脂部を
    形成したことを特徴とする半導体装置。
  3. 【請求項3】 前記放熱板の外端に前記リード接続部と
    導通する端子部を設け、前記放熱板の下面を実装基板に
    密着させた実装時に、前記端子部が前記実装基板の配線
    部に接続されることを特徴とする請求項1または2記載
    の半導体装置。
  4. 【請求項4】 前記放熱板の下面の外端近傍に凹部を設
    け、この凹部内に前記端子部を露出させたことを特徴と
    する請求項3記載の半導体装置。
  5. 【請求項5】 前記リード接続部に接合された前記リー
    ドの先端を前記放熱板の外端から突出させ、前記放熱板
    の下面を実装基板に密着させた実装時に、前記リードの
    突出部分が前記実装基板の配線部に接続されることを特
    徴とする請求項1または2記載の半導体装置。
  6. 【請求項6】 前記リードをフィルム基材上に形成し、
    このフィルム基材から内側へ突出するインナーリード部
    を前記半導体チップに接続し、前記フィルム基材から外
    側へ突出するアウターリード部を前記放熱板の前記リー
    ド接続部に接合したことを特徴とする請求項1または2
    記載の半導体装置。
JP6337226A 1994-12-26 1994-12-26 半導体装置 Withdrawn JPH08181168A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6337226A JPH08181168A (ja) 1994-12-26 1994-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6337226A JPH08181168A (ja) 1994-12-26 1994-12-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH08181168A true JPH08181168A (ja) 1996-07-12

Family

ID=18306631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6337226A Withdrawn JPH08181168A (ja) 1994-12-26 1994-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH08181168A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275220B1 (en) 1997-03-17 2001-08-14 Nec Corporation Flat panel type display apparatuses having driver ICs formed on plate for holding display glasses
US6774872B1 (en) 1998-12-04 2004-08-10 Fujitsu Limited Flat display device
KR100474193B1 (ko) * 1997-08-11 2005-07-21 삼성전자주식회사 비지에이패키지및그제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275220B1 (en) 1997-03-17 2001-08-14 Nec Corporation Flat panel type display apparatuses having driver ICs formed on plate for holding display glasses
KR100474193B1 (ko) * 1997-08-11 2005-07-21 삼성전자주식회사 비지에이패키지및그제조방법
US6774872B1 (en) 1998-12-04 2004-08-10 Fujitsu Limited Flat display device

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US7122401B2 (en) Area array type semiconductor package fabrication method
US8564049B2 (en) Flip chip contact (FCC) power package
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2738568B2 (ja) 半導体チップモジュール
US5559316A (en) Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH08181168A (ja) 半導体装置
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3827978B2 (ja) 半導体装置の製造方法
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JPH10261735A (ja) 半導体装置およびその製造方法
JPH09148482A (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JPH11274360A (ja) 半導体装置及びその製造方法
JP4123131B2 (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
JP2500664B2 (ja) 半導体装置
JPH11163229A (ja) 半導体装置およびその製造方法
JPH05267389A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020305