JPH05218134A - フリップチップの実装構造 - Google Patents

フリップチップの実装構造

Info

Publication number
JPH05218134A
JPH05218134A JP4040242A JP4024292A JPH05218134A JP H05218134 A JPH05218134 A JP H05218134A JP 4040242 A JP4040242 A JP 4040242A JP 4024292 A JP4024292 A JP 4024292A JP H05218134 A JPH05218134 A JP H05218134A
Authority
JP
Japan
Prior art keywords
chip
substrate
solder
mounting structure
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4040242A
Other languages
English (en)
Inventor
Keiko Sogo
啓子 十河
Tatsuo Hakuta
達夫 伯田
Osamu Asagi
攻 浅黄
Hiroki Tawara
浩樹 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4040242A priority Critical patent/JPH05218134A/ja
Publication of JPH05218134A publication Critical patent/JPH05218134A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07221—Aligning
    • H10W72/07227—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281—Auxiliary members
    • H10W72/285—Alignment aids, e.g. alignment marks

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ICチップと基板との半田接合部の高さを確
保し、接合の信頼性を向上させる。 【構成】 ICチップ1と基板4との間隔を所定の距離
に規制するため、ICチップ1の実装部分の基板4上に
複数個の等しい直径のボール11を接着剤12で固定し
た。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、裸のICチップを基板
に直接フェイスダウンで接続するフリップチップの実装
構造に関する。
【0002】
【従来の技術】近年、基板の高密度化、ICの高集積化
によるICチップの多ピン化、実装間隔の狭ピッチ化に
伴い、樹脂封止をしていない裸のICチップを直接フェ
イスダウンで接続するフリップチップ実装が注目されて
いる。このフリップチップ実装の従来のプロセスは、ま
ず図5に示すようにICチップ1の電極パッド2に半田
バンプ3を接着し、電極パッド2と基板4上に形成され
たランド5とを位置合わせする。次に図6に示すように
半田バンプ3をランド5上にマウントして加熱し、リフ
ローを行なって半田バンプ3を溶融し、電極パッド2と
ランド5とを接合する。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のフリップチップ実装プロセスによると、リ
フロー時に半田バンプ3が完全に溶融する温度に設定す
ると、ICチップ1が自重で沈み込み、図7の左側に示
すように半田接合部が横に広がる。このときICチップ
1の自重が重かったり、電極パッド2間のピッチが例え
ば80μm乃至150μmと狭い場合には、図7の右側
に示すように半田接合部にブリッジが生ずる。また半田
接合部の高さも半田が横に広がるために確保できず、例
えば電極パッド2間のピッチが150μmの場合20μ
m乃至30μmとかなり薄くなる。
【0004】一方ICチップ1のサイズが大きい場合に
は、ICチップ1と基板4との熱膨張係数が異なるた
め、熱による伸縮が不整合となる。このため接合部であ
る半田バンプ3に応力が加わるので、半田接合部の高さ
は高いほうが熱サイクルに対する寿命は長くなる。従っ
て前述したように半田接合部が薄いとこの部分の信頼性
を確保することができない。逆に半田接合部の高さを確
保するために、半田が半溶融状態になるようにリフロー
温度を設定すると、ICチップ1の自重による沈み込み
はある程度防止できるが、基板4に対する半田コートが
均一にならず、基板4の反りなどによる未半田部分が発
生するおそれがある。このような未半田部分の発生を防
止するためには、基板4側及びICチップ1側の半田バ
ンプ3の高さを均一にしなければならず、高度の技術が
必要となる。
【0005】本発明はこのような状況に鑑みてなされた
ものであり、ICチップと基板との半田接合部の高さを
確保し、接合の信頼性を向上させることのできるフリッ
プチップの実装構造を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明のフリップチップ
の実装構造は、ICチップ1に設けられた電極パッド2
を基板4に対向させ、半田バンプ3を介して電極パッド
2と基板4上に形成されたランド5とを接続するフリッ
プチップの実装構造において、ICチップ1と基板4と
の間隔を所定の距離に規制する規制部材としてのボール
11を、ICチップ1の実装部分の基板4上に固定した
ことを特徴とする。
【0007】
【作用】上記構成のフリップチップの実装構造において
は、リフロー時にICチップ1が自重で沈み込んだとき
に、ボール11がスペーサとして作用し、ICチップ1
と基板4との間隔がボール11の直径に等しい距離に規
制される。従って半田接合部が横に広がることを防止で
き、狭ピッチのランド5間のブリッジの発生を防ぐこと
ができる。また半田を完全に溶融することができ未半田
部分の発生も防止できる。
【0008】
【実施例】以下、本発明のフリップチップの実装構造の
一実施例を図面を参照して説明する。
【0009】図1に本発明の一実施例の構成を示す。図
1において図6に示す従来例の部分と対応する部分には
同一の符号を付してあり、その説明は適宜省略する。本
実施例の特徴は半田バンプ3を介して実装されたICチ
ップ1と基板4との間に所定の等しい直径を有する複数
個のボール11を装着し、ボール11を接着剤12で固
定した点にある。
【0010】図2乃至図4及び図1に本実施例によるI
Cチップ1の実装手順を示す。まず図2に示すように基
板4上のICチップ1の実装部分であるランド5の間に
予め定められた直径の複数個のボール11を載置し、接
着剤12で基板4に固定する。次に図3に示すように電
極パッド2に半田バンプ3が塗布されたICチップ1
を、半田バンプ3とランド5とを対向させて基板4に対
して位置決めし、図4に示すようにICチップ1を基板
4上にマウントする。次に半田バンプ3を加熱によりリ
フローさせ、ICチップ1を自重により沈み込ませ、ボ
ール11に当接させて図1に示す状態とする。
【0011】本実施例によれば、半田バンプ3のリフロ
ー時にボール11がスペーサの作用をなし、ICチップ
1と基板4との間の間隔をボール11の直径で決まる所
定の距離に規制することができる。従って半田接合部が
横に広がることを防止でき、ランド5間のピッチが狭い
場合でもブリッジの発生を防止できる。また半田を完全
に溶融することができるので、半田バンプ3の高さのば
らつきを吸収することができ、未半田部分の発生も防止
できる。さらにボール11の直径を変化させることによ
り半田接合高さを制御することができ、適切なボール径
と適切な半田供給量を選択することにより、ICチップ
1の基板4への実装の信頼性を確保することができる。
また半田接合部の厚さを厚くすることにより熱サイクル
に対する寿命を長くすることもできる。
【0012】上記実施例ではICチップ1と基板4との
間隔を規制する規制部材がボール11である場合につい
て説明したが、規制部材はボール11に限定されず、厚
さの均一な棒状部材やシート部材などであってもよい。
また半田バンプ3は基板4のランド5に設けてもよい。
【0013】
【発明の効果】以上説明したように、本発明のフリップ
チップの実装構造によれば、ICチップと基板との間に
その間隔を規制する規制部材を設けたので、半田接合部
の厚さを所定の厚さとすることができ、ランド間のピッ
チが狭い場合でも半田ブリッジの発生を防止でき、熱サ
イクルに対する半田バンプの寿命を長くすることができ
る。さらに半田を完全に溶融することができるので未半
田部分の発生も防止できる。
【図面の簡単な説明】
【図1】本発明のフリップチップの実装構造の一実施例
の構成を示す側面図である。
【図2】図1の基板へのボール接着工程を示す側面図で
ある。
【図3】図1のICチップと基板との位置合わせの工程
を示す側面図である。
【図4】図1のICチップの基板へのマウント工程を示
す側面図である。
【図5】従来のフリップチップの実装方法の一例のIC
チップと基板との位置合わせの工程を示す側面図であ
る。
【図6】図5のICチップの基板へのマウント工程を示
す側面図である。
【図7】図5の半田リフロー時の状態を示す側面図であ
る。
【符号の説明】
1 ICチップ 2 電極パッド 3 半田バンプ 4 基板 5 ランド 11 ボール(規制部材)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田原 浩樹 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ICチップに設けられた電極パッドを基
    板に対向させ、半田バンプを介して前記電極パッドと前
    記基板上に形成されたランドとを接続するフリップチッ
    プの実装構造において、 前記ICチップと前記基板との間隔を所定の距離に規制
    する規制部材を、前記ICチップの実装部分の前記基板
    上に固定したことを特徴とするフリップチップの実装構
    造。
JP4040242A 1992-01-30 1992-01-30 フリップチップの実装構造 Pending JPH05218134A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4040242A JPH05218134A (ja) 1992-01-30 1992-01-30 フリップチップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4040242A JPH05218134A (ja) 1992-01-30 1992-01-30 フリップチップの実装構造

Publications (1)

Publication Number Publication Date
JPH05218134A true JPH05218134A (ja) 1993-08-27

Family

ID=12575249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4040242A Pending JPH05218134A (ja) 1992-01-30 1992-01-30 フリップチップの実装構造

Country Status (1)

Country Link
JP (1) JPH05218134A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0854520A3 (en) * 1997-01-20 1999-06-16 Oki Electric Industry Co., Ltd. Method for mounting optical semiconductor device on supporting substrate
US6060780A (en) * 1996-02-23 2000-05-09 Denson Corporation Surface mount type unit and transducer assembly using same
EP2492959A1 (de) * 2011-02-22 2012-08-29 Micro Systems Engineering GmbH Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060780A (en) * 1996-02-23 2000-05-09 Denson Corporation Surface mount type unit and transducer assembly using same
EP0854520A3 (en) * 1997-01-20 1999-06-16 Oki Electric Industry Co., Ltd. Method for mounting optical semiconductor device on supporting substrate
US6087194A (en) * 1997-01-20 2000-07-11 Oki Electric Industry Co., Ltd. Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate
EP2492959A1 (de) * 2011-02-22 2012-08-29 Micro Systems Engineering GmbH Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
US8923005B2 (en) 2011-02-22 2014-12-30 Micro Systems Engineering Gmbh Electrical component having an electrical connection arrangement and method for the manufacture thereof

Similar Documents

Publication Publication Date Title
JP2842361B2 (ja) 半導体装置
US5722160A (en) Packaging method of BGA type electronic component
JP2002026072A5 (ja)
US5907187A (en) Electronic component and electronic component connecting structure
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
JPH0997816A (ja) 半導体装置の実装方法および実装構造
JP3175786B2 (ja) フリップチップの実装方法
JPH11163044A (ja) プリント配線板および電子部品実装方法
JPH05218135A (ja) フリップチップの実装方法
JP2001015552A (ja) フリップチップ実装方法
JP4200090B2 (ja) 半導体装置の製造方法
JPH1098077A (ja) 半導体装置の製造方法
JPS633422A (ja) Icチツプの実装方法
JPH07153796A (ja) 半導体実装装置およびその製造方法
JPH11186454A (ja) Bga型集積回路部品、その製造方法およびその実装方法
JPH07273146A (ja) 半導体装置の実装方法
JP3389712B2 (ja) Icチップのバンプ形成方法
JPH0982756A (ja) 半導体装置の製造方法
JP3013682B2 (ja) 半田バンプならびにこれを用いた電子部品の接続構造および方法
JPH05235098A (ja) フリップチップ実装方法
JP3269211B2 (ja) 半導体装置の製造方法
JPH0422130A (ja) 半導体装置
JPH0669052B2 (ja) 半導体素子の高密度実装方法
JPS61290799A (ja) 電子部品の製造方法
JPH08107133A (ja) チップ部品の基板への接続方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010627