JPH05218228A - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JPH05218228A JPH05218228A JP4054269A JP5426992A JPH05218228A JP H05218228 A JPH05218228 A JP H05218228A JP 4054269 A JP4054269 A JP 4054269A JP 5426992 A JP5426992 A JP 5426992A JP H05218228 A JPH05218228 A JP H05218228A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component mounting
- insulating base
- base material
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 加工容易，構造簡単で，高密度実装が可能な
電子部品搭載用基板を提供すること。 【構成】 表面９１に電子部品搭載部９５を有する絶縁
基材９と，電子部品搭載部９５の周囲に設けたボンディ
ングパッド７と，絶縁基材９の裏面９９に設けた外部端
子２とを有する。また，絶縁基材９の外縁部９２に設け
られた貫通スルーホール１と，ボンディングパッド７と
貫通スルーホール１とを接続する第１配線パターン１７
と，貫通スルーホール１と外部端子２とを接続する第２
配線パターン１２とを有する。
電子部品搭載用基板を提供すること。 【構成】 表面９１に電子部品搭載部９５を有する絶縁
基材９と，電子部品搭載部９５の周囲に設けたボンディ
ングパッド７と，絶縁基材９の裏面９９に設けた外部端
子２とを有する。また，絶縁基材９の外縁部９２に設け
られた貫通スルーホール１と，ボンディングパッド７と
貫通スルーホール１とを接続する第１配線パターン１７
と，貫通スルーホール１と外部端子２とを接続する第２
配線パターン１２とを有する。
Description
【０００１】
【産業上の利用分野】本発明は，加工容易，構造簡単
で，高密度実装が可能な電子部品搭載用基板に関する。
で，高密度実装が可能な電子部品搭載用基板に関する。
【０００２】
【従来技術】近年，電子部品の高密度集積化が進んでき
ている。それに伴い，電子部品からの電気信号を受信す
る電子部品搭載用基板の高密度実装化が要求されてい
る。その従来技術として，例えば，実開昭５５−１７６
５７１に開示されたごとき電子部品搭載用基板がある。
ている。それに伴い，電子部品からの電気信号を受信す
る電子部品搭載用基板の高密度実装化が要求されてい
る。その従来技術として，例えば，実開昭５５−１７６
５７１に開示されたごとき電子部品搭載用基板がある。
【０００３】上記電子部品搭載用基板は，図８〜１０に
示すごとく，絶縁基材９０１，９０２，９０３からなる
基板本体と，絶縁基材９０１の表面９１に設けられた電
子部品搭載用凹部９５と，上記電子部品搭載用凹部９５
の周囲に設けられたボンディングパッド７と，絶縁基材
９０３の裏面９９に格子状に設けた多数の外部端子８
１，８２，８３とを有する。かかる構造の電子部品搭載
用基板は，リードレスチップキャリアとも称されてい
る。
示すごとく，絶縁基材９０１，９０２，９０３からなる
基板本体と，絶縁基材９０１の表面９１に設けられた電
子部品搭載用凹部９５と，上記電子部品搭載用凹部９５
の周囲に設けられたボンディングパッド７と，絶縁基材
９０３の裏面９９に格子状に設けた多数の外部端子８
１，８２，８３とを有する。かかる構造の電子部品搭載
用基板は，リードレスチップキャリアとも称されてい
る。
【０００４】そして，図８，９に示すごとく，外部端子
８１〜８３の中，外部端子８１は基板本体の最も外側に
位置し，外部端子８２，８３は電子部品搭載用凹部９５
の下方にあり，外部端子８２は外部端子８１，８３の間
に位置している。上記外部端子８１は，絶縁基材９０１
〜９０３を貫通する１本のスルーホール５１により，接
続回路５７と接続されている。接続回路５７はボンディ
ングパッド７に接続されている（図９）。かかる外部端
子８２は，ブラインドバイアホール５２，５３，及びそ
の間に設けた内層回路６を介して，接続回路５７と接続
されている。外部端子８３は，ブラインドバイアホール
５４，５５，その間に設けた内層回路６を介して，接続
回路５７と接続されている。
８１〜８３の中，外部端子８１は基板本体の最も外側に
位置し，外部端子８２，８３は電子部品搭載用凹部９５
の下方にあり，外部端子８２は外部端子８１，８３の間
に位置している。上記外部端子８１は，絶縁基材９０１
〜９０３を貫通する１本のスルーホール５１により，接
続回路５７と接続されている。接続回路５７はボンディ
ングパッド７に接続されている（図９）。かかる外部端
子８２は，ブラインドバイアホール５２，５３，及びそ
の間に設けた内層回路６を介して，接続回路５７と接続
されている。外部端子８３は，ブラインドバイアホール
５４，５５，その間に設けた内層回路６を介して，接続
回路５７と接続されている。
【０００５】上記電子部品搭載用凹部９５には，電子部
品４が搭載されている。該電子部品４とボンディングパ
ッド７とは，ボンデングワイヤー４７により接続されて
いる。上記従来の電子部品搭載用基板は，外部端子８１
〜８３が，絶縁基材９の裏面９９に格子状に多数設けら
れている。そのため，上記外部端子を，絶縁基材９０３
の裏面９９全域に設けることができ，電子部品搭載用基
板の高密度実装化を図ることができる。
品４が搭載されている。該電子部品４とボンディングパ
ッド７とは，ボンデングワイヤー４７により接続されて
いる。上記従来の電子部品搭載用基板は，外部端子８１
〜８３が，絶縁基材９の裏面９９に格子状に多数設けら
れている。そのため，上記外部端子を，絶縁基材９０３
の裏面９９全域に設けることができ，電子部品搭載用基
板の高密度実装化を図ることができる。
【０００６】
【解決しようとする課題】しかしながら，上記ブライン
ドバイアホール５２〜５５，内層回路６による，接続回
路５７と外部端子８２，８３との接続は，構造上複雑な
ものとなる。即ち，上記外部端子８２，８３は，電子部
品搭載用凹部９５の下方に相当する位置（図１０一点鎖
線枠内）に設けられている。そのため，電子部品搭載用
基板の内部，即ちブラインドバイアホール５２〜５５の
途中に内層回路６を設けなければならない。該内層回路
６を形成する場合には，まず絶縁基材９０２，９０３を
用いて，その各表面に内層回路６を形成しておく。次
に，上記各絶縁基材にブラインドバイアホール５２〜５
５を設ける。その後，上記絶縁基材９０１〜９０３を積
層し，接着する。
ドバイアホール５２〜５５，内層回路６による，接続回
路５７と外部端子８２，８３との接続は，構造上複雑な
ものとなる。即ち，上記外部端子８２，８３は，電子部
品搭載用凹部９５の下方に相当する位置（図１０一点鎖
線枠内）に設けられている。そのため，電子部品搭載用
基板の内部，即ちブラインドバイアホール５２〜５５の
途中に内層回路６を設けなければならない。該内層回路
６を形成する場合には，まず絶縁基材９０２，９０３を
用いて，その各表面に内層回路６を形成しておく。次
に，上記各絶縁基材にブラインドバイアホール５２〜５
５を設ける。その後，上記絶縁基材９０１〜９０３を積
層し，接着する。
【０００７】そのため，電子部品搭載用基板の製造工程
数が多く，手間と労力を必要とする。それ故，電子部品
搭載用基板がコスト高となる。また，電子部品搭載用基
板の実装状態が高密度になると，内層回路６の配線パタ
ーンの配置が複雑になる。また，配線パターンの設計自
由度が少なくなる。本発明は，かかる問題点に鑑み，加
工容易，構造簡単で，高密度実装が可能な電子部品搭載
用基板を提供しようとするものである。
数が多く，手間と労力を必要とする。それ故，電子部品
搭載用基板がコスト高となる。また，電子部品搭載用基
板の実装状態が高密度になると，内層回路６の配線パタ
ーンの配置が複雑になる。また，配線パターンの設計自
由度が少なくなる。本発明は，かかる問題点に鑑み，加
工容易，構造簡単で，高密度実装が可能な電子部品搭載
用基板を提供しようとするものである。
【０００８】
【解決するための手段】本発明は，表面に電子部品搭載
部を有する絶縁基材と，上記電子部品搭載部の周囲に設
けたボンディングパッドと，絶縁基材の裏面に設けた外
部端子と，絶縁基材の外縁部に設けられた貫通スルーホ
ールと，上記ボンディングパッドと貫通スルーホールと
を接続する第１配線パターンと，上記貫通スルーホール
と上記外部端子とを接続する第２配線パターンとを有す
ることを特徴とする電子部品搭載用基板にある。
部を有する絶縁基材と，上記電子部品搭載部の周囲に設
けたボンディングパッドと，絶縁基材の裏面に設けた外
部端子と，絶縁基材の外縁部に設けられた貫通スルーホ
ールと，上記ボンディングパッドと貫通スルーホールと
を接続する第１配線パターンと，上記貫通スルーホール
と上記外部端子とを接続する第２配線パターンとを有す
ることを特徴とする電子部品搭載用基板にある。
【０００９】本発明において最も注目すべきことは，貫
通スルーホールを電子部品搭載部よりも離れた絶縁基材
の外縁部に集合させたこと，及びボンディングパッドと
貫通スルーホールとを接続する第１配線パターンと，貫
通スルーホールと外部端子とを接続する第２配線パター
ンとを設けたことである。
通スルーホールを電子部品搭載部よりも離れた絶縁基材
の外縁部に集合させたこと，及びボンディングパッドと
貫通スルーホールとを接続する第１配線パターンと，貫
通スルーホールと外部端子とを接続する第２配線パター
ンとを設けたことである。
【００１０】上記貫通スルーホールは，電子部品搭載用
基板の表面と裏面との間を貫通すると共に第１配線パタ
ーンと第２配線パターンとを電気的に導通させる導体で
ある。貫通スルーホールは，上記外縁部において，１列
に配列させてもよい。また，２列以上に配列させてもよ
い。貫通スルーホールは，電子部品搭載用基板の側面側
に設けられた，半円状外円スルーホールであってもよ
い。上記，絶縁基材の外縁部とは，電子部品搭載用基板
において，電子部品搭載部よりも離れた，絶縁基材の外
周部分近く又は外周をいう。
基板の表面と裏面との間を貫通すると共に第１配線パタ
ーンと第２配線パターンとを電気的に導通させる導体で
ある。貫通スルーホールは，上記外縁部において，１列
に配列させてもよい。また，２列以上に配列させてもよ
い。貫通スルーホールは，電子部品搭載用基板の側面側
に設けられた，半円状外円スルーホールであってもよ
い。上記，絶縁基材の外縁部とは，電子部品搭載用基板
において，電子部品搭載部よりも離れた，絶縁基材の外
周部分近く又は外周をいう。
【００１１】上記外部端子は，電子部品搭載用基板の裏
面の全域の任意の位置に設ける。外部端子は，例えば格
子状，渦型状などに配置する。上記絶縁基材は１枚また
は２枚以上である。２枚以上の場合，絶縁基材の内部に
上記第１配線パターンを配置し，第１配線パターン，接
地回路，電源回路などを配線させることができる。
面の全域の任意の位置に設ける。外部端子は，例えば格
子状，渦型状などに配置する。上記絶縁基材は１枚また
は２枚以上である。２枚以上の場合，絶縁基材の内部に
上記第１配線パターンを配置し，第１配線パターン，接
地回路，電源回路などを配線させることができる。
【００１２】また，絶縁基材の材料は，ガラスエポキシ
樹脂，ガラストリアジン樹脂，ガラスポリイミド樹脂等
の合成樹脂基板を用いる。ボンディングパッド及び外部
端子の表面には，Ｎｉ／Ａｕメッキ被膜が施されている
ことが好ましい。また，貫通スルーホールの径は０．４
ｍｍ以下が好ましい。これにより，絶縁基材の外縁部に
貫通スルーホールを多数設けることができ，高密度実装
が可能となる。また，電子部品搭載部は，ザグリ加工等
により凹状を成しておくことが好ましい。絶縁基材の表
面及び裏面には，ボンディングパッド，外部端子及び貫
通スルーホールを除いてソルダーレジストを被覆するこ
とが好ましい。
樹脂，ガラストリアジン樹脂，ガラスポリイミド樹脂等
の合成樹脂基板を用いる。ボンディングパッド及び外部
端子の表面には，Ｎｉ／Ａｕメッキ被膜が施されている
ことが好ましい。また，貫通スルーホールの径は０．４
ｍｍ以下が好ましい。これにより，絶縁基材の外縁部に
貫通スルーホールを多数設けることができ，高密度実装
が可能となる。また，電子部品搭載部は，ザグリ加工等
により凹状を成しておくことが好ましい。絶縁基材の表
面及び裏面には，ボンディングパッド，外部端子及び貫
通スルーホールを除いてソルダーレジストを被覆するこ
とが好ましい。
【００１３】
【作用及び効果】本発明の電子部品搭載用基板において
は，絶縁基材の外縁部に貫通スルーホールを設け，ボン
ディングパッドと外部端子との間を，第１配線パターン
と貫通スルーホールと第２配線パターンとにより接続し
ている。そのため，上記電子部品搭載用基板の表面と裏
面との配線パターンの接続は，絶縁基材に直線状に穿設
した貫通スルーホールにより行えば良く，従来のごとく
形成困難なブラインドバイアホールを設ける必要がな
い。
は，絶縁基材の外縁部に貫通スルーホールを設け，ボン
ディングパッドと外部端子との間を，第１配線パターン
と貫通スルーホールと第２配線パターンとにより接続し
ている。そのため，上記電子部品搭載用基板の表面と裏
面との配線パターンの接続は，絶縁基材に直線状に穿設
した貫通スルーホールにより行えば良く，従来のごとく
形成困難なブラインドバイアホールを設ける必要がな
い。
【００１４】また，そのため，電子部品搭載用基板の実
装状態を高密度にする場合でも，配線パターンの構造が
簡単である。それ故，電子部品搭載用基板の加工が容易
である。また，貫通スルーホールは，絶縁基材の外縁部
にある。そのため，外部端子は，電子部品搭載用基板の
裏面のほぼ全域において，任意の位置に設けることがで
きる。そのため，高密度実装に多数必要な外部端子の設
計に大きな自由度がある。従って，本発明によれば，加
工容易，構造簡単で，高密度実装が可能な電子部品搭載
用基板を提供することができる。
装状態を高密度にする場合でも，配線パターンの構造が
簡単である。それ故，電子部品搭載用基板の加工が容易
である。また，貫通スルーホールは，絶縁基材の外縁部
にある。そのため，外部端子は，電子部品搭載用基板の
裏面のほぼ全域において，任意の位置に設けることがで
きる。そのため，高密度実装に多数必要な外部端子の設
計に大きな自由度がある。従って，本発明によれば，加
工容易，構造簡単で，高密度実装が可能な電子部品搭載
用基板を提供することができる。
【００１５】
実施例１ 本発明の実施例にかかる電子部品搭載用基板（リードレ
スチップキャリア）につき，図１ないし図３を用いて説
明する。本例の電子部品搭載用基板は，図１に示すごと
く，表面９１に電子部品搭載部９５を有する絶縁基材９
と，電子部品搭載部９５の周囲に設けたボンディングパ
ッド７と，絶縁基材９の裏面９９に設けた外部端子２と
を有する。また，，絶縁基材９の外縁部９２に穿設され
た円形状の貫通スルーホール１と，ボンディングパッド
７と貫通スルーホール１とを接続する第１配線パターン
１７と，貫通スルーホール１と外部端子２とを接続する
第２配線パターン１２とを有する。
スチップキャリア）につき，図１ないし図３を用いて説
明する。本例の電子部品搭載用基板は，図１に示すごと
く，表面９１に電子部品搭載部９５を有する絶縁基材９
と，電子部品搭載部９５の周囲に設けたボンディングパ
ッド７と，絶縁基材９の裏面９９に設けた外部端子２と
を有する。また，，絶縁基材９の外縁部９２に穿設され
た円形状の貫通スルーホール１と，ボンディングパッド
７と貫通スルーホール１とを接続する第１配線パターン
１７と，貫通スルーホール１と外部端子２とを接続する
第２配線パターン１２とを有する。
【００１６】上記電子部品搭載部９５は，凹状形をして
いる。その壁面は，銅メッキ９５１で被覆されている。
上記ボンディングパッド７は，図２に示すごとく，電子
部品搭載部９５の周囲に，１列に等間隔に配列されてい
る。上記外部端子２は，図３に示すごとく，絶縁基材９
の裏面９９に格子状に配列されている。貫通スルーホー
ル１は，外部端子２よりも外側において絶縁基材９の外
周端近くに，１列に等間隔に配列されている。
いる。その壁面は，銅メッキ９５１で被覆されている。
上記ボンディングパッド７は，図２に示すごとく，電子
部品搭載部９５の周囲に，１列に等間隔に配列されてい
る。上記外部端子２は，図３に示すごとく，絶縁基材９
の裏面９９に格子状に配列されている。貫通スルーホー
ル１は，外部端子２よりも外側において絶縁基材９の外
周端近くに，１列に等間隔に配列されている。
【００１７】本例の電子部品搭載用基板においては，絶
縁基材９の外縁部９２に貫通スルーホール１を設けてい
る。貫通スルーホール１は，絶縁基材９の表面９１にお
いては，第１配線パターン１７を介してボンディングパ
ッド７と接続されている。一方，絶縁基材９の裏面９９
においては，第２配線パターン１２を介して外部端子２
と接続されている。その他は，従来例と同様である。
縁基材９の外縁部９２に貫通スルーホール１を設けてい
る。貫通スルーホール１は，絶縁基材９の表面９１にお
いては，第１配線パターン１７を介してボンディングパ
ッド７と接続されている。一方，絶縁基材９の裏面９９
においては，第２配線パターン１２を介して外部端子２
と接続されている。その他は，従来例と同様である。
【００１８】本例の電子部品搭載用基板においては，絶
縁基材９の外縁部９２に貫通スルーホール１を設け，ボ
ンディングパッド７と外部端子２との間を，第１配線パ
ターン１７と貫通スルーホール１と第２配線パターン１
２とにより接続されている。そのため，上記電子部品搭
載用基板の表面９１と裏面９９との配線パターンの接続
は，絶縁基材９に直線状に穿設した貫通スルーホール１
により行えば良く，従来のごとく形成困難なブラインド
バイアホールを設ける必要がない。
縁基材９の外縁部９２に貫通スルーホール１を設け，ボ
ンディングパッド７と外部端子２との間を，第１配線パ
ターン１７と貫通スルーホール１と第２配線パターン１
２とにより接続されている。そのため，上記電子部品搭
載用基板の表面９１と裏面９９との配線パターンの接続
は，絶縁基材９に直線状に穿設した貫通スルーホール１
により行えば良く，従来のごとく形成困難なブラインド
バイアホールを設ける必要がない。
【００１９】そのため，電子部品搭載用基板の実装状態
を高密度にする場合でも，配線パターンの構造が簡単で
ある。即ち，第１配線パターン１７と第２配線パターン
１２との接続には，貫通スルーホール１を設けるのみで
良い。従って，電子部品搭載用基板の加工が容易であ
る。手間がかからない。また，貫通スルーホール１は，
電子部品搭載用基板において電子部品搭載部９５の外縁
部９２にある。外部端子２は，絶縁基材９の裏面９９の
全域の任意の位置に設けてある。そのため，貫通スルー
ホール１及び外部端子２の設計に大きな自由度がある。
を高密度にする場合でも，配線パターンの構造が簡単で
ある。即ち，第１配線パターン１７と第２配線パターン
１２との接続には，貫通スルーホール１を設けるのみで
良い。従って，電子部品搭載用基板の加工が容易であ
る。手間がかからない。また，貫通スルーホール１は，
電子部品搭載用基板において電子部品搭載部９５の外縁
部９２にある。外部端子２は，絶縁基材９の裏面９９の
全域の任意の位置に設けてある。そのため，貫通スルー
ホール１及び外部端子２の設計に大きな自由度がある。
【００２０】実施例２ 本例の電子部品搭載用基板においては，図４に示すごと
く，貫通スルーホール１０を，２並列に互い違いに配列
されている。この貫通スルーホール１０は，絶縁基材９
の裏面９９において外部端子２と接続している。外部端
子２は，絶縁基材９の裏面９９の全域に配列されてい
る。一方，絶縁基材９の表面においては第１配線パター
ンによりボンディングパッドと接続されている。その他
は実施例１と同様である。本例においても，実施例１と
同様の効果を得ることができる。
く，貫通スルーホール１０を，２並列に互い違いに配列
されている。この貫通スルーホール１０は，絶縁基材９
の裏面９９において外部端子２と接続している。外部端
子２は，絶縁基材９の裏面９９の全域に配列されてい
る。一方，絶縁基材９の表面においては第１配線パター
ンによりボンディングパッドと接続されている。その他
は実施例１と同様である。本例においても，実施例１と
同様の効果を得ることができる。
【００２１】実施例３ 本例の電子部品搭載用基板においては，図５に示すごと
く，実施例１において，絶縁基材９の外周端にも半円状
の貫通スルーホール１１を設けている。貫通スルーホー
ル１１は，絶縁基材９の裏面９９においては第２配線パ
ターン１２０により外部端子２と，絶縁基材９の表面に
おいては第１配線パターンによりボンディングパッドと
接続されている。
く，実施例１において，絶縁基材９の外周端にも半円状
の貫通スルーホール１１を設けている。貫通スルーホー
ル１１は，絶縁基材９の裏面９９においては第２配線パ
ターン１２０により外部端子２と，絶縁基材９の表面に
おいては第１配線パターンによりボンディングパッドと
接続されている。
【００２２】また，上記外周端よりも内側においては，
実施例１と同様の貫通スルーホール１が設けられ，第２
配線パターン１２により，外部端子２と接続されてい
る。その他は実施例１と同様である。本例においては，
絶縁基材９の外周端にも貫通スルーホールを設けている
ので，より高密度に外部端子を設けることができる。本
例においても，実施例１と同様の効果を得ることができ
る。
実施例１と同様の貫通スルーホール１が設けられ，第２
配線パターン１２により，外部端子２と接続されてい
る。その他は実施例１と同様である。本例においては，
絶縁基材９の外周端にも貫通スルーホールを設けている
ので，より高密度に外部端子を設けることができる。本
例においても，実施例１と同様の効果を得ることができ
る。
【００２３】実施例４ 本例の電子部品搭載用基板においては，図６に示すごと
く，絶縁基材９１０，９１１，９１２を積層したもの
で，電子部品搭載用基板の内部に，接地回路３１と電源
回路３２とを設けている。上記接地回路３１は，電子部
品搭載部９５の銅メッキ９５１と貫通スルーホール１０
１の銅メッキとを接続している。
く，絶縁基材９１０，９１１，９１２を積層したもの
で，電子部品搭載用基板の内部に，接地回路３１と電源
回路３２とを設けている。上記接地回路３１は，電子部
品搭載部９５の銅メッキ９５１と貫通スルーホール１０
１の銅メッキとを接続している。
【００２４】上記電源回路３２は，貫通スルーホール１
０２と接続されている。該貫通スルーホール１０２は第
１配線パターン１７を介して電源用のボンディングパッ
ド７と接続している。その他は，実施例１と同様であ
る。本例においても，実施例１と同様の効果を得ること
ができる。
０２と接続されている。該貫通スルーホール１０２は第
１配線パターン１７を介して電源用のボンディングパッ
ド７と接続している。その他は，実施例１と同様であ
る。本例においても，実施例１と同様の効果を得ること
ができる。
【００２５】実施例５ 本例の電子部品搭載用基板は，図７に示すごとく，絶縁
基材９１３，９１４を積層したもので，電子部品搭載用
基板の内部にも第１配線パターン１７０を設けている。
即ち，上記電子部品搭載用基板は，表面９１に電子部品
搭載部９５を設けた下側の絶縁基材９１４と，上記電子
部品搭載部９５の開口部よりも更に大きい開口部９５５
を設けた上側の絶縁基材９１３とを有する。
基材９１３，９１４を積層したもので，電子部品搭載用
基板の内部にも第１配線パターン１７０を設けている。
即ち，上記電子部品搭載用基板は，表面９１に電子部品
搭載部９５を設けた下側の絶縁基材９１４と，上記電子
部品搭載部９５の開口部よりも更に大きい開口部９５５
を設けた上側の絶縁基材９１３とを有する。
【００２６】上記電子部品搭載部９５及び開口部９５５
の周囲には，ボンディングパッド７０，７１を設けてい
る。絶縁基材９１３，９１４の外縁部９２には，円形状
の貫通スルーホール１を穿設している。ボンディングパ
ッド７０，７１と貫通スルーホール１とは，第１配線パ
ターン１７０，１７１を介してそれぞれ接続されてい
る。その他は実施例１と同様である。
の周囲には，ボンディングパッド７０，７１を設けてい
る。絶縁基材９１３，９１４の外縁部９２には，円形状
の貫通スルーホール１を穿設している。ボンディングパ
ッド７０，７１と貫通スルーホール１とは，第１配線パ
ターン１７０，１７１を介してそれぞれ接続されてい
る。その他は実施例１と同様である。
【００２７】本例の電子部品搭載用基板は，第１配線パ
ターン１７０，１７１を２層の絶縁基材９１３，９１４
の間に配置されている。そのため，上記第１配線パター
ンをより高密度に配置することができる。本例において
も，実施例１と同様の効果を得ることができる。
ターン１７０，１７１を２層の絶縁基材９１３，９１４
の間に配置されている。そのため，上記第１配線パター
ンをより高密度に配置することができる。本例において
も，実施例１と同様の効果を得ることができる。
【図１】実施例１の電子部品搭載用基板の断面図。
【図２】実施例１の電子部品搭載用基板の一部平面図。
【図３】実施例１の電子部品搭載用基板の一部裏面図。
【図４】実施例２の電子部品搭載用基板の一部裏面図。
【図５】実施例３の電子部品搭載用基板の一部裏面図。
【図６】実施例４の電子部品搭載用基板の断面図。
【図７】実施例５の電子部品搭載用基板の断面図。
【図８】従来例の電子部品搭載用基板の一部断面図。
【図９】従来例の電子部品搭載用基板の一部平面図。
【図１０】従来例の電子部品搭載用基板の裏面図。
１，１０，１１，１０１，１０２．．．貫通スルーホー
ル， １２，１２０．．．第２配線パターン， １７，１７０，１７１．．．第１配線パターン， ２．．．外部端子， ７．．．ボンディングパッド， ９，９１０，９１１，９１２，９１３，９１４．．．絶
縁基材，
ル， １２，１２０．．．第２配線パターン， １７，１７０，１７１．．．第１配線パターン， ２．．．外部端子， ７．．．ボンディングパッド， ９，９１０，９１１，９１２，９１３，９１４．．．絶
縁基材，
Claims (1)
- 【請求項１】 表面に電子部品搭載部を有する絶縁基材
と，上記電子部品搭載部の周囲に設けたボンディングパ
ッドと，絶縁基材の裏面に設けた外部端子と，絶縁基材
の外縁部に設けられた貫通スルーホールと，上記ボンデ
ィングパッドと貫通スルーホールとを接続する第１配線
パターンと，上記貫通スルーホールと上記外部端子とを
接続する第２配線パターンとを有することを特徴とする
電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054269A JPH05218228A (ja) | 1992-02-04 | 1992-02-04 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054269A JPH05218228A (ja) | 1992-02-04 | 1992-02-04 | 電子部品搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218228A true JPH05218228A (ja) | 1993-08-27 |
Family
ID=12965860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4054269A Pending JPH05218228A (ja) | 1992-02-04 | 1992-02-04 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218228A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283336A (ja) * | 1994-04-05 | 1995-10-27 | Toppan Printing Co Ltd | チップキャリア |
| JP2002334949A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体パッケージ及び半導体素子搭載用基板の製造方法 |
| JP2002334948A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体パッケージ、半導体素子搭載用基板及びそれらの製造方法 |
| JP2002334951A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体素子搭載用基板及び半導体パッケージ |
-
1992
- 1992-02-04 JP JP4054269A patent/JPH05218228A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334949A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体パッケージ及び半導体素子搭載用基板の製造方法 |
| JP2002334948A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体パッケージ、半導体素子搭載用基板及びそれらの製造方法 |
| JP2002334951A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体素子搭載用基板及び半導体パッケージ |
| JPH07283336A (ja) * | 1994-04-05 | 1995-10-27 | Toppan Printing Co Ltd | チップキャリア |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886876A (en) | Surface-mounted semiconductor package and its manufacturing method | |
| JP3111053B2 (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板 | |
| US6817870B1 (en) | Technique for interconnecting multilayer circuit boards | |
| JP2565300B2 (ja) | 半導体装置 | |
| US7180012B2 (en) | Module part | |
| US6992395B2 (en) | Semiconductor device and semiconductor module having external electrodes on an outer periphery | |
| US7399661B2 (en) | Method for making an integrated circuit substrate having embedded back-side access conductors and vias | |
| US6521845B1 (en) | Thermal spreading enhancements for motherboards using PBGAs | |
| EP0139431B1 (en) | Method of mounting a carrier for a microelectronic silicon chip | |
| US6630631B1 (en) | Apparatus and method for interconnection between a component and a printed circuit board | |
| US4866841A (en) | Integrated circuit chip carrier | |
| JP3228841B2 (ja) | シールド装置 | |
| JP3899059B2 (ja) | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 | |
| US4933810A (en) | Integrated circuit interconnector | |
| US6609915B2 (en) | Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| JPH06140738A (ja) | リードレスチップキャリア | |
| US6038135A (en) | Wiring board and semiconductor device | |
| JP2741090B2 (ja) | プリント基板 | |
| US4860443A (en) | Method for connecting leadless chip package | |
| JPH05102621A (ja) | 導電パターン | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JP4099072B2 (ja) | 部品内蔵モジュール | |
| JPS6057999A (ja) | 多層配線板 | |
| JPH0639479Y2 (ja) | プリント配線板 |