JPH05218883A - 復号回路 - Google Patents

Abstract

(57)【要約】 【目的】高速に処理を行なうことができる復号装置を提
供することを目的とする。 【構成】デ−タ部DATA及び冗長部ECCを入力して、誤り
訂正をする誤り訂正回路１０と、誤り訂正手段の結果に
対して誤訂正を検出する第１のＣＲＣチェック回路２０
を備え、訂正済デ−タを得る復号回路において、デ−タ
部DATAを記憶するバッファメモリ４０と、デ−タ部DATA
の誤りを検出する第２のＣＲＣチェック回路５０と、第
１のＣＲＣチェック回路２０の出力、又はバッファメモ
リ４０の出力のどちらかを訂正済デ−タとして選択して
出力する選択回路６０とを設け、選択回路６０は、前記
第２のＣＲＣチェック回路５０によってデ−タ部DATAに
誤りがないと判断された場合、バッファメモリ４０の出
力を訂正済デ−タとして選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光学式情報記録再生装
置等によって、読み取られた信号から誤り訂正処理を行
ない、訂正済のデ−タを得る復号回路に関するものであ
る。

【０００２】

【従来技術】光ディスク等の光学式情報再生装置にあっ
ては、一般的に読み取られたデ−タの誤りを訂正するた
めにリ−ドソロモン（ＲＳ）符号が用いられている。か
かるリ−ドソロモン符号はバイト誤り訂正符号の一種で
あり、誤り訂正はガロア体のｒビットの元に１ワ−ドを
対応させ、このワ−ド単位で訂正処理を行なうものであ
る。

【０００３】この、リ−ドソロモン符号においては、復
号の際に誤りの有無にかかわらず記録媒体からの読み出
しデ−タをもとに、シンドロ−ムを算出している。かか
るシンドロ−ムは、下記の式で表すことができる。

【数１】

【０００４】このシンドロ−ムが０のときに誤りはな
く、また、０でないときに誤りが発生していることにな
る。従って、シンドロ−ムが０でないときに誤り訂正処
理が行なわれることとなる。ここで、図２は従来の復号
回路の構成を示したブロック図である。同図に示すよう
に、この復号回路は誤り訂正回路１０及びＣＲＣチェッ
ク回路２０’から構成される。

【０００５】誤り訂正回路１０において、シンドロ−ム
算出回路１１が前述したシンドロ−ムを計算する。そし
て、計算されたシンドロ−ムが０でないときは、誤り位
置検出回路１２は、求められたシンドロ−ムから、ユ−
クリッドアルゴリズム等を用いて誤り位置多項式σ(Ｚ)
及び誤り数値多項式η(Ｚ)を求める。更に誤り位置検出
回路１２はチェ−ンサ−チを用いて誤り位置を検出す
る。最後に、誤り訂正実行回路１３が、誤り位置多項式
と、誤り数値多項式から推定した誤り位置における誤り
の大きさを求めて訂正する。

【０００６】さらに、誤り訂正回路１０の出力はＣＲＣ
チェック回路２０’によって、誤訂正の検出を行ってい
る。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来の復号装置では以下の通りの問題点があった。復号装
置の処理においてはシンドロ−ムを算出するために多く
の時間を要するといわれている。かかるシンドロ−ムの
算出は誤りが発生している場合については当然行なう必
要があるが、誤りのないときに行なう必要はない。従っ
て誤りのないとき、復号の高速化を図ることができな
い。

【０００８】本発明は上述した問題点に鑑みてなされた
もので、高速に処理を行なうことができる復号装置を提
供することを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に本発明は、所定のデ−タと冗長部を入力して、当該デ
−タの誤り訂正をする誤り訂正手段と、誤り訂正手段の
結果に対して誤訂正を検出する誤訂正検出手段を備え、
所定のデ−タから訂正済みのデ−タを得る復号回路にお
いて、当該所定のデ−タを記憶する記憶手段と、所定の
デ−タに対して誤りを検出する誤り検出手段と、誤訂正
検出手段の出力、又は記憶手段の出力のどちらかを訂正
済みのデ−タとして選択して出力する選択手段とを具備
し、選択手段は、誤り検出手段によって所定のデ−タに
誤りがないと判断された場合、記憶手段の出力を訂正済
みのデ−タとして選択することを特徴とする。

【００１０】

【作用】本発明は復号装置を上述のごとく構成し、誤り
検出手段によって誤りが発生しているかどうかを判定
し、誤りが発生していない場合には記憶手段に格納され
たデ−タを訂正済のデ−タとして出力するため、該デ−
タに誤りのない場合に処理の高速化を図ることができ
る。

【００１１】

【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１は本発明にかかる復号回路の構成を示すブロ
ック図である。同図中、１０は誤り訂正回路、２０は第
１のＣＲＣチェック回路、３０はスイッチ、４０はバッ
ファメモリ、５０は第２のＣＲＣチェック回路、６０は
選択回路である。誤り訂正回路１０は従来の復号装置の
ものと同様であり、また、第１のＣＲＣチェック回路２
０も従来例のＣＲＣチェック回路２０’とその構成は同
一であり、説明は省略する。

【００１２】同図に示すとおり、記録媒体等から読みだ
された読み出しデ−タは、誤り訂正回路１０及びスイッ
チ３０に出力されている。ここで、図３は読み出しデ−
タを説明するための図である。同図に示すように読み出
しデ−タはデ−タ部DATAと冗長部ECCからなっている。
デ−タ部DATAは、同期コ−ドSB1〜SB3、再同期コ−ドRS
1〜RSm、バイトデ−タD0〜Dnの他に、ＣＲＣ符号CRC1〜
CRC4が付加されている。また、冗長部ECCは、E1.1,E1.
2,・・・・E2.1,E2.2,・・・によって構成されている。この読
み出しデ−タの訂正方向は、記録方向と垂直な方向であ
り、また、インタ−リ−ブ100-1〜100-5毎に誤り訂正が
行なわれるようになっている。

【００１３】誤り訂正回路１０及びスイッチ３０に対し
て、読み出しデ−タの全て、即ちデ−タ部DATA及び冗長
部ECCが出力されるが、この読み出しデ−タのうちデ−
タ部DATAが出力される際についてのみスイッチ３０をオ
ンするようにする。従って第２のＣＲＣチェック回路５
０及びバッファメモリ４０に対しては、読み出しデ−タ
のうちデ−タ部DATAのみが出力されることになる。

【００１４】バッファメモリ４０はスイッチ３０から送
られてきたデ−タ部DATAを記憶する。また、第２のＣＲ
Ｃチェック回路５０は当該デ−タ部DATAのＣＲＣ符号を
調べることによって誤り検出を行なう。

【００１５】また、デ−タ部DATA及び冗長部ECCを入力
した誤り訂正回路１０においては従来の復号回路と同様
に誤り訂正処理が行なわれる。

【００１６】第２のＣＲＣチェック回路５０によって該
デ−タ部DATAに誤りのないことが判別された場合には、
第２のＣＲＣチェック回路５０はコントロ−ル信号を選
択回路６０に出力する。かかる場合、選択回路６０はバ
ッファメモリ４０の出力を訂正済デ−タとして選択する
ようにする。従って、バッファメモリ４０のデ−タが所
定のタイミングで訂正済デ−タとして出力される。

【００１７】これに対して、第２のＣＲＣチェック回路
５０によって、デ−タ部DATAに誤りがあることが判別さ
れた場合、選択回路６０はコントロ−ル信号によって、
第１のＣＲＣチェック回路２０の出力を訂正済デ−タと
して選択するようにする。従って、誤り訂正回路１０に
よって誤り訂正され、更に第１のＣＲＣチェック回路２
０を経たデ−タが所定のタイミングで訂正済デ−タとし
て出力される。

【００１８】第２のＣＲＣチェック回路５０における誤
り検出が終了するタイミングと、誤り訂正回路１０及び
第１のＣＲＣチェック回路２０における誤り訂正等が終
了するタイミングを比較すると、ＣＲＣ符号による誤り
検出のみを行なう第２のＣＲＣチェック回路５０におけ
る処理の終了の方が明らかに早いため、デ−タ部DATAに
誤りがなかった場合は、誤り訂正を行なっている場合よ
りも早く訂正済デ−タが出力される。また、デ−タ部DA
TAに誤りが発生している場合であっても、誤り訂正回路
１０において誤り訂正処理が行なわれているため、従来
の復号装置と同様のタイミングで訂正済デ−タを得るこ
とができる。例えば、光ディスクからの読み出しデ−タ
について考えた場合、該読み出しデ−タの誤り発生率は
１／１０⁴〜１／１０⁶と低く、誤り訂正を行なう必要の
ない場合が多い。

【００１９】なお、本実施例において、例えば５．２５
インチの光ディスクを再生する光ディスク装置からの読
み出しデ−タを用いる場合、１セクタあたりの読み出し
デ−タは全体で６１０バイト、その内デ−タ部DATAにつ
いて５３０バイト、冗長部ECCについて８０バイトであ
る。従って、かかる場合バッファメモリ４０は少なくと
も５３０バイト以上記憶できるような記憶容量を有する
必要がある。

【００２０】

【発明の効果】以上説明したように本発明によれば、以
下のような優れた効果を得ることができる。 第２のＣＲＣチェック回路によって誤りが発生してい
るかどうかを高速に判定し、誤りが発生していない場合
はバッファメモリのデ−タを訂正済のデ−タとして出力
するため、読み出しデ−タに誤りのない場合に処理の高
速化を図ることができる。

【００２１】また、読み出しデ−タに誤りがある場合
であっても、誤り訂正回路において誤り訂正が行なわれ
ているため、かかる場合についても復号は可能であり、
また、処理時間についても従来の復号装置と同様とな
る。従って、誤りのない場合を考慮すると全体としての
処理時間は短縮することになる。

【図面の簡単な説明】

【図１】本発明にかかる復号回路の構成を示すブロック
図である。

【図２】従来の復号回路の構成を示したブロック図であ
る。

【図３】読み出しデ−タを説明するための図である。

【符号の説明】

１０ 誤り訂正回路 ２０ 第１のＣＲＣチェック回路 ３０ スイッチ ４０ バッファメモリ ５０ 第２のＣＲＣチェック回路 ６０ 選択回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】所定のデ−タと冗長部を入力して、前記デ
   −タの誤り訂正をする誤り訂正手段と、前記誤り訂正手
   段の結果に対して誤訂正を検出する誤訂正検出手段を備
   え、前記所定のデ−タから訂正済みのデ−タを得る復号
   回路において、 前記所定のデ−タを記憶する記憶手段と、 前記所定のデ−タに対して誤りを検出する誤り検出手段
   と、 前記誤訂正検出手段の出力、又は前記記憶手段の出力の
   どちらかを訂正済みのデ−タとして選択して出力する選
   択手段とを具備し、 前記選択手段は、前記誤り検出手段によって前記所定の
   デ−タに誤りがないと判断された場合、前記記憶手段の
   出力を訂正済みのデ−タとして選択することを特徴とす
   る復号回路。