JPH05218969A - 識別回路 - Google Patents

識別回路

Info

Publication number
JPH05218969A
JPH05218969A JP4017440A JP1744092A JPH05218969A JP H05218969 A JPH05218969 A JP H05218969A JP 4017440 A JP4017440 A JP 4017440A JP 1744092 A JP1744092 A JP 1744092A JP H05218969 A JPH05218969 A JP H05218969A
Authority
JP
Japan
Prior art keywords
amplifier
circuit
gain
slice
gain adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4017440A
Other languages
English (en)
Inventor
Atsushi Miura
篤 三浦
Hironori Irie
裕紀 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4017440A priority Critical patent/JPH05218969A/ja
Publication of JPH05218969A publication Critical patent/JPH05218969A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】 【目的】ディジタル光通信システム用の受信回路におけ
る識別回路を構成するスライスアンプ42の利得を可変
とすることにより、スライスアンプの特性を伝送符号や
等化増幅器2の出力振幅に応じて最適化する。 【構成】利得可変のスライスアンプ42の利得を、利得
調整回路5によって調整する。 【効果】高感度かつ外来雑音に強い識別回路を提供でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタル光通信シス
テム用の受信回路における識別回路の回路方式に関す
る。
【0002】
【従来の技術】従来の光受信回路は、図2に示す構成が
一般的である。すなわち、光入力信号を電流に変換する
光受光素子1と、光受光素子1の出力電流信号を一定振
幅の電圧信号に変換,増幅する等化増幅器2と、等化増
幅器2の出力信号からタイミング成分を抽出してクロッ
ク信号を発生するタイミング回路3と、等化増幅器2の
出力信号をタイミング回路3の出力クロック信号で”
1”,”0”に識別する識別回路4にて構成される。こ
こで、識別回路4は、基準電圧と等化増幅器出力とを比
較増幅するスライスアンプ41と、スライスアンプ41
の出力信号を波形整形し位相を揃えるフリップフロップ
40にて構成される。この種の方式に関するものとし
て、例えば、高速光伝送方式中継器用集積回路 加本
務 信学技報ED83−122がある。
【0003】
【発明が解決しようとする課題】スライスアンプ41に
おける”0”,”1”の判別の際に、スライスアンプの
利得が小さすぎるとフリップフロップ40の動作に必要
な信号振幅が得られない。また、スライスアンプの利得
が大きすぎると、ノイズの影響によりフリップフロップ
が誤動作する可能性がある。
【0004】上記従来技術においては、伝送符号や等化
増幅器2の出力振幅に応じてスライスアンプ41の特性
を最適化できないという問題点があった。本発明の目的
は、スライスアンプの特性を動作条件に応じて設定でき
るようにすることで、特に集積化した場合に、高感度で
かつ外来雑音に強い識別回路を提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、スライスアンプの利得を使用条件に応じて設定でき
るようにした。
【0006】
【作用】本発明によれば、図1のようにスライスアンプ
42の利得を利得調整端子6を設けて可変とし、利得調
整回路5を付加してスライスアンプの利得を調整するこ
とにより、スライスアンプの特性を伝送符号や等化増幅
器2の出力振幅に応じて最適化することができ、上記の
ような不都合が無くなるので、高感度でかつ外来雑音に
強い識別回路が提供できる。
【0007】
【実施例】実施例1 図1は本発明の概略である。以下本発明による識別回路
の動作を図1により説明する。
【0008】入力された光信号は受光素子1において電
流信号に変換される。次に受光素子1の出力電流信号を
等化増幅器2において一定振幅の電圧信号に変換,増幅
する。等化増幅器2の出力信号はタイミング回路3と識
別回路4に入力され、タイミング回路3においてクロッ
ク成分を抽出する。識別回路4は等化増幅器2の出力信
号を”0”,”1”に判別しタイミング回路3からのク
ロック信号によってタイミングを取り直して信号を外部
へ出力する。識別回路4は”0”,”1”の判別を行な
うスライスアンプ42と、タイミングを取りなおすフリ
ップフロップ40により構成される。本発明に基づくス
ライスアンプ42には、利得調整端子6を設け、識別回
路外の利得調整回路5によって利得を調整して、スライ
スアンプの特性を等化増幅器及びフリップフロップに合
わせて最適化できる。
【0009】図3は本発明の一実施例である。以下本発
明の実施例を図3により説明する。
【0010】等化増幅器より入力された信号はクランプ
回路422にて直流成分を与えられた後、差動増幅回路
421にて基準電圧423と比較・増幅されて”
1”,”0”に識別され、出力エミッタホロワ425を
経てフリップフロップに出力される。このとき差動増幅
回路421の利得は負荷抵抗451,452、電流源抵
抗453、及び電流源用基準電圧源424の電圧に依存
する。従ってこれらのうちの少なくとも一つを変えられ
るようにすればスライスアンプの利得を調整することが
できる。図3の実施例では差動増幅器421の電流源抵
抗453を変えられるようにした例である。差動増幅器
421の電流源426に、図に示すような利得調整用端
子6を設け、電流源抵抗453(抵抗値=X)と並列に
利得調整回路5を接続した例である。利得調整回路5は
利得調整用抵抗454(抵抗値=Y)により構成され
る。この結果、差動増幅器421の電流源抵抗の値はX
×Y/(X+Y)となり、利得調整用抵抗454の抵抗
値Yを変えることによって利得を調整することができ
る。
【0011】このような方法によって電流源抵抗の値を
0からXまでの任意の値に設定することが可能となる。
また、利得調整が不要な場合には利得調整端子6をオー
プンにしておいてもスライスアンプが動作するので、利
得調整の機能を設けたことによるコスト上昇を低く抑え
ることができる。
【0012】実施例2 図4は本発明の他の実施例である。以下本発明の実施例
を図4により説明する。
【0013】図5に示すように利得調整端子6を設け
て、差動増幅器421の電流源抵抗453(抵抗値=
X)と直列に利得調整回路5を接続した実施例である。
利得調整回路5は利得調整用抵抗454(抵抗値=Y)
によって構成される。この結果、差動増幅器421の電
流源抵抗の値はX+Yとなり利得調整用抵抗454の抵
抗値Yを変えることによって、スライスアンプの利得を
調整することができる。
【0014】このような方法によって電流源抵抗の値を
X以上の任意の値に設定することが可能となる。
【0015】実施例3 図5は本発明の他の実施例である。以下本発明の実施例
を図5により説明する。
【0016】図5の実施例では差動増幅器421の電流
源453を制御する電圧源424の電圧を可変とし、利
得調整端子6と利得調整回路5を設けることによりスラ
イスアンプの利得を調整する。
【0017】このような方法によってスライスアンプの
利得を外部から電圧制御することが可能となる。
【0018】実施例4 図6は本発明の他の実施例である。以下本発明の実施例
を図6により説明する。
【0019】図6のようにエミッタ抵抗455を持つ差
動増幅器421では、利得調整端子6を設け、利得調整
回路5によって利得を調整することができる。
【0020】このような方法によってスライスアンプの
利得と同時に線形動作範囲を調整することが可能とな
る。
【0021】なお、上記実施例のスライスアンプおよび
利得調整回路は一例を示したものであり、本発明は上記
実施例に限定されないことは勿論である。
【0022】また、上記実施例ではNPNトランジスタ
にて構成したがPNP,MOSあるいはMESFETな
ど他の種のトランジスタにて構成しても同様の効果が得
られる事は言うまでもない。
【0023】
【発明の効果】以上説明したように、本発明によればス
ライスアンプの利得を調整することにより、スライスア
ンプ特性を最適化することができる。
【0024】更に本発明によれば、等化増幅回路の利得
をタイミング回路に合わせて最適化した上で、スライス
アンプの利得を調整することによりタイミング回路,識
別回路が両方とも最適な動作をするようにすることがで
きる。
【0025】以上より、高感度かつ外来雑音に強い識別
回路を提供できる。
【図面の簡単な説明】
【図1】本発明の概略を示す図である。
【図2】従来技術の例を示す図である。
【図3】本発明の一実施例を示す図である。
【図4】本発明の他の実施例を示す図である。
【図5】本発明の他の実施例を示す図である。
【図6】本発明の他の実施例を示す図である。
【符号の説明】
1…受光素子、2…等化増幅器、3…タイミング回路、
4…識別回路、5…利得調整回路、6…利得調整端子、
40…フリップフロップ、41…スライスアンプ、42
…スライスアンプ(利得可変)、421…差動増幅器、
422…クランプ回路、423…基準電圧、424…電
流源用電圧源、425…出力エミッタホロワ、426…
電流源、451…負荷抵抗1、452…負荷抵抗2、4
53…電流源抵抗、454…利得調整用抵抗、455…
エミッタ抵抗。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】スライスアンプ及びフリップフロップで構
    成される識別回路において、前記スライスアンプの利得
    を可変にしたことを特徴とする識別回路。
JP4017440A 1992-02-03 1992-02-03 識別回路 Pending JPH05218969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4017440A JPH05218969A (ja) 1992-02-03 1992-02-03 識別回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4017440A JPH05218969A (ja) 1992-02-03 1992-02-03 識別回路

Publications (1)

Publication Number Publication Date
JPH05218969A true JPH05218969A (ja) 1993-08-27

Family

ID=11944088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4017440A Pending JPH05218969A (ja) 1992-02-03 1992-02-03 識別回路

Country Status (1)

Country Link
JP (1) JPH05218969A (ja)

Similar Documents

Publication Publication Date Title
US5844445A (en) Feedback type pre-amplifier
JP2503837B2 (ja) ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路
US6037841A (en) Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications
JP2625347B2 (ja) ディジタル受信器の自動オフセット制御回路
US5343160A (en) Fully balanced transimpedance amplifier with low noise and wide bandwidth
US4375037A (en) Receiving circuit
JPH02501612A (ja) 光学式受信器の入力段におけるダイナミックレンジを増大させる方法及び構成
US7103013B1 (en) Bidirectional bridge circuit having high common mode rejection and high input sensitivity
US4870372A (en) AGC delay on an integrated circuit
JPH0661752A (ja) 光電変換用プリアンプ回路
US20200235823A1 (en) Optical receiver with a cascode front end
US5510745A (en) High-speed electronic circuit having a cascode configuration
US6262624B1 (en) Phase delay based filter transconductance (Gm/C) compensation circuit
US5012139A (en) Full wave rectifier/averaging circuit
US6445246B1 (en) Signal compensator circuit and demodulator circuit
JPH02246604A (ja) 多段差動増幅器のオフセット調整回路
US12451842B2 (en) Variable transimpedance amplifier for low power, high dynamic range, high data rate linear
US4795919A (en) Zero signal state detecting circuit
JP3532633B2 (ja) 光受信装置
US7372328B2 (en) Amplification circuit for driving a laser signal
JPH08279717A (ja) 光受信器の前置増幅回路
EP1250754B1 (en) Non-linear signal processor
US6016077A (en) System for user programmable bandwidth of amplifier circuitry
JPS60248009A (ja) 広帯域増幅器
EP0362217B1 (en) Output amplifier