JPH05219097A - タイミング信号監視回路 - Google Patents

Abstract

(57)【要約】 【目的】 電子交換機における各種タイミング信号の異
常を、簡易な構成で、速やかに、かつ精度良く検出す
る。 【構成】 ＰＬＬ回路２の入出力クロック信号ＣＫ１、
ＣＫ２をそれぞれ、フレーム信号ＳＦを基準としてカウ
ンタ１３及び１１でカウントし、各カウント結果をそれ
ぞれデコーダ１４及び１２でデコードした後、テストク
ロック信号ＣＫＴのタイミングで比較する（１５、１
６）。得られた比較結果Ｓ１は主にクロック信号ＣＫ２
の正常・異常を表している。また、クロック信号ＣＫ１
をフレーム信号ＳＦを基準としてカウンタ１７でカウン
トし、カウント結果をデコーダ１８でデコードした後、
フレーム信号ＳＦと比較する（１９）。得られた比較結
果Ｓ２はフレーム信号ＣＫ２の正常・異常を表してい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子交換機におけるタ
イミング信号監視回路に関し、例えば、ＡＴＭ交換機で
用いるクロック信号やフレーム信号の位相ずれを監視す
る場合に適用して好適なものである。

【０００２】

【従来の技術】例えば、ＡＴＭ（非同期転送モード）交
換機においては、基準発振器が発生した所定の基準クロ
ツク信号をＰＬＬ回路（周波数逓倍回路として用いてい
る）が周波数逓倍したクロツク信号に基づいて交換処理
し、また、セル周期を有するフレーム信号に基づいて交
換処理するようになされている。従って、これらタイミ
ング信号の位相がずれていると、交換処理が正しく行な
われずに誤ったデータとなることも生じていた。

【０００３】そのため、クロック信号やフレーム信号の
位相ずれを監視する構成が従来においても設けられてい
た。

【０００４】図２は、クロック信号を監視する従来の構
成を示すものである。図２において、受信信号に同期し
て図示しない基準発振器が発生した基準クロック信号Ｃ
Ｋ１は、ＰＬＬ回路１によって周波数逓倍されて図示し
ないＡＴＭスイッチで用いるクロック信号ＣＫ２に変換
されてＡＴＭスイッチに与えられると共にジッタ検出回
路２に与えられる。

【０００５】ジッタ検出回路２は、コンデンサや抵抗を
備えてアナログ的にクロック信号ＣＫ２のジッタを検出
するものであり、ジッタが少ないときには入力されたク
ロック信号ＣＫ２をＡＴＭスイッチにそのまま出力する
と共に、そのクロック信号ＣＫ２を分周した信号をＰＬ
Ｌ回路１にフィードバックする。他方、クロック信号Ｃ
Ｋ２のジッタが大きい場合には、ジッタ検出回路２は、
ＡＴＭスイッチ２へのクロック信号ＣＫ２の供給を停止
すると共に、エラー信号Ｅ１を出力するようになされて
いる。

【０００６】これに対して、フレーム信号の乱れに対し
ては、それ専用の監視回路は存在しない。図３は、スイ
ッチングエラーの検出構成を示すものであり、フレーム
信号が乱れた場合にもスイッチングエラー信号が出力さ
れるようになされている。図３において、入方路Ａから
ＡＴＭスイッチ３に入力されたセルは、フレーム信号Ｓ
Ｆに同期してスイッチングされて出方路Ｂに出力され
る。出方路Ｂに出力されたセルは、スイッチングエラー
検出回路４に与えられる。このスイッチングエラー検出
回路４にはフレーム信号ＳＦも与えられており、スイッ
チングエラー検出回路４は、フレーム信号ＳＦに基づい
てセルヘッダ内の所定位置の情報を取出し、その情報の
矛盾等によってスイッチングエラーを検出するようにな
されている。このような検出構成においては、フレーム
信号ＳＦに位相乱れがあった場合には、セルヘッダ内の
所定位置の情報が取出せないのでスイッチングエラー信
号Ｅ２が出力される。

【０００７】

【発明が解決しようとする課題】しかしながら、ＰＬＬ
回路１からのクロック信号ＣＫ２を監視する従来の場
合、コンデンサや抵抗を有するアナログ的構成のジッタ
検出回路２によってクロック信号を監視するものである
ので、構成が複雑、大形化しており、これをクロック信
号の発生側の基板に搭載してもクロック信号の供給を受
ける回路（例えばＡＴＭスイッチ）側の基板に搭載して
もそれら基板に大きな占有面積が必要であった。また、
従来の場合、クロック信号ＣＫ２自体の変動によっての
みクロック信号ＣＫ２の状態を監視するものであったの
で、すなわち、他の信号との位相関係を用いずにクロッ
ク信号ＣＫ２の状態を監視するものであったので、異常
の検出精度が低いものであった。さらに、アナログ的な
ジッタ検出であるため、クロック信号ＣＫ２に異常が生
じてからエラー信号Ｅ１が送出されるまでに時間がかか
り、クロック信号ＣＫ２の異常による悪影響が長くデー
タに現れるという欠点があった。

【０００８】また、従来においては、フレーム信号ＳＦ
の異常を、スイッチングエラーとして検出するようにし
ていたので、フレーム信号ＳＦの異常だけを区別して検
出することはできなかった。すなわち、スイッチングエ
ラー信号Ｅ２が出力されたとしても、それがフレーム信
号ＳＦの異常に伴うものであるか他の要因によるものか
を明らかにすることができないものであった。さらに、
従来においては、フレーム信号ＳＦの発生構成側ではな
く、それを利用する側においてフレーム信号ＳＦの異常
を検出するようにしていたので、フレーム信号ＳＦの異
常による影響度合が大きいという問題も生じていた。

【０００９】従って、従来の各種タイミング信号の監視
構成においては、異常の検出精度、検出構成の規模、異
常による悪影響時間等から未だ不十分なものであった。

【００１０】本発明は、以上の点を考慮してなされたも
のであり、簡易な構成で、速やか、かつ精度良く各種タ
イミング信号の異常を検出することができるタイミング
信号監視回路を提供しようとするものである。

【００１１】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、基準クロツク信号に基づいて周
波数逓倍回路が生成したその周波数の逓倍の周波数を有
するクロツク信号と、基準クロック信号の所定倍の周期
を有するフレーム信号とを監視する電子交換機のタイミ
ング信号監視回路を、以下の回路によって構成した。

【００１２】すなわち、フレーム信号を基準にして、基
準クロツク信号をカウントして第１のカウント結果を出
力する第１のカウンタと、フレーム信号を基準にして、
クロツク信号をカウントして第２のカウント結果を出力
する第２のカウンタと、第１のカウント結果をデコード
して第１のデコード結果を出力する第１のデコーダと、
第２のカウント結果をデコードして第２のデコード結果
を出力する第２のデコーダと、第１及び第２のデコード
結果をテストクロック信号を基準に比較して、フレーム
信号に位相乱れがない場合における上記クロック信号の
位相の監視結果を出力する第１の比較回路とを備えた。

【００１３】また、フレーム信号を基準にして、基準ク
ロツク信号をカウントして第３のカウント結果を出力す
る第３のカウンタと、第３のカウント結果をデコードし
て第３のデコード結果を出力する第３のデコーダと、第
３のデコード結果及びフレーム信号を比較してフレーム
信号の位相の監視結果を出力する第２の比較回路とを備
えた。

【００１４】

【作用】クロック信号は基準クロック信号を周波数逓倍
したものであるので、同一のフレーム信号を基準として
カウントを開始して、これら信号をカウントした場合に
は、本来カウント値は逓倍数だけ異なるものである。従
って、デコードする値も逓倍数の関係に設定しておく
と、デコード信号のタイミングも一致する。

【００１５】このようなことを前提とすると、クロック
信号の基準クロック信号に対する位相がずれていると、
デコード信号のタイミングもずれており、テストクロッ
ク信号のタイミングで比較した場合に、上記前提状態と
は異なった比較結果が得られ、これがクロック信号を監
視した結果となる。

【００１６】電子交換機の場合、フレーム信号のタイミ
ングも重要であって監視する必要があり、また、上述の
ようにクロック信号の監視にフレーム信号を基準として
利用しているのでその位相の正確性を確認する必要があ
る。

【００１７】この場合、クロック信号より位相の正確性
が高い基準クロック信号を利用することとした。そし
て、フレーム信号を基準として基準クロック信号をカウ
ントとし、このカウントによるカウント値をデコードす
るタイミングを、位相乱れがないフレーム信号の次のタ
イミングになるようにし、実際のフレーム信号の次のタ
イミングとデコードによる次のタイミングとを比較して
フレーム信号を監視することとした。

【００１８】

【実施例】以下、本発明をＡＴＭ交換機用のタイミング
信号監視回路に適用した一実施例を図面を参照しながら
詳述する。ここで、図１がこの実施例の概念構成を示す
ブロック図である。なお、図１は説明を簡単にするた
め、実際のＡＴＭ交換機に設けられているものとはカウ
ンタの最大カウント数やデコーダのデコード数が異なっ
ている。

【００１９】図１において、この実施例によるタイミン
グ信号監視回路１０は、主としてＰＬＬ回路５から出力
されたクロック信号ＣＫ２の状態と、フレーム信号ＳＦ
の状態とを監視するものであり、例えば、ＰＬＬ回路５
が搭載されている基板に搭載されているものである。

【００２０】このタイミング信号監視回路１０には、図
示しない原発振器が受信信号に同期して発生した基準ク
ロック信号ＣＫ１と、図示しないセル同期パターン回路
がセルの受信情況に応じて発生したセルの開始点を指示
するフレーム信号ＳＦと、交換機全体の制御を行なう図
示しないＣＰＵがセルの入力状況に関係なく安定して形
成したテストクロック信号ＣＫＴと、ＰＬＬ回路５が基
準クロック信号ＣＫ１を周波数逓倍して形成したクロッ
ク信号ＣＫ２とが入力される。

【００２１】ここで、正常状態においては、クロック信
号ＣＫ２は基準クロック信号ＣＫ１の８倍の周波数を有
し、フレーム信号ＳＦ及びテストクロック信号ＣＫＴは
基準クロック信号ＣＫ１の４倍の周期を有する。また、
クロック信号ＣＫ２及び基準クロック信号ＣＫ１はデュ
ーティ比が５０％程度であり、フレーム信号ＳＦはデュ
ーティ比が７５％程度であり、テストクロック信号ＣＫ
Ｔはデューティ比が２５％程度である。

【００２２】タイミング信号監視回路１０において、Ｐ
ＬＬ回路５から出力されたクロック信号ＣＫ２を監視す
る構成は、カウンタ１１、デコーダ１２、カウンタ１
３、デコーダ１４、オア回路１５及びラッチ回路１６か
ら構成されている。

【００２３】クロック信号ＣＫ２は基準クロック信号Ｃ
Ｋ１を周波数逓倍したものであるので、同一のフレーム
信号ＳＦを基準としてカウントした場合、基準クロック
信号ＣＫ１によるカウント値とクロック信号ＣＫ２によ
るカウント値とは、クロック信号ＣＫ２が正常であれば
所定倍の関係にある。この実施例の場合、クロック信号
ＣＫ２と基準クロック信号ＣＫ１とのこのような関係を
利用してクロック信号ＣＫ２を監視するものである。

【００２４】図示しないＡＴＭスイッチに供給されるク
ロック信号ＣＫ２は、カウンタ１１のクロック端子に供
給され、ＡＴＭスイッチに供給されるフレーム信号ＳＦ
はカウンタ１１のロード端子に入力される。これによ
り、カウンタ１１はフレーム信号ＳＦを基準にして値
「０」の初期値をロードし、以降、クロック信号ＣＫ２
の立ち上がりでカウント値を更新し、このようなカウン
ト動作をフレーム信号ＳＦの周期でカウント動作を繰返
す。

【００２５】従つて、フレーム信号ＳＦに対してクロッ
ク信号ＣＫ２の位相が乱れていない場合、当該カウンタ
１１においては、値「０」から値「３１」までの範囲で
カウント動作を繰り返すようになされている。例えばＰ
ＬＬ回路５が故障してクロック信号ＣＫ２の位相が乱れ
た場合、この乱れに応じてカウント値の周期性が変化す
るようになされている。

【００２６】これに対して、カウンタ１３は、フレーム
信号ＳＦを基準にして初期値「０」をロードした後、基
準クロック信号ＣＫ１の立ち上がりでカウント値を更新
する。これにより、カウンタ１３においては、フレーム
信号ＳＦに対して基準クロック信号ＣＫ１の位相が乱れ
ていない場合、値「０」から値「３」までの範囲でカウ
ント動作を繰り返す。

【００２７】カウンタ１１によるカウント値が与えられ
るデコーダ１２は、カウント値が「３１」のときにアク
ティブロウのパルス信号ＳＰ１をオア回路１５に供給す
るようになされている。

【００２８】従つて、デコーダ１２は、クロック信号Ｃ
Ｋ２に乱れがない場合には（図４（Ｃ））、フレーム信
号ＳＦに同期して信号レベルが立ち下がるパルス信号Ｓ
Ｐ１（図４（Ｄ））を出力する。

【００２９】これに対して、ＰＬＬ回路５の故障等によ
ってクロック信号ＣＫ２の位相が途中で長くなつた場合
には（図５（Ｃ））、デコーダ１２は、カウンタ１１に
おいてカウント値が値「３１」にならないうちに初期値
がロードされることにより、パルス信号ＳＰ１の信号レ
ベルをロウとすることない（図５（Ｄ））。また、クロ
ック信号ＣＫ２の位相が途中で短くなつた場合には、カ
ウンタ１１においてカウント値が短時間で値「３１」に
なって、フレーム信号ＳＦの次の有効エッジよりかなり
早くパルス信号ＳＰ１の信号レベルが立ち下がる。

【００３０】デコーダ１４は、カウンタ１３のカウント
値が値「３」になると、基準クロック信号ＣＫ１に同期
してアクティブロウになるパルス信号ＳＰ２を出力す
る。従つて、デコーダ１４は、フレーム信号ＳＦに対し
て基準クロック信号ＣＫ１の位相が乱れていない場合、
フレーム信号ＳＦに同期して信号レベルが立ち下がるパ
ルス信号ＳＰ２（図４（Ｅ）及び図５（Ｅ））を出力す
る。

【００３１】オア回路１５は、デコーダ１２及び１４か
らのパルス信号ＳＰ１及びＳＰ２を受け、これらパルス
信号ＳＰ１及びＳＰ２が共に立ち下がると、信号レベル
が立ち下がる検出信号ＳＰを出力する。

【００３２】すなわち、オア回路１５は、フレーム信号
ＳＦに対して基準クロック信号ＣＫ１及びクロック信号
ＣＫ２の位相が共に乱れていない場合、フレーム信号Ｓ
Ｆに同期して信号レベルが立ち下がる検出信号ＳＰ（図
４（Ｆ））を出力するのに対し、フレーム信号ＳＦに対
して基準クロック信号ＣＫ１又はクロック信号ＣＫ２の
位相が乱れるとフレーム信号ＳＦに対して同期が乱れて
信号レベルが立ち下がる検出信号ＳＰ、又は、立ち下が
ることのない検出信号ＳＰを出力する（図５（Ｆ））。

【００３３】ラツチ回路１６は、フレーム信号ＳＦの立
ち下がりにほぼ同期して信号レベルが立ち上がるテスト
クロック信号ＣＫＴ（図４（Ｇ）及び図５（Ｇ））を受
け、当該テストクロック信号ＣＫＴを基準にして検出信
号ＳＰをラツチする。これにより、ラツチ回路１６は、
フレーム信号ＳＦに対して基準クロック信号ＣＫ１及び
クロック信号ＣＫ２の位相が共に乱れていない場合、論
理「Ｌ」レベルに立ち下がる検出結果Ｓ１（図４
（Ｈ））を得ることができるのに対し、フレーム信号Ｓ
Ｆに対して基準クロック信号ＣＫ１又はクロック信号Ｃ
Ｋ２の位相が乱れると論理「Ｈ」レベルに立ち上がる検
出結果Ｓ１を得ることができる（図５（Ｈ））。

【００３４】以上のようにして、ＰＬＬ回路５から出力
されたクロック信号ＣＫ２を監視することができる。因
に、基準クロック信号ＣＫ１が異常の場合にも、有意レ
ベルの検出結果Ｓ１が出力されるが、基準クロック信号
ＣＫ１が異常となることはクロック信号ＣＫ２が異常と
なることより格段的に少なく、有意レベルの検出結果Ｓ
１が出力される場合の大半は、ＰＬＬ回路５から出力さ
れたクロック信号ＣＫ２に異常がある場合である。

【００３５】上述したクロック信号ＣＫ２の監視構成
は、フレーム信号ＳＦが正常であることを前提としてお
り、クロック信号ＣＫ２が正常（ＰＬＬ回路５が正常）
であっても有意レベルの検出結果Ｓ１が出力される場合
もある。

【００３６】すなわち、有意レベルの検出結果Ｓ１が出
力された場合の原因究明のために、フレーム信号ＳＦの
監視構成が必要である。勿論、フレーム信号ＳＦの監視
構成は、クロック信号ＣＫ２の異常原因を明らかにする
ためだけでなく、ＡＴＭスイッチを正常に動作させる目
的でも必要である。

【００３７】タイミング信号監視回路１０において、フ
レーム信号ＳＦを監視する構成は、カウンタ１７、デコ
ーダ１８及びイクスクルーシブオア回路１９である。

【００３８】カウンタ１７には、フレーム信号ＳＦがロ
ード端子に入力され、このフレーム信号ＳＦを基準にし
て初期値「０」をロードした後、基準クロック信号ＣＫ
１の立ち上がりでカウント値を更新するものである。こ
れによりカウンタ１７は、フレーム信号ＳＦに対して基
準クロック信号ＣＫ１の位相が乱れていない場合、値
「０」から値「３」までの範囲でカウント動作を繰返す
ようになされている。

【００３９】デコーダ１８は、カウンタ１７によるカウ
ント値が値「３」になると、基準クロック信号ＣＫ１に
同期してパルス信号ＳＰ３を出力する。これによりデコ
ーダ１８においては、基準クロック信号ＣＫ１及びフレ
ーム信号ＳＦ間の位相が乱れていない場合、フレーム信
号ＳＦに同期して信号レベルが立ち下がるパルス信号Ｓ
Ｐ３（図４（Ｉ））を出力する。これに対して、フレー
ム信号ＳＦの周期が短くなって基準クロック信号ＣＫ１
及びフレーム信号ＳＦ間の位相関係が乱れると（図６
（Ａ）及び（Ｂ））、信号レベルが立ち下がらないパル
ス信号ＳＰ３（図６（Ｃ））を出力する。また、フレー
ム信号ＳＦの周期が長くなって基準クロック信号ＣＫ１
及びフレーム信号ＳＦ間の位相関係が乱れると、図示は
省略するが、フレーム信号ＳＦがＬレベルからＨレベル
に戻ったときに信号レベルが立ち下がるパルス信号ＳＰ
３を出力する。

【００４０】イクスクルーシブオア回路１９には、パル
ス信号ＳＰ３及びフレーム信号ＳＦが入力され、これら
パルス信号ＳＰ３及びフレーム信号ＳＦの排他的論理和
Ｓ２を出力する。これによりイクスクルーシブオア回路
１９は、フレーム信号ＳＦ及び基準クロック信号ＣＫ１
間の同期が乱れると信号レベルが立ち上がる検出結果Ｓ
２（図６（Ｄ））を出力することができ、これにより主
としてフレーム信号ＳＦの乱れを検出することができ
る。

【００４１】以上のように、タイミング信号監視回路１
０においては、カウンタ１７、デコーダ１８及びイクス
クルーシブオア回路１９を用いて、基準クロック信号Ｃ
Ｋ１及びフレーム信号ＳＦ間の位相関係を検出する（主
としてフレーム信号ＳＦの位相乱れを検出する）ことに
より、このフレーム信号ＳＦを利用するＡＴＭスイッチ
等からの誤データの送出を未然に防止することができ
る。

【００４２】従って、上記実施例によれば、カウンタや
デコーダ等でなるデジタル回路構成によって、ＰＬＬ回
路から出力されたクロック信号ＣＫ２や、フレーム信号
ＳＦの位相乱れを監視するようにしたので、従来に比べ
て監視構成を簡易なものにできる。その結果、ＰＬＬ回
路５を搭載した基板にこのような監視回路を搭載し易い
ものとなる。また、デジタル的な構成による監視であっ
てアナログ値に基づく監視ではないので、また、クロッ
ク信号ＣＫ２及びフレーム信号ＳＦ共に他の信号の位相
情報を利用して監視しているので、従来より、検出精度
を向上させることができる。さらに、コンデンサ等の素
子を用いていないために乱れが直ちに検出信号に現れ、
異常の検出速度を迅速なものとすることができる。

【００４３】さらにまた、クロック信号ＣＫ２の監視構
成と、フレーム信号ＳＦの監視構成とを有するので、ど
のタイミング信号に乱れが発生したかを明確に区別させ
ることができる。

【００４４】なお、クロック信号ＣＫ２及びフレーム信
号ＳＦの検出結果は、例えば、これらタイミング信号の
発生構成を２重化している場合の切替信号に利用された
り、これらタイミング信号の供給を受ける構成（例えば
ＡＴＭスイッチ）の動作を停止させたりするように利用
される。

【００４５】本発明に係るタイミング信号監視回路は、
電子交換機に広く適用できるものであってＡＴＭ交換機
だけに用途が限定されるものではない。

【００４６】また、上記実施例においては、クロック信
号ＣＫ２の監視に利用するカウンタ１３と、フレーム信
号ＳＦの監視に利用するカウンタ１７とを別個に設けた
ものを示したが、これらを共通化するようにしても良
い。例えば、カウンタ１３からの出力と、カウンタ１７
からの出力とは基準クロック信号ＣＫ１の半周期だけ位
相がずれているので、カウンタ１３からの出力を基準ク
ロック信号ＣＫ１の半周期だけずらせてデコーダ１８に
与えるようにしても良い。

【００４７】

【発明の効果】以上のように、本発明によれば、カウン
タやデコーダ等でなるデジタル回路構成によって、しか
も、他の信号を利用してクロック信号やフレーム信号を
監視するようにしたので、簡易な構成で、速やかにかつ
精度良く各種タイミング信号の異常を検出することがで
きるタイミング信号監視回路を実現できる。

【図面の簡単な説明】

【図１】実施例のタイミング信号監視回路を示すブロツ
ク図である。

【図２】従来のＰＬＬ回路からのクロック信号の監視構
成を示すブロツク図である。

【図３】従来のフレーム信号の乱れ検出の説明に供する
ブロツク図である。

【図４】実施例の正常動作時の説明に供する信号波形図
である。

【図５】実施例のＰＬＬ回路からのクロック信号の異常
時の信号波形図である。

【図６】実施例のフレーム信号の異常時の信号波形図で
ある。

【符号の説明】 ５……ＰＬＬ回路、１０…タイミング信号監視回路、１
１、１３、１７……カウンタ、１２、１４、１８……デ
コーダ、１５……オア回路、１６……ラツチ回路、１９
……イクスクルーシブオア回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 ３０４ Ｇ 8843−5Ｋ (72)発明者 山本 宜弘 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基準クロツク信号に基づいて周波数逓倍
   回路が生成したその周波数の逓倍の周波数を有するクロ
   ツク信号と、上記基準クロック信号の所定倍の周期を有
   するフレーム信号とを監視する電子交換機のタイミング
   信号監視回路において、 上記フレーム信号を基準にして、上記基準クロツク信号
   をカウントして第１のカウント結果を出力する第１のカ
   ウンタと、 上記フレーム信号を基準にして、上記クロツク信号をカ
   ウントして第２のカウント結果を出力する第２のカウン
   タと、 上記第１のカウント結果をデコードして第１のデコード
   結果を出力する第１のデコーダと、 上記第２のカウント結果をデコードして第２のデコード
   結果を出力する第２のデコーダと、 上記第１及び第２のデコード結果をテストクロック信号
   を基準に比較して、上記フレーム信号に位相乱れがない
   場合における上記クロック信号の位相の監視結果を出力
   する第１の比較回路と、 上記フレーム信号を基準にして、上記基準クロツク信号
   をカウントして第３のカウント結果を出力する第３のカ
   ウンタと、 上記第３のカウント結果をデコードして第３のデコード
   結果を出力する第３のデコーダと、 上記第３のデコード結果及び上記フレーム信号を比較し
   て上記フレーム信号の位相の監視結果を出力する第２の
   比較回路とを備えたことを特徴とするタイミング信号監
   視回路。