JPH05219413A - デジタルフィルタ - Google Patents
デジタルフィルタInfo
- Publication number
- JPH05219413A JPH05219413A JP1691592A JP1691592A JPH05219413A JP H05219413 A JPH05219413 A JP H05219413A JP 1691592 A JP1691592 A JP 1691592A JP 1691592 A JP1691592 A JP 1691592A JP H05219413 A JPH05219413 A JP H05219413A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- filter
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 ハードウェア規模を拡大することなく、画像
端部の適当なフィルタ出力を得ることのできるデジタル
フィルタの提供を目的としている。 【構成】 各乗算器１０３、１０６、１０９、１１２、
１１５、１１８、１２０に、それぞれのタップ係数を選
択するセレクタ１０４、１０７、１１０、１１３、１１
６、１１９、１２１を接続し、映像信号についてフィル
タ処理を行う場合において、各乗算回路に映像信号以外
の信号が入力されるとき、この信号が入力される乗算回
路のタップ係数を０に変更すると共に、他の乗算回路の
少なくともひとつのタップ係数を変更する事によって、
フィルタ出力の適正化を図る。
端部の適当なフィルタ出力を得ることのできるデジタル
フィルタの提供を目的としている。 【構成】 各乗算器１０３、１０６、１０９、１１２、
１１５、１１８、１２０に、それぞれのタップ係数を選
択するセレクタ１０４、１０７、１１０、１１３、１１
６、１１９、１２１を接続し、映像信号についてフィル
タ処理を行う場合において、各乗算回路に映像信号以外
の信号が入力されるとき、この信号が入力される乗算回
路のタップ係数を０に変更すると共に、他の乗算回路の
少なくともひとつのタップ係数を変更する事によって、
フィルタ出力の適正化を図る。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号処理に用いら
れるデジタルフィルタに関する。
れるデジタルフィルタに関する。
【０００２】
【従来の技術】従来の、映像信号のフィルタ処理を行う
デジタルフィルタの構成を７タップの垂直フィルタを例
として図３に示す。
デジタルフィルタの構成を７タップの垂直フィルタを例
として図３に示す。
【０００３】同図において、３０１は入力端子を示して
いる。この入力端子３０１より入力された信号は、それ
ぞれ直列に接続された６つの１Ｈ遅延器３０２、３０
３、３０４、３０５、３０６、３０７に順に入力され
る。入力信号および６つの１Ｈ遅延器３０２、３０３、
３０４、３０５、３０６、３０７の出力信号の合計７つ
の信号は、それぞれ乗算器３０８、３０９、３１０、３
１１、３１２、３１３、３１４に入力され、タップ係数
Ａ-3、Ａ-2、Ａ0 、Ａ1 、Ａ2 、Ａ3 で乗算された後、
出力される。各乗算器３０８、３０９、３１０、３１
１、３１２、３１３、３１４の出力はすべて加算器３１
５に入力され、ここで入力されたすべての乗算結果の和
が求められる。そして加算器３１５の出力は出力端子３
１６に与えられ、フィルタの出力となる。
いる。この入力端子３０１より入力された信号は、それ
ぞれ直列に接続された６つの１Ｈ遅延器３０２、３０
３、３０４、３０５、３０６、３０７に順に入力され
る。入力信号および６つの１Ｈ遅延器３０２、３０３、
３０４、３０５、３０６、３０７の出力信号の合計７つ
の信号は、それぞれ乗算器３０８、３０９、３１０、３
１１、３１２、３１３、３１４に入力され、タップ係数
Ａ-3、Ａ-2、Ａ0 、Ａ1 、Ａ2 、Ａ3 で乗算された後、
出力される。各乗算器３０８、３０９、３１０、３１
１、３１２、３１３、３１４の出力はすべて加算器３１
５に入力され、ここで入力されたすべての乗算結果の和
が求められる。そして加算器３１５の出力は出力端子３
１６に与えられ、フィルタの出力となる。
【０００４】いま、図４（ａ）に示すような信号がフィ
ルタに入力されたとする。同図において、Ｌ1 からＬ5
が無画像部の信号、Ｌ6 からＬ14が画像部に当たる映像
信号である。ここで、図４（ｂ）に示すように、センタ
タップ（真中に位置する乗算器３１１に入力されている
信号）がＬ10のとき、フィルタ出力は、Ａ-3Ｌ7 ＋Ａ-2
Ｌ8 ＋Ａ-1Ｌ9 ＋Ａ0 Ｌ10＋Ａ1 Ｌ11＋Ａ2 Ｌ12＋Ａ3
Ｌ13となる。このように、タップ係数が掛けられる信号
のすべてが映像信号てあるならば、正しいフィルタ処理
が行われる。
ルタに入力されたとする。同図において、Ｌ1 からＬ5
が無画像部の信号、Ｌ6 からＬ14が画像部に当たる映像
信号である。ここで、図４（ｂ）に示すように、センタ
タップ（真中に位置する乗算器３１１に入力されている
信号）がＬ10のとき、フィルタ出力は、Ａ-3Ｌ7 ＋Ａ-2
Ｌ8 ＋Ａ-1Ｌ9 ＋Ａ0 Ｌ10＋Ａ1 Ｌ11＋Ａ2 Ｌ12＋Ａ3
Ｌ13となる。このように、タップ係数が掛けられる信号
のすべてが映像信号てあるならば、正しいフィルタ処理
が行われる。
【０００５】これに対し、図４（ｃ）に示すように、セ
ンタタップがＬ6 のとき、フィルタ出力は、 Ａ-3Ｌ3 ＋Ａ-2Ｌ4 ＋Ａ-1Ｌ5 ＋Ａ0 Ｌ6 ＋Ａ1 Ｌ7 ＋
Ａ2 Ｌ8 ＋Ａ3 Ｌ9 となる。ところが、ここでＬ3 、Ｌ4 、Ｌ5 は無画像部
であるので、例えばその値を０とするとフィルタ出力
は、 Ａ0 Ｌ6 ＋Ａ1 Ｌ7 ＋Ａ2 Ｌ8 ＋Ａ3 Ｌ9 となり、正しいフィルタ出力が得られない。またＬ7 、
Ｌ8 のフィルタ出力についても同様である。
ンタタップがＬ6 のとき、フィルタ出力は、 Ａ-3Ｌ3 ＋Ａ-2Ｌ4 ＋Ａ-1Ｌ5 ＋Ａ0 Ｌ6 ＋Ａ1 Ｌ7 ＋
Ａ2 Ｌ8 ＋Ａ3 Ｌ9 となる。ところが、ここでＬ3 、Ｌ4 、Ｌ5 は無画像部
であるので、例えばその値を０とするとフィルタ出力
は、 Ａ0 Ｌ6 ＋Ａ1 Ｌ7 ＋Ａ2 Ｌ8 ＋Ａ3 Ｌ9 となり、正しいフィルタ出力が得られない。またＬ7 、
Ｌ8 のフィルタ出力についても同様である。
【０００６】実際の信号波形について言えば、フィルタ
を仮にローパスフィルタとすると、無画像部から画像部
への変化点つまり信号Ｌ5 と信号Ｌ6 との間で急峻な立
ち上がりが発生する可能性がある。この急峻な立ち上が
りが発生すると、フィルタ出力に不要なリンキングが発
生してしまう。
を仮にローパスフィルタとすると、無画像部から画像部
への変化点つまり信号Ｌ5 と信号Ｌ6 との間で急峻な立
ち上がりが発生する可能性がある。この急峻な立ち上が
りが発生すると、フィルタ出力に不要なリンキングが発
生してしまう。
【０００７】このように、画像の端部では、タップ係数
が掛けられる信号に映像信号以外のものが含まれてしま
うために、適当なフィルタ出力が得られなくなる。
が掛けられる信号に映像信号以外のものが含まれてしま
うために、適当なフィルタ出力が得られなくなる。
【０００８】そこで、画像最端部の映像信号を数ライン
引き延ばすことにより、フィルタ出力を適正化する方法
が一般に用いられている。
引き延ばすことにより、フィルタ出力を適正化する方法
が一般に用いられている。
【０００９】図５はこの引き延ばし処理部の構成を示す
ブロック図である。この引き延ばし処理部は、デジタル
フィルタが７タップのフィルタ処理を行うものであるな
ら、３ライン分の信号の引き延ばし処理を行う。
ブロック図である。この引き延ばし処理部は、デジタル
フィルタが７タップのフィルタ処理を行うものであるな
ら、３ライン分の信号の引き延ばし処理を行う。
【００１０】同図に示すように、この引き延ばし処理部
は、入力端子５０１、セレクタ５０２、１ラインメモリ
５０３、３ライン遅延器５０４および出力端子５０５か
ら構成されている。この引き延ばし処理部において、入
力端子５０１に入力された信号は、セレクタ５０２、１
ラインメモリ５０３および３ライン遅延器５０４に同時
に入力される。１ラインメモリ５０３および３ライン遅
延器５０４の出力はセレクタ５０２に入力される。そし
てセレクタ５０２の出力は出力端子５０５を通じてフィ
ルタに出力される。
は、入力端子５０１、セレクタ５０２、１ラインメモリ
５０３、３ライン遅延器５０４および出力端子５０５か
ら構成されている。この引き延ばし処理部において、入
力端子５０１に入力された信号は、セレクタ５０２、１
ラインメモリ５０３および３ライン遅延器５０４に同時
に入力される。１ラインメモリ５０３および３ライン遅
延器５０４の出力はセレクタ５０２に入力される。そし
てセレクタ５０２の出力は出力端子５０５を通じてフィ
ルタに出力される。
【００１１】次に図６を用いてこの引き延ばし処理の動
作を説明する。
作を説明する。
【００１２】画像部の先頭ラインの信号Ｌ6 が入力端子
５０１に入力されたとき、セレクタ５０２は、入力端子
５０１への入力信号を選択してこれを出力端子５０５に
出力する。同時に入力信号は１ラインメモリ５０３にデ
ータとして書き込まれると共に３ライン遅延器５０４に
入力される。
５０１に入力されたとき、セレクタ５０２は、入力端子
５０１への入力信号を選択してこれを出力端子５０５に
出力する。同時に入力信号は１ラインメモリ５０３にデ
ータとして書き込まれると共に３ライン遅延器５０４に
入力される。
【００１３】セレクタ５０２は、最初のラインの信号Ｌ
6 を出力した後、１ラインメモリ５０３に書き込まれた
データを２ライン続けて選択し出力する。これによりＬ
6 の信号が３ライン連続して出力される。その後、セレ
クタ５０２は３ライン遅延器５０４の出力を選択し、Ｌ
6 以下の信号を順次３ラインずつ遅延しながら出力して
行く。
6 を出力した後、１ラインメモリ５０３に書き込まれた
データを２ライン続けて選択し出力する。これによりＬ
6 の信号が３ライン連続して出力される。その後、セレ
クタ５０２は３ライン遅延器５０４の出力を選択し、Ｌ
6 以下の信号を順次３ラインずつ遅延しながら出力して
行く。
【００１４】そして画像部最後のラインの信号Ｌ15を１
ラインメモリ５０３にデータとして書き込み、この最後
のラインの信号Ｌ15が３ライン遅延器５０４を通じて出
力された後、セレクタ５０２は１ラインメモリ５０３に
書き込まれたデータを３ライン続けて選択し出力する。
こうして画像部の下端でも、３ライン分の信号の引き延
ばしが行われる。
ラインメモリ５０３にデータとして書き込み、この最後
のラインの信号Ｌ15が３ライン遅延器５０４を通じて出
力された後、セレクタ５０２は１ラインメモリ５０３に
書き込まれたデータを３ライン続けて選択し出力する。
こうして画像部の下端でも、３ライン分の信号の引き延
ばしが行われる。
【００１５】しかして、このような引き延ばし処理を行
うことにより、映像信号のフィルタ処理において無画像
部分の信号入力がなくなり、画像の各端部で適当なフィ
ルタ出力が得られるようになる。
うことにより、映像信号のフィルタ処理において無画像
部分の信号入力がなくなり、画像の各端部で適当なフィ
ルタ出力が得られるようになる。
【００１６】しかしながら、この引き延ばし処理を実現
するためには、１ラインメモリ５０３と３ライン遅延器
５０４の合計４ライン分のメモリ容量が必要となり、ハ
ードウェア規模の拡大をもたらすことになる。しかも、
前記の例では７タップのフィルタとして説明している
が、十分な特性のフィルタを得るためには、さらに大き
なタップ数のフィルタが必要となり、より多くの引き延
ばしライン数およびメモリ容量が要求される。
するためには、１ラインメモリ５０３と３ライン遅延器
５０４の合計４ライン分のメモリ容量が必要となり、ハ
ードウェア規模の拡大をもたらすことになる。しかも、
前記の例では７タップのフィルタとして説明している
が、十分な特性のフィルタを得るためには、さらに大き
なタップ数のフィルタが必要となり、より多くの引き延
ばしライン数およびメモリ容量が要求される。
【００１７】
【発明が解決しようとする課題】このように従来のデジ
タルフィルタにあっては、フィルタ処理の前に信号の引
き延ばし処理を行うことによって画像端部でも適当なフ
ィルタ出力を得ることができるようになるものの、引き
延ばし処理部を設けることによってハードウェアの規模
が拡大してしまうという問題があった。
タルフィルタにあっては、フィルタ処理の前に信号の引
き延ばし処理を行うことによって画像端部でも適当なフ
ィルタ出力を得ることができるようになるものの、引き
延ばし処理部を設けることによってハードウェアの規模
が拡大してしまうという問題があった。
【００１８】本発明はこのような事情に対処すべくなさ
れたものであり、その目的とするところは、ハードウェ
アの規模拡大をほとんど招くことなく、画像端部の適当
なフィルタ出力を得ることのできるデジタルフィルタを
提供することにある。
れたものであり、その目的とするところは、ハードウェ
アの規模拡大をほとんど招くことなく、画像端部の適当
なフィルタ出力を得ることのできるデジタルフィルタを
提供することにある。
【００１９】
【課題を解決するための手段】本発明のデジタルフィル
タは上記した目的を達成するために、それぞれ直列に接
続され、入力信号をそれぞれ均等な時間で遅延して出力
する複数の遅延回路と、前記各遅延回路への複数の入力
信号および／または前記各遅延回路からの複数の出力信
号にそれぞれ所定のタップ係数を乗じて出力する複数の
乗算回路と、前記各乗算回路の乗算結果の和を求める加
算回路と、映像信号についてフィルタ処理を行う場合に
おいて、前記各乗算回路の少なくともひとつに映像信号
以外の信号が入力されるとき、該信号が入力される乗算
回路のタップ係数を０に変更すると共に、その他の乗算
回路の少なくともひとつのタップ係数を変更する手段と
を具備している。
タは上記した目的を達成するために、それぞれ直列に接
続され、入力信号をそれぞれ均等な時間で遅延して出力
する複数の遅延回路と、前記各遅延回路への複数の入力
信号および／または前記各遅延回路からの複数の出力信
号にそれぞれ所定のタップ係数を乗じて出力する複数の
乗算回路と、前記各乗算回路の乗算結果の和を求める加
算回路と、映像信号についてフィルタ処理を行う場合に
おいて、前記各乗算回路の少なくともひとつに映像信号
以外の信号が入力されるとき、該信号が入力される乗算
回路のタップ係数を０に変更すると共に、その他の乗算
回路の少なくともひとつのタップ係数を変更する手段と
を具備している。
【００２０】
【作用】本発明のデジタルフィルタでは、映像信号のフ
ィルタ処理を行う場合に、各乗算回路の少なくともひと
つに映像信号以外の信号、例えば無画像部分の信号など
が入力されるとき、フィルタ出力を適正化するよう、該
信号が入力される乗算回路のタップ係数を０に変更する
と共に、他の乗算回路の少なくともひとつのタップ係数
を変更する。これにより、簡単な構成で、既知の信号引
き延ばし処理を行った場合と同等の効果、即ち画像端部
の映像信号についての適当なフィルタ出力を得ることが
可能になる。
ィルタ処理を行う場合に、各乗算回路の少なくともひと
つに映像信号以外の信号、例えば無画像部分の信号など
が入力されるとき、フィルタ出力を適正化するよう、該
信号が入力される乗算回路のタップ係数を０に変更する
と共に、他の乗算回路の少なくともひとつのタップ係数
を変更する。これにより、簡単な構成で、既知の信号引
き延ばし処理を行った場合と同等の効果、即ち画像端部
の映像信号についての適当なフィルタ出力を得ることが
可能になる。
【００２１】
【実施例】以下、本発明の実施例を図面に基いて説明す
る。
る。
【００２２】図１は本発明に係る一実施例のデジタルフ
ィルタの構成を示すブロック図である。
ィルタの構成を示すブロック図である。
【００２３】同図に示すデジタルフィルタは、入力端子
１０１より入力される信号を１Ｈずつ遅延する複数の１
Ｈ遅延器１０２、１０５、１０８、１１１、１１４、１
１７と、入力端子１０１からの入力信号および個々の１
Ｈ遅延器１０２、１０５、１０８、１１１、１１４、１
１７の出力信号にタップ係数を乗算する複数の乗算器１
０３、１０６、１０９、１１２、１１５、１１８、１２
０と、各乗算器１０３、１０６、１０９、１１２、１１
５、１１８、１２０のタップ係数を選択する複数のセレ
クタ１０４、１０７、１１０、１１３、１１６、１１
９、１２１と、各乗算器１０３、１０６、１０９、１１
２、１１５、１１８、１２０の乗算結果を加算する加算
器１２２と、フィルタ処理の結果を出力する出力端子１
２３とを有し構成されている。
１０１より入力される信号を１Ｈずつ遅延する複数の１
Ｈ遅延器１０２、１０５、１０８、１１１、１１４、１
１７と、入力端子１０１からの入力信号および個々の１
Ｈ遅延器１０２、１０５、１０８、１１１、１１４、１
１７の出力信号にタップ係数を乗算する複数の乗算器１
０３、１０６、１０９、１１２、１１５、１１８、１２
０と、各乗算器１０３、１０６、１０９、１１２、１１
５、１１８、１２０のタップ係数を選択する複数のセレ
クタ１０４、１０７、１１０、１１３、１１６、１１
９、１２１と、各乗算器１０３、１０６、１０９、１１
２、１１５、１１８、１２０の乗算結果を加算する加算
器１２２と、フィルタ処理の結果を出力する出力端子１
２３とを有し構成されている。
【００２４】このような構成からなるデジタルフィルタ
において、入力端子１０１より入力された信号は、まず
第１の１Ｈ遅延器１０２および第１の乗算器１０３に入
力される。第１の乗算器１０３は、入力した信号と第１
のセレクタ１０４で選択されたタップ係数との乗算を行
い、その結果を加算器１２２に出力する。このとき第１
のセレクタ１０４は、タップ係数としてＡ3 または０の
いずれかを選択して出力する。一方、第１の１Ｈ遅延器
１０２は入力信号を１Ｈ遅延して出力する。
において、入力端子１０１より入力された信号は、まず
第１の１Ｈ遅延器１０２および第１の乗算器１０３に入
力される。第１の乗算器１０３は、入力した信号と第１
のセレクタ１０４で選択されたタップ係数との乗算を行
い、その結果を加算器１２２に出力する。このとき第１
のセレクタ１０４は、タップ係数としてＡ3 または０の
いずれかを選択して出力する。一方、第１の１Ｈ遅延器
１０２は入力信号を１Ｈ遅延して出力する。
【００２５】第１の１Ｈ遅延器１０２の出力は、第２の
１Ｈ遅延器１０５および第２の乗算器１０６に入力され
る。第２の乗算器１０６は、入力した信号と第２のセレ
クタ１０７から出力されるタップ係数との乗算を行い、
その結果を加算器１２２に出力する。このとき第２のセ
レクタ１０７は、Ａ2 、Ａ2 ＋Ａ3 、０の３種類のタッ
プ係数のなかからひとつを選択して出力する。一方、第
２の１Ｈ遅延器１０５は入力信号を１Ｈ遅延して出力す
る。
１Ｈ遅延器１０５および第２の乗算器１０６に入力され
る。第２の乗算器１０６は、入力した信号と第２のセレ
クタ１０７から出力されるタップ係数との乗算を行い、
その結果を加算器１２２に出力する。このとき第２のセ
レクタ１０７は、Ａ2 、Ａ2 ＋Ａ3 、０の３種類のタッ
プ係数のなかからひとつを選択して出力する。一方、第
２の１Ｈ遅延器１０５は入力信号を１Ｈ遅延して出力す
る。
【００２６】第２の１Ｈ遅延器１０５の出力は、第３の
１Ｈ遅延器１０８および第３の乗算器１０９に入力さ
れ、同様に、タップ係数との乗算および１Ｈの遅延がそ
れぞれにおいて行われる。このとき第３のセレクタ１１
０は、Ａ1 、Ａ1 ＋Ａ2 ＋Ａ3、０の３種類のタップ係
数のなかからひとつを選択して出力する。
１Ｈ遅延器１０８および第３の乗算器１０９に入力さ
れ、同様に、タップ係数との乗算および１Ｈの遅延がそ
れぞれにおいて行われる。このとき第３のセレクタ１１
０は、Ａ1 、Ａ1 ＋Ａ2 ＋Ａ3、０の３種類のタップ係
数のなかからひとつを選択して出力する。
【００２７】第３の１Ｈ遅延器１０８の出力は、第４の
１Ｈ遅延器１１１および第４の乗算器１１２に入力さ
れ、同様に、タップ係数との乗算および１Ｈの遅延がそ
れぞれにおいて行われる。このとき第４のセレクタ１１
３は、Ａ0 、Ａ0 ＋Ａ1 ＋Ａ2＋Ａ3 、Ａ-3＋Ａ-2＋Ａ
-1＋Ａ0 の３種類のタップ係数のなかからひとつを選択
して出力する。
１Ｈ遅延器１１１および第４の乗算器１１２に入力さ
れ、同様に、タップ係数との乗算および１Ｈの遅延がそ
れぞれにおいて行われる。このとき第４のセレクタ１１
３は、Ａ0 、Ａ0 ＋Ａ1 ＋Ａ2＋Ａ3 、Ａ-3＋Ａ-2＋Ａ
-1＋Ａ0 の３種類のタップ係数のなかからひとつを選択
して出力する。
【００２８】第４の１Ｈ遅延器１１１の出力は、第５の
１Ｈ遅延器１１４および第５の乗算器１１５に入力さ
れ、同様に、タップ係数との乗算および１Ｈの遅延がそ
れぞれにおいて行われる。このとき第５のセレクタ１１
６は、Ａ-1、Ａ-3＋Ａ-2＋Ａ-1、０の３種類のタップ係
数のなかからひとつを選択して出力する。
１Ｈ遅延器１１４および第５の乗算器１１５に入力さ
れ、同様に、タップ係数との乗算および１Ｈの遅延がそ
れぞれにおいて行われる。このとき第５のセレクタ１１
６は、Ａ-1、Ａ-3＋Ａ-2＋Ａ-1、０の３種類のタップ係
数のなかからひとつを選択して出力する。
【００２９】第５の１Ｈ遅延器１１４の出力は、第６の
１Ｈ遅延器１１７および第６の乗算器１１８に入力さ
れ、同様に、タップ係数との乗算および１Ｈの遅延がそ
れぞれにおいて行われる。このとき第６のセレクタ１１
９は、Ａ-2、Ａ-3＋Ａ-2、０のなかからタップ係数を選
択して出力する。
１Ｈ遅延器１１７および第６の乗算器１１８に入力さ
れ、同様に、タップ係数との乗算および１Ｈの遅延がそ
れぞれにおいて行われる。このとき第６のセレクタ１１
９は、Ａ-2、Ａ-3＋Ａ-2、０のなかからタップ係数を選
択して出力する。
【００３０】第６の１Ｈ遅延器１１７の出力は第７の乗
算器１２０に入力され、ここでタップ係数との乗算が行
われる。このとき第７のセレクタ１２１は、タップ係数
としてＡ-3または０のいずれかを選択して出力する。
算器１２０に入力され、ここでタップ係数との乗算が行
われる。このとき第７のセレクタ１２１は、タップ係数
としてＡ-3または０のいずれかを選択して出力する。
【００３１】そして各乗算器１０３、１０６、１０９、
１１２、１１５、１１８、１２０のすべての乗算結果は
加算器１２２に入力され、この加算器１２２ですべての
乗算結果の和が求められる。加算器１２２の加算結果は
フィルタ処理の結果として出力端子１２３より出力され
る。
１１２、１１５、１１８、１２０のすべての乗算結果は
加算器１２２に入力され、この加算器１２２ですべての
乗算結果の和が求められる。加算器１２２の加算結果は
フィルタ処理の結果として出力端子１２３より出力され
る。
【００３２】次に、図２を参照し、このデジタルフィル
タにて映像信号についてのフィルタ処理を行う場合の動
作をセレクタ１０４、１０７、１１０、１１３、１１
６、１１９、１２１の動作を中心に説明する。なお、こ
の動作において、中間に位置する乗算器つまり第４の乗
算器１１２に入力されている信号をセンタタップと呼
ぶ。 簡単のため、ここでは２０ラインの信号を考え
る。ここでＬ6 からＬ15までを画像部にあたる映像信
号、Ｌ1 からＬ5 、Ｌ16からＬ20までを無画像部の信号
とする。なお、映像信号についてのフィルタ処理の開始
点は、センタタップが画像部の先端にきたとき、即ちセ
ンタタップがＬ6 になったときとする。
タにて映像信号についてのフィルタ処理を行う場合の動
作をセレクタ１０４、１０７、１１０、１１３、１１
６、１１９、１２１の動作を中心に説明する。なお、こ
の動作において、中間に位置する乗算器つまり第４の乗
算器１１２に入力されている信号をセンタタップと呼
ぶ。 簡単のため、ここでは２０ラインの信号を考え
る。ここでＬ6 からＬ15までを画像部にあたる映像信
号、Ｌ1 からＬ5 、Ｌ16からＬ20までを無画像部の信号
とする。なお、映像信号についてのフィルタ処理の開始
点は、センタタップが画像部の先端にきたとき、即ちセ
ンタタップがＬ6 になったときとする。
【００３３】この場合、即ちセンタタップがＬ6 の場
合、第１から第３のセレクタ１０４、１０７、１１０は
それぞれＡ3 、Ａ2 、Ａ1 のタップ係数を選択し、かつ
第４のセレクタ１１３はＡ-3＋Ａ-2＋Ａ-1＋Ａ0 を、第
５から第７のセレクタ１１６、１１９、１２１はすべて
０のタップ係数を選択する。したがって、この場合のフ
ィルタ出力は、 Ａ-3Ｌ6 ＋Ａ-2Ｌ6 ＋Ａ-1Ｌ6 ＋Ａ0 Ｌ6 ＋Ａ1 Ｌ7 ＋
Ａ2 Ｌ8 ＋Ａ3 Ｌ9 ＝（Ａ-3＋Ａ-2＋Ａ-1＋Ａ0 ）Ｌ6 ＋Ａ1 Ｌ7 ＋Ａ2 Ｌ
8 ＋Ａ3 Ｌ9 となる。このフィルタ出力は、Ｌ6 の信号を引き延ばし
処理によって３ライン分引き延ばした場合と同じであ
る。
合、第１から第３のセレクタ１０４、１０７、１１０は
それぞれＡ3 、Ａ2 、Ａ1 のタップ係数を選択し、かつ
第４のセレクタ１１３はＡ-3＋Ａ-2＋Ａ-1＋Ａ0 を、第
５から第７のセレクタ１１６、１１９、１２１はすべて
０のタップ係数を選択する。したがって、この場合のフ
ィルタ出力は、 Ａ-3Ｌ6 ＋Ａ-2Ｌ6 ＋Ａ-1Ｌ6 ＋Ａ0 Ｌ6 ＋Ａ1 Ｌ7 ＋
Ａ2 Ｌ8 ＋Ａ3 Ｌ9 ＝（Ａ-3＋Ａ-2＋Ａ-1＋Ａ0 ）Ｌ6 ＋Ａ1 Ｌ7 ＋Ａ2 Ｌ
8 ＋Ａ3 Ｌ9 となる。このフィルタ出力は、Ｌ6 の信号を引き延ばし
処理によって３ライン分引き延ばした場合と同じであ
る。
【００３４】またＬ7 がセンタタップの場合、第１から
第４のセレクタ１０４、１０７、１１０、１１３はそれ
ぞれＡ3 、Ａ2 、Ａ1 、Ａ0 を選択し、かつ第５のセレ
クタ１１６はＡ-3＋Ａ-2＋Ａ-1を、第６および第７のセ
レクタ１１９、１２１はそれそれ０のタップ係数を選択
する。したがって、この場合、フィルタ出力は （Ａ-3＋Ａ-2＋Ａ-1）Ｌ6 ＋Ａ0 Ｌ7 ＋Ａ1 Ｌ8 ＋Ａ2
Ｌ9 ＋Ａ3 Ｌ10 となる。
第４のセレクタ１０４、１０７、１１０、１１３はそれ
ぞれＡ3 、Ａ2 、Ａ1 、Ａ0 を選択し、かつ第５のセレ
クタ１１６はＡ-3＋Ａ-2＋Ａ-1を、第６および第７のセ
レクタ１１９、１２１はそれそれ０のタップ係数を選択
する。したがって、この場合、フィルタ出力は （Ａ-3＋Ａ-2＋Ａ-1）Ｌ6 ＋Ａ0 Ｌ7 ＋Ａ1 Ｌ8 ＋Ａ2
Ｌ9 ＋Ａ3 Ｌ10 となる。
【００３５】さらにＬ8 がセンタタップの場合、第１か
ら第５のセレクタ１０４、１０７、１１０、１１３、１
１６はそれぞれＡ3 、Ａ2 、Ａ1 、Ａ0 、Ａ-1を選択
し、第６のセレクタ１１９はＡ-3＋Ａ-2を、第７のセレ
クタ１２１は０を選択する。この結果、フィルタ出力
は、 （Ａ-3＋Ａ-2）Ｌ6 ＋Ａ-1Ｌ7 ＋Ａ0 Ｌ8 ＋Ａ1 Ｌ9 ＋
Ａ2 Ｌ10＋Ａ3 Ｌ11 となる。
ら第５のセレクタ１０４、１０７、１１０、１１３、１
１６はそれぞれＡ3 、Ａ2 、Ａ1 、Ａ0 、Ａ-1を選択
し、第６のセレクタ１１９はＡ-3＋Ａ-2を、第７のセレ
クタ１２１は０を選択する。この結果、フィルタ出力
は、 （Ａ-3＋Ａ-2）Ｌ6 ＋Ａ-1Ｌ7 ＋Ａ0 Ｌ8 ＋Ａ1 Ｌ9 ＋
Ａ2 Ｌ10＋Ａ3 Ｌ11 となる。
【００３６】センタタップがＬ9 の場合、即ちタップ係
数が掛けられる信号がすべて画像部にあたる映像信号の
場合、各セレクタ１０４、１０７、１１０、１１３、１
１６、１１９、１２１はタップ係数としてそれぞれ
Ａ3 、Ａ2 、Ａ1 、Ａ0 、Ａ-1、Ａ-2、Ａ-3を選択す
る。したがって、フィルタ出力は、 Ａ-3Ｌ6 ＋Ａ-2Ｌ7 ＋Ａ-1Ｌ8 ＋Ａ0 Ｌ9 ＋Ａ1 Ｌ10＋
Ａ2 Ｌ11＋Ａ3 Ｌ12 となる。
数が掛けられる信号がすべて画像部にあたる映像信号の
場合、各セレクタ１０４、１０７、１１０、１１３、１
１６、１１９、１２１はタップ係数としてそれぞれ
Ａ3 、Ａ2 、Ａ1 、Ａ0 、Ａ-1、Ａ-2、Ａ-3を選択す
る。したがって、フィルタ出力は、 Ａ-3Ｌ6 ＋Ａ-2Ｌ7 ＋Ａ-1Ｌ8 ＋Ａ0 Ｌ9 ＋Ａ1 Ｌ10＋
Ａ2 Ｌ11＋Ａ3 Ｌ12 となる。
【００３７】またＬ10からＬ12までがセンタタップの場
合も同様に、各セレクタ１０４、１０７、１１０、１１
３、１１６、１１９、１２１は、タップ係数としてそれ
ぞれＡ3 、Ａ2 、Ａ1 、Ａ0 、Ａ-1、Ａ-2、Ａ-3を選択
する。
合も同様に、各セレクタ１０４、１０７、１１０、１１
３、１１６、１１９、１２１は、タップ係数としてそれ
ぞれＡ3 、Ａ2 、Ａ1 、Ａ0 、Ａ-1、Ａ-2、Ａ-3を選択
する。
【００３８】Ｌ13がセンタタップの場合、第１のセレク
タ１０４は０を選択し、第２のセレクタ１０７はＡ2 ＋
Ａ3 を選択する。さらに第３から第７のセレクタ１１
０、１１３、１１６、１１９、１２１はそれぞれＡ1 、
Ａ0 、Ａ-1、Ａ-2、Ａ-3を選択する。この結果、フィル
タの出力は、 Ａ-3Ｌ10＋Ａ-2Ｌ11＋Ａ-1Ｌ12＋Ａ0 Ｌ13＋Ａ1 Ｌ14＋
（Ａ2 ＋Ａ3 ）Ｌ15 となる。
タ１０４は０を選択し、第２のセレクタ１０７はＡ2 ＋
Ａ3 を選択する。さらに第３から第７のセレクタ１１
０、１１３、１１６、１１９、１２１はそれぞれＡ1 、
Ａ0 、Ａ-1、Ａ-2、Ａ-3を選択する。この結果、フィル
タの出力は、 Ａ-3Ｌ10＋Ａ-2Ｌ11＋Ａ-1Ｌ12＋Ａ0 Ｌ13＋Ａ1 Ｌ14＋
（Ａ2 ＋Ａ3 ）Ｌ15 となる。
【００３９】Ｌ14がセンタタップの場合、第１および第
２のセレクタ１０４、１０７は共に０を選択し、第３の
セレクタ１１０はＡ1 ＋Ａ2 ＋Ａ3 を、第４から第７の
セレクタ１１３、１１６、１１９、１２１はそれぞれＡ
0 、Ａ-1、Ａ-2、Ａ-3を選択する。したがって、フィル
タの出力は、 Ａ-3Ｌ11＋Ａ-2Ｌ12＋Ａ-1Ｌ13＋Ａ0 Ｌ14＋（Ａ1 ＋Ａ
2 ＋Ａ3 ）Ｌ15 となる。
２のセレクタ１０４、１０７は共に０を選択し、第３の
セレクタ１１０はＡ1 ＋Ａ2 ＋Ａ3 を、第４から第７の
セレクタ１１３、１１６、１１９、１２１はそれぞれＡ
0 、Ａ-1、Ａ-2、Ａ-3を選択する。したがって、フィル
タの出力は、 Ａ-3Ｌ11＋Ａ-2Ｌ12＋Ａ-1Ｌ13＋Ａ0 Ｌ14＋（Ａ1 ＋Ａ
2 ＋Ａ3 ）Ｌ15 となる。
【００４０】そして、Ｌ15がセンタタップの場合は、第
１から第３のセレクタ１０４、１０７、１１０はすべて
０を選択し、第４のセレクタ１１３はＡ0 ＋Ａ1 ＋Ａ2
＋Ａ3 を、第５から第７のセレクタ１１６、１１９、１
２１はそれぞれＡ-1、Ａ-2、Ａ-3を選択する。この結
果、フィルタ出力は、 Ａ-3Ｌ11＋Ａ-2Ｌ12＋Ａ-1Ｌ13＋（Ａ0 ＋Ａ1 ＋Ａ2 ＋
Ａ3 ）Ｌ15 となる。即ち、このフィルタ出力は、Ｌ15の信号を引き
延ばし処理によって３ライン分引き延ばしたときと等し
い値となる。
１から第３のセレクタ１０４、１０７、１１０はすべて
０を選択し、第４のセレクタ１１３はＡ0 ＋Ａ1 ＋Ａ2
＋Ａ3 を、第５から第７のセレクタ１１６、１１９、１
２１はそれぞれＡ-1、Ａ-2、Ａ-3を選択する。この結
果、フィルタ出力は、 Ａ-3Ｌ11＋Ａ-2Ｌ12＋Ａ-1Ｌ13＋（Ａ0 ＋Ａ1 ＋Ａ2 ＋
Ａ3 ）Ｌ15 となる。即ち、このフィルタ出力は、Ｌ15の信号を引き
延ばし処理によって３ライン分引き延ばしたときと等し
い値となる。
【００４１】かくしてこの実施例のデジタルフィルタに
よれば、映像信号についてフィルタ処理を行う場合、各
乗算回路１０３、１０６、１０９、１１２、１１５、１
１８、１２０のいずれかに無画像部分の信号が入力され
るとき、この無画像部分の信号が入力される乗算回路の
タップ係数をすべて０に変更すると共に、他の乗算回路
のタップ係数のひとつを変更することによって、フィル
タ出力の適正化を図ることができる。したがって、引き
延ばし処理部を設けなくとも、引き延ばし処理を行った
場合と同様なフィルタ処理を行うことができ、画像端部
の映像信号についても適当なフィルタ処理を行うことが
できる。なお、ここで言うタップ係数の変更とは、各乗
算回路１０３、１０６、１０９、１１２、１１５、１１
８、１２０に入力される信号がすべて画像部にあたる映
像信号の場合のタップ係数からの変更を指す。さらに本
実施例によれば、引き延ばし処理部を設けた場合に比べ
て、ハードウェア規模を非常に小さく押えることができ
る。
よれば、映像信号についてフィルタ処理を行う場合、各
乗算回路１０３、１０６、１０９、１１２、１１５、１
１８、１２０のいずれかに無画像部分の信号が入力され
るとき、この無画像部分の信号が入力される乗算回路の
タップ係数をすべて０に変更すると共に、他の乗算回路
のタップ係数のひとつを変更することによって、フィル
タ出力の適正化を図ることができる。したがって、引き
延ばし処理部を設けなくとも、引き延ばし処理を行った
場合と同様なフィルタ処理を行うことができ、画像端部
の映像信号についても適当なフィルタ処理を行うことが
できる。なお、ここで言うタップ係数の変更とは、各乗
算回路１０３、１０６、１０９、１１２、１１５、１１
８、１２０に入力される信号がすべて画像部にあたる映
像信号の場合のタップ係数からの変更を指す。さらに本
実施例によれば、引き延ばし処理部を設けた場合に比べ
て、ハードウェア規模を非常に小さく押えることができ
る。
【００４２】なお、本実施例は、映像信号の端部の信号
を単純に引き延ばした後にフィルタ処理を行うものと等
価な構成としたが、セレクタにおけるタップ係数の選択
の仕方により、無画像部への映像信号の引き延ばしを適
当な関数で行うことも可能である。
を単純に引き延ばした後にフィルタ処理を行うものと等
価な構成としたが、セレクタにおけるタップ係数の選択
の仕方により、無画像部への映像信号の引き延ばしを適
当な関数で行うことも可能である。
【００４３】また、ここでは垂直フィルタの場合につい
て説明したが、水平フィルタや２次元フィルタなどにも
適用可能なことは言うまでもない。
て説明したが、水平フィルタや２次元フィルタなどにも
適用可能なことは言うまでもない。
【００４４】
【発明の効果】以上説明したように本発明のデジタルフ
ィルタによれば、ハードウェア規模をほとんど増加させ
ることなく、映像信号の端部においても適正なフィルタ
処理を行うことができ、不要なリンギングなどの発生を
防ぐことができる。
ィルタによれば、ハードウェア規模をほとんど増加させ
ることなく、映像信号の端部においても適正なフィルタ
処理を行うことができ、不要なリンギングなどの発生を
防ぐことができる。
【図１】本発明に係る一実施例のデジタルフィルタの構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１のデジタルフィルタにおいて各乗算器のタ
ップ係数の変更を示す図である。
ップ係数の変更を示す図である。
【図３】従来のデジタルフィルタの構成を示すブロック
図である。
図である。
【図４】従来のデジタルフィルタにおける画像端部の信
号処理を説明するための図である。
号処理を説明するための図である。
【図５】従来のデジタルフィルタにおける引き延ばし処
理部の構成を示すブロック図である。
理部の構成を示すブロック図である。
【図６】図５の引き延ばし処理部による信号の引き延ば
し処理を説明するための図である。
し処理を説明するための図である。
１０１…入力端子 １０２、１０５、１０８、１１１、１１４、１１７…１
Ｈ遅延器 １０３、１０６、１０９、１１２、１１５、１１８、１
２０…乗算器 １０４、１０７、１１０、１１３、１１６、１１９、１
２１…セレクタ １２２…加算器 １２３…出力端子
Ｈ遅延器 １０３、１０６、１０９、１１２、１１５、１１８、１
２０…乗算器 １０４、１０７、１１０、１１３、１１６、１１９、１
２１…セレクタ １２２…加算器 １２３…出力端子
Claims (1)
- 【請求項１】 それぞれ直列に接続され、入力信号をそ
れぞれ均等な時間で遅延して出力する複数の遅延回路
と、 前記各遅延回路への複数の入力信号および／または前記
各遅延回路からの複数の出力信号にそれぞれ所定のタッ
プ係数を乗じて出力する複数の乗算回路と、 前記各乗算回路の乗算結果の和を求める加算回路と、 映像信号のフィルタ処理を行う場合において、前記各乗
算回路の少なくともひとつに映像信号以外の信号が入力
されるとき、該信号が入力される乗算回路のタップ係数
を０に変更すると共に、他の乗算回路の少なくともひと
つのタップ係数を変更する手段とを具備することを特徴
とするデジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1691592A JPH05219413A (ja) | 1992-01-31 | 1992-01-31 | デジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1691592A JPH05219413A (ja) | 1992-01-31 | 1992-01-31 | デジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05219413A true JPH05219413A (ja) | 1993-08-27 |
Family
ID=11929431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1691592A Withdrawn JPH05219413A (ja) | 1992-01-31 | 1992-01-31 | デジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05219413A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009037817A1 (ja) * | 2007-09-19 | 2009-03-26 | Panasonic Corporation | 輪郭補正装置、輪郭補正方法、映像表示装置 |
-
1992
- 1992-01-31 JP JP1691592A patent/JPH05219413A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009037817A1 (ja) * | 2007-09-19 | 2009-03-26 | Panasonic Corporation | 輪郭補正装置、輪郭補正方法、映像表示装置 |
| JPWO2009037817A1 (ja) * | 2007-09-19 | 2011-01-06 | パナソニック株式会社 | 輪郭補正装置、輪郭補正方法、映像表示装置 |
| US8774547B2 (en) | 2007-09-19 | 2014-07-08 | Panasonic Corporation | Contour correcting device, contour correcting method and video display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274282B1 (ko) | 에코 제거 시스템 | |
| JP3689423B2 (ja) | 連続ズームが施される連続画像のための鮮鋭度向上方法およびその装置 | |
| JPH01136474A (ja) | ゴースト除去用フィルタ回路 | |
| KR20010033916A (ko) | 화상처리장치 | |
| US5381354A (en) | Digital filtering of blocks of data values with symmetric data extension at edges of the blocks | |
| JP2002158561A (ja) | Ｆｉｒフィルタ及びそのデータ処理方法 | |
| US7698355B2 (en) | Minimal area integrated circuit implementation of a polyphase interpolation filter using coefficients symmetry | |
| EP0547881B1 (en) | Method and apparatus for implementing two-dimensional digital filters | |
| US5838387A (en) | Digital video scaling engine | |
| JPH07177388A (ja) | ゴースト消去回路 | |
| JPH05219413A (ja) | デジタルフィルタ | |
| US5157622A (en) | Input-weighted transversal filter | |
| DE69121987T2 (de) | Eingangsgewichteter Transversalfilter | |
| JPH07184085A (ja) | 映像信号処理装置 | |
| JPH04176268A (ja) | フィルタ回路 | |
| JP2005012740A (ja) | 画像処理装置および画像処理方法 | |
| JP3752874B2 (ja) | 画像縮小処理装置 | |
| KR0181999B1 (ko) | 동화상 복호화장치에 있어서 수평필터 | |
| US5959698A (en) | Poly phase filter for dot sequential color difference signal conversion | |
| US6072911A (en) | Linear image filter and the corresponding filtering method | |
| JPH1117931A (ja) | 画素密度変換装置 | |
| JP4345350B2 (ja) | 画像サンプル数変換方法及び画像サンプル数変換装置 | |
| JP3582453B2 (ja) | マルチパイロットトーン検出方法および整合フィルタ | |
| JP2006186500A (ja) | 画像処理装置および画像処理方法 | |
| JP2001197333A (ja) | ディジタルノイズリダクション回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |