JPH05219731A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH05219731A JPH05219731A JP5423792A JP5423792A JPH05219731A JP H05219731 A JPH05219731 A JP H05219731A JP 5423792 A JP5423792 A JP 5423792A JP 5423792 A JP5423792 A JP 5423792A JP H05219731 A JPH05219731 A JP H05219731A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- fet
- power supply
- resistor
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001052 transient effect Effects 0.000 abstract description 10
- 230000006378 damage Effects 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 5
- 238000004804 winding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 負荷が容量性負荷であっても、スイッチ素子
をオンさせるときの過渡電流を小さくし、それによって
スイッチ素子の破壊を防止することができるようにした
スイッチング電源装置を提供する。 【構成】 直流出力ラインであってＦＥＴ（スイッチ素
子）１０よりもトランス２側に直列に挿入された抵抗２
６と、この抵抗２６の両端の電圧ＶR が所定値を越えな
いようにＦＥＴ１０の導通状態を制御するスイッチ素子
制御回路２８とを備える保護回路２４を設けた。
をオンさせるときの過渡電流を小さくし、それによって
スイッチ素子の破壊を防止することができるようにした
スイッチング電源装置を提供する。 【構成】 直流出力ラインであってＦＥＴ（スイッチ素
子）１０よりもトランス２側に直列に挿入された抵抗２
６と、この抵抗２６の両端の電圧ＶR が所定値を越えな
いようにＦＥＴ１０の導通状態を制御するスイッチ素子
制御回路２８とを備える保護回路２４を設けた。
Description
【０００１】
【産業上の利用分野】この発明は、スイッチ素子を使用
して直流出力のオンオフを行うスイッチング電源装置に
関し、より具体的には、負荷が容量性負荷の場合にこの
スイッチ素子をオンさせるときに当該負荷に過大な過渡
電流が流れてスイッチ素子が破壊されるのを防止する手
段に関する。
して直流出力のオンオフを行うスイッチング電源装置に
関し、より具体的には、負荷が容量性負荷の場合にこの
スイッチ素子をオンさせるときに当該負荷に過大な過渡
電流が流れてスイッチ素子が破壊されるのを防止する手
段に関する。
【０００２】
【従来の技術】この種のスイッチング電源装置の従来例
を図２に示す。このスイッチング電源装置は、一次巻線
２ａおよび二次巻線２ｂを有するトランス２と、その一
次巻線２ａに直列接続されたスイッチングトランジスタ
（図示例はＭＯＳＦＥＴ）４と、そのスイッチングを制
御する発振制御回路６を備えている。発振制御回路６の
回路構成は任意であり、自励発振用、他励発振用を問わ
ない。また、スイッチング電源としての方式も、フライ
バック式、フォワード式を問わない。
を図２に示す。このスイッチング電源装置は、一次巻線
２ａおよび二次巻線２ｂを有するトランス２と、その一
次巻線２ａに直列接続されたスイッチングトランジスタ
（図示例はＭＯＳＦＥＴ）４と、そのスイッチングを制
御する発振制御回路６を備えている。発振制御回路６の
回路構成は任意であり、自励発振用、他励発振用を問わ
ない。また、スイッチング電源としての方式も、フライ
バック式、フォワード式を問わない。
【０００３】トランス２の二次巻線２ｂ側には、整流用
のダイオード８およびコンデンサ９が接続されており、
かつそれからの直流出力ラインに直列に、そこを断続す
るスイッチ素子としてこの例ではＦＥＴ１０が挿入され
ている。このＦＥＴ１０のゲートには、それにつながる
抵抗１３、トランジスタ１４および出力電圧ＶO の分圧
用の抵抗１６、１８を有する制御回路１２が接続されて
おり、これに外部から制御信号ＲＳが与えられる。コン
デンサ９の両端に出力電圧ＶO が出ているときに、制御
信号ＲＳがグラウンドレベルより高くなると（換言すれ
ば制御信号ＲＳの入力端子２０がグラウンドから開放さ
れると）、トランジスタ１４のベース電圧が上昇してそ
れがオンし、それによってＦＥＴ１０のゲート電圧が上
昇してそれがオンし、出力電圧ＶO が出力端子２１に出
力される。
のダイオード８およびコンデンサ９が接続されており、
かつそれからの直流出力ラインに直列に、そこを断続す
るスイッチ素子としてこの例ではＦＥＴ１０が挿入され
ている。このＦＥＴ１０のゲートには、それにつながる
抵抗１３、トランジスタ１４および出力電圧ＶO の分圧
用の抵抗１６、１８を有する制御回路１２が接続されて
おり、これに外部から制御信号ＲＳが与えられる。コン
デンサ９の両端に出力電圧ＶO が出ているときに、制御
信号ＲＳがグラウンドレベルより高くなると（換言すれ
ば制御信号ＲＳの入力端子２０がグラウンドから開放さ
れると）、トランジスタ１４のベース電圧が上昇してそ
れがオンし、それによってＦＥＴ１０のゲート電圧が上
昇してそれがオンし、出力電圧ＶO が出力端子２１に出
力される。
【０００４】
【発明が解決しようとする課題】ところが上記のような
スイッチング電源装置においては、負荷として容量性負
荷２２が接続されている場合、ＦＥＴ１０がオンすると
当該容量性負荷２２に出力電圧ＶO がそのまま印加され
るため、この容量性負荷２２が充電されるまでの間、出
力電流ＩO として過大な過渡電流（突入電流）が流れ、
それによってＦＥＴ１０の破壊につながることがあると
いう問題がある。
スイッチング電源装置においては、負荷として容量性負
荷２２が接続されている場合、ＦＥＴ１０がオンすると
当該容量性負荷２２に出力電圧ＶO がそのまま印加され
るため、この容量性負荷２２が充電されるまでの間、出
力電流ＩO として過大な過渡電流（突入電流）が流れ、
それによってＦＥＴ１０の破壊につながることがあると
いう問題がある。
【０００５】そこでこの発明は、負荷が容量性負荷であ
っても、上記ＦＥＴのようなスイッチ素子をオンさせる
ときの過渡電流を小さくし、それによってスイッチ素子
の破壊を防止することができるようにしたスイッチング
電源装置を提供することを主たる目的とする。
っても、上記ＦＥＴのようなスイッチ素子をオンさせる
ときの過渡電流を小さくし、それによってスイッチ素子
の破壊を防止することができるようにしたスイッチング
電源装置を提供することを主たる目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、この発明のスイッチング電源装置は、前記直流出力
ラインであって前記スイッチ素子よりもトランス側に直
列に挿入された抵抗と、この抵抗の両端の電圧が所定値
を越えないように前記スイッチ素子の導通状態を制御す
るスイッチ素子制御回路とを備える保護回路を設けたこ
とを特徴とする。
め、この発明のスイッチング電源装置は、前記直流出力
ラインであって前記スイッチ素子よりもトランス側に直
列に挿入された抵抗と、この抵抗の両端の電圧が所定値
を越えないように前記スイッチ素子の導通状態を制御す
るスイッチ素子制御回路とを備える保護回路を設けたこ
とを特徴とする。
【０００７】
【作用】上記構成によれば、スイッチ素子をオンさせる
ときに出力電流として大きな過渡電流が流れようとする
と、保護回路内の上記抵抗の両端の電圧も大きくなり、
これが所定値を越えようとすると、それを越えないよう
にスイッチ素子制御回路によってスイッチ素子の導通状
態が制御される。これによって過渡電流が小さく抑えら
れ、スイッチ素子の破壊が防止される。
ときに出力電流として大きな過渡電流が流れようとする
と、保護回路内の上記抵抗の両端の電圧も大きくなり、
これが所定値を越えようとすると、それを越えないよう
にスイッチ素子制御回路によってスイッチ素子の導通状
態が制御される。これによって過渡電流が小さく抑えら
れ、スイッチ素子の破壊が防止される。
【０００８】
【実施例】図１は、この発明の一実施例に係るスイッチ
ング電源装置を示す回路図である。図２の従来例と同一
または相当する部分には同一符号を付し、以下において
は当該従来例との相違点を主に説明する。
ング電源装置を示す回路図である。図２の従来例と同一
または相当する部分には同一符号を付し、以下において
は当該従来例との相違点を主に説明する。
【０００９】この実施例においては、前述したような従
来の回路に、次のような保護回路２４を付加している。
即ちこの保護回路２４は、トランス２の二次側の直流出
力ラインであって前述したＦＥＴ１０よりもトランス２
側に直列に挿入された抵抗２６と、この抵抗２６の両端
の電圧ＶR が所定値を越えないようにＦＥＴ１０の導通
状態を制御するスイッチ素子制御回路２８とを備えてい
る。
来の回路に、次のような保護回路２４を付加している。
即ちこの保護回路２４は、トランス２の二次側の直流出
力ラインであって前述したＦＥＴ１０よりもトランス２
側に直列に挿入された抵抗２６と、この抵抗２６の両端
の電圧ＶR が所定値を越えないようにＦＥＴ１０の導通
状態を制御するスイッチ素子制御回路２８とを備えてい
る。
【００１０】スイッチ素子制御回路２８は、この例で
は、抵抗２６の両端に抵抗３２を介してコレクタとベー
スが接続されたトランジスタ３０およびそのベースとグ
ラウンド間に接続された抵抗３４を備えており、トラン
ジスタ３０のエミッタはＦＥＴ１０のゲートに接続され
ている。
は、抵抗２６の両端に抵抗３２を介してコレクタとベー
スが接続されたトランジスタ３０およびそのベースとグ
ラウンド間に接続された抵抗３４を備えており、トラン
ジスタ３０のエミッタはＦＥＴ１０のゲートに接続され
ている。
【００１１】上記のような保護回路２４を設けると、例
えば負荷が容量性負荷２２の場合、ＦＥＴ１０をオンさ
せる（具体的には前述したように制御信号ＲＳをグラウ
ンドレベルより高くして制御回路１２のトランジスタ１
４をオンさせる）ときに出力電流ＩO として大きな過渡
電流が流れようとすると、抵抗２６の両端の電圧ＶRも
大きくなり、これが所定値を越えようとすると、トラン
ジスタ３０が導通してＦＥＴ１０のゲートとソース間の
電圧が下がり、ＦＥＴ１０はオフ方向に働き、このよう
な働きによって上記電圧ＶR が所定値を越えないように
出力電流ＩO が絞られる。つまり、このような保護回路
２４により、ＦＥＴ１０をオンさせるときに出力電流Ｉ
O を定電流的に立ち上げることができ、それによって、
負荷が容量性負荷２２であっても、過渡電流が小さく抑
えられ、ＦＥＴ１０の破壊が防止される。
えば負荷が容量性負荷２２の場合、ＦＥＴ１０をオンさ
せる（具体的には前述したように制御信号ＲＳをグラウ
ンドレベルより高くして制御回路１２のトランジスタ１
４をオンさせる）ときに出力電流ＩO として大きな過渡
電流が流れようとすると、抵抗２６の両端の電圧ＶRも
大きくなり、これが所定値を越えようとすると、トラン
ジスタ３０が導通してＦＥＴ１０のゲートとソース間の
電圧が下がり、ＦＥＴ１０はオフ方向に働き、このよう
な働きによって上記電圧ＶR が所定値を越えないように
出力電流ＩO が絞られる。つまり、このような保護回路
２４により、ＦＥＴ１０をオンさせるときに出力電流Ｉ
O を定電流的に立ち上げることができ、それによって、
負荷が容量性負荷２２であっても、過渡電流が小さく抑
えられ、ＦＥＴ１０の破壊が防止される。
【００１２】この場合、抵抗２６は、ラインインピーダ
ンスになり、電圧変動率を悪化させるように働くため、
その値はできるだけ小さくしておき、その代わりに抵抗
３２、３４の値によってトランジスタ３０の動作状態を
調整し、ＦＥＴ１０をオンさせるときの過渡電流の大き
さを調整するのが好ましい。
ンスになり、電圧変動率を悪化させるように働くため、
その値はできるだけ小さくしておき、その代わりに抵抗
３２、３４の値によってトランジスタ３０の動作状態を
調整し、ＦＥＴ１０をオンさせるときの過渡電流の大き
さを調整するのが好ましい。
【００１３】なお、直流出力をオンオフするスイッチ素
子は、上記例のようなＦＥＴ１０以外のバイポーラトラ
ンジスタ等でも良い。
子は、上記例のようなＦＥＴ１０以外のバイポーラトラ
ンジスタ等でも良い。
【００１４】
【発明の効果】以上のようにこの発明によれば、スイッ
チ素子をオンさせるときに出力電流を定電流的に立ち上
げることができるので、負荷が容量性負荷の場合でも、
過渡電流を小さく抑えることができ、それによってスイ
ッチ素子の破壊を防止することができる。
チ素子をオンさせるときに出力電流を定電流的に立ち上
げることができるので、負荷が容量性負荷の場合でも、
過渡電流を小さく抑えることができ、それによってスイ
ッチ素子の破壊を防止することができる。
【図１】 この発明の一実施例に係るスイッチング電源
装置を示す回路図である。
装置を示す回路図である。
【図２】 従来のスイッチング電源装置の一例を示す回
路図である。
路図である。
２ トランス ４ スイッチングトランジスタ（スイッチング素子） ６ 発振制御回路 １０ ＦＥＴ（スイッチ素子） １２ 制御回路 ２４ 保護回路 ２６ 抵抗 ２８ スイッチ素子制御回路
Claims (1)
- 【請求項１】 トランスの二次側の直流出力ラインに直
列に挿入されていてそこを断続するスイッチ素子と、外
部から与えられる制御信号に基づいてこのスイッチ素子
をオンオフさせる制御回路とを備えるスイッチング電源
装置において、前記直流出力ラインであって前記スイッ
チ素子よりもトランス側に直列に挿入された抵抗と、こ
の抵抗の両端の電圧が所定値を越えないように前記スイ
ッチ素子の導通状態を制御するスイッチ素子制御回路と
を備える保護回路を設けたことを特徴とするスイッチン
グ電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5423792A JPH05219731A (ja) | 1992-02-05 | 1992-02-05 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5423792A JPH05219731A (ja) | 1992-02-05 | 1992-02-05 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05219731A true JPH05219731A (ja) | 1993-08-27 |
Family
ID=12964940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5423792A Pending JPH05219731A (ja) | 1992-02-05 | 1992-02-05 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05219731A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001258246A (ja) * | 2000-03-08 | 2001-09-21 | Nichicon Corp | スイッチング電源 |
-
1992
- 1992-02-05 JP JP5423792A patent/JPH05219731A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001258246A (ja) * | 2000-03-08 | 2001-09-21 | Nichicon Corp | スイッチング電源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3784838B2 (ja) | スイッチ電源 | |
| JPH02273072A (ja) | 電源回路 | |
| US6256179B1 (en) | Switching power supply apparatus | |
| US3736491A (en) | Dc-to-dc regulated converter current foldback power | |
| EP0917338B1 (en) | Dual-limit current-limiting battery-feed circuit for a digital line | |
| JP3470695B2 (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
| JP3175205B2 (ja) | スイッチング電源装置の突入電流抑制回路 | |
| JPH05219731A (ja) | スイッチング電源装置 | |
| US4755923A (en) | Regulated high-voltage power supply | |
| JPS61244271A (ja) | スイツチングレギユレ−タ | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP3042171B2 (ja) | スイッチング電源装置 | |
| JPH0549247A (ja) | スイツチング電源装置 | |
| JP3613037B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3286875B2 (ja) | 電源装置の過電流保護回路 | |
| JP3114251B2 (ja) | 電源回路 | |
| JPS5914818Y2 (ja) | 直流電圧安定化回路 | |
| JPH06276734A (ja) | 過電流保護回路 | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JP2000175448A (ja) | スイッチング電源装置 | |
| JP3119585B2 (ja) | 逆電流バイパス回路 | |
| JP2558621B2 (ja) | 電源回路 | |
| JP3375188B2 (ja) | スイッチングレギュレータの過電流保護回路 | |
| JPS6188766A (ja) | スイツチングレギユレ−タ | |
| JPS6331517Y2 (ja) |