JPH0522051A - パルス電圧電流変換回路 - Google Patents

Abstract

(57)【要約】 【目的】ノイズによる誤動作を防止でき、かつスイッチ
ング動作が速い電圧電流変換を行うようにする。 【構成】同極性の２つの差動対Ｄ１、Ｄ２で構成され、
第１の差動対の一方の入力端はパルス入力部に接続さ
れ、他方の入力端は前記第２の差動対のエミッタ結合部
に接続され、エミッタ結合部は第１の定電流源に接続さ
れるとともに前記第２の差動対の一方の入力端に接続さ
れ、前記第２の差動対の他方の入力端はバイアス電源に
接続され、エミッタ結合部は第２の定電流源に接続され
るとともに、抵抗を介して前記第１の差動対のエミッタ
結合部に接続され、前記第２の差動対の一方のトランジ
スタのコレクタ電流を変換電流出力部としてなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子回路におけるパ
ルス電圧電流変換回路に関する。

【０００２】

【従来の技術】電子機器においてはパルス入力電圧を適
当な電流に変換する回路が用いられることがある。

【０００３】図２は従来のパルス電圧電流変換回路であ
る。入力端１にはパルス電圧が入力され、トランジスタ
Ｑ１のベースに供給される。トランジスタＱ１とＱ２と
はエミッタが共通接続され電流源Ｉ１を介して電源ライ
ンに接続され、それぞれのコレクタは接地ラインに接続
されている。またトランジスタＱ１、Ｑ２の共通エミッ
タは、トランジスタＱ３のベースに接続されている。ト
ランジスタＱ３とＱ４の共通エミッタは電流源Ｉ２を介
して電源ラインに接続され、トランジスタＱ３のコレク
タは接地ラインに接続されている。トランジスタＱ４の
コレクタは、カレントミラー回路２の電流入力端に接続
されている。さらにトランジスタＱ４とＱ２のベースに
は共通のバイアス電源ＶＢが接続されている。カレント
ミラー回路２は、複数の電流出力端を有する。

【０００４】この回路においてトランジスタＱ３のベー
スとトランジスタＱ４のベースは、電源電位よりも低
く、接地電位よりも高い電位にバイアスされているもの
とする。

【０００５】入力端１にパルスが入力され、トランジス
タＱ１のベース電位がトランジスタＱ２のベース電位よ
り高くなると、トランジスタＱ１はオフし、トランジス
タＱ３のベース電位はバイアス電位からトランジスタＱ
２のＶBE2 （ベースエミッタ間電位）だけ高くなる。一
方、トランジスタＱ４のベース電位は、バイアス電位で
あるから、トランジスタＱ４とＱ３のベースにはＶBE2
の電位差が生じるため、トランジスタＱ３はオフし、電
流源Ｉ２の電流はすべてトランジスタＱ４を介してカレ
ントミラー回路２に流れる。つまり、入力端１のパルス
がハイレベルのときはカレントミラー回路２から電流が
出力されることである。

【０００６】一方、入力パルスがローレベルのときは、
トランジスタＱ１のベース電位がトランジスタＱ２のベ
ース電位よりも低くなり、トランジスタＱ１がオンし、
トランジスタＱ２がオフする。するとトランジスタＱ３
のベース電位は、トランジスタＱ１のエミッタ電位とな
り、この電位がバイアス電位よりも低くなるとトランジ
スタＱ３がオンし、Ｑ４がオフする。よって、電流源Ｉ
の電流は全てトランジスタＱ３を流れ、カレントミラー
回路２には電流がながれない。以上のように、入力パル
ス電位に応じて電流をオンオフさせことができ、パルス
電圧を電流に変換することができる。

【０００７】

【発明が解決しようとする課題】上記従来の回路におい
ては、入力端１がハイレベルになり、トランジスタＱ３
とＱ４をスイッチする場合、その電位差はトランジスタ
Ｑ２のベースエミッタ間電位差のみである。このためバ
イアス電位にノイズが入ると、誤動作しやすいという欠
点がある。また入力パルスで生じた電圧のみがトランジ
スタＱ３とＱ４のスイッチ動作に寄与するのみなので、
スイッチングのスピードが遅いという欠点がある。そこ
でこの発明は、ノイズによる誤動作を防止でき、かつス
イッチング動作が速いパルス電圧電流変換回路を提供す
ることを目的とする。

【０００８】

【課題を解決するための手段】この発明は、同極性の２
つの差動対で構成され、第１の差動対の一方の入力端は
パルス入力部に接続され、他方の入力端は前記第２の差
動対のエミッタ結合部に接続され、エミッタ結合部は第
１の定電流源に接続されるとともに前記第２の差動対の
一方の入力端に接続され、前記第２の差動対の他方の入
力端はバイアス電源に接続され、エミッタ結合部は第２
の定電流源に接続されるとともに、抵抗を介して前記第
１の差動対のエミッタ結合部に接続され、前記第２の差
動対の一方のトランジスタのコレクタ電流を変換電流出
力部としてなる。

【０００９】

【作用】上記の手段により、第２の差動対におけるトラ
ンジスタのスイッチング動作時においては、第１と第２
の差動対の各一方の入力が互いのエミッタ結合部に接続
されているので、スイッチングに作用する電圧が２倍の
ＶBEとなり、入力にノイズがあっても誤動作しにくく、
かつ抵抗を介して正帰還がかかるためにスイッチング動
作の高速化が得られる。

【００１０】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００１１】図１はこの発明の一実施例である。トラン
ジスタＱ１、Ｑ２は第１の差動対を構成し、トランジス
タＱ３、Ｑ４は同極性の第２の差動対を構成している。
入力端１１にパルス電圧が入力される。入力端１１はト
ランジスタＱ１ベースに接続される。トランジスタＱ
１、Ｑ２の共通エミッタとなるエミッタ結合部は、第１
の定電流源Ｉ１を介して電源ラインに接続されている。
またトランジスタＱ３、Ｑ４のコレクタは、接地ライン
に接続されている。

【００１２】一方、トランジスタＱ３、Ｑ４の共通エミ
ッタであるエミッタ結合部は、第２の定電流源Ｉ２を介
して電源ラインに接続されるとともに、トランジスタＱ
２のベースに接続されている。そしてトランジスタＱ３
のベースは第１の差動対のエミッタ結合部に接続され、
トランジスタＱ４のベースはバイアス電源ＶB に接続さ
れている。また、トランジスタＱ３のコレクタは接地ラ
インに接続され、トランジスタＱ４のコレクタはカレン
トミラー回路１２の電流入力端に接続されている。

【００１３】上記の回路において、トランジスタＱ４の
ベース電位は、接地電位よりも高く、電源よりも低い電
位にバイアスされているものとする。今、入力端１１で
あるトランジスタＱ１のベース電位が十分に低い電位で
あると仮定する。このときは、トランジスタＱ１がオ
ン、トランジスタＱ２がオフしており、トランジスタＱ
３のベース電位がトランジスタＱ４のバイアス電位より
低いため、トランジスタＱ３がオン、Ｑ４がオフしてい
る。また定電流源Ｉ２の電流は、トランジスタＱ３とＱ
４の差動対に流れるとともに、抵抗を介してトランジス
タＱ１とＱ２の差動対に流れる。従って、トランジスタ
Ｑ１のＶBEは大きくトランジスタＱ３のＶBEは小さい。

【００１４】次に、トランジスタＱ１のベース電位がト
ランジスタＱ１とＱ２、トランジスタＱ３とＱ４の差動
スイッチング時間よりも速い速度で立ち上がると、トラ
ンジスタＱ３のベース電位は入力端の電位よりトランジ
スタＱ１のＶBEだけ高い電位で上昇し、トランジスタＱ
４のベース電位に近づくき、これによりトランジスタＱ
４の電流が流れ始める。このときトランジスタＱ１のエ
ミッタ電位も上昇しているため、電流源Ｉ２から抵抗Ｒ
に流れる電流は減少し、逆に電流源Ｉ１から抵抗を介し
てトランジスタＱ３、Ｑ４に流れる電流が増加する。よ
って、トランジスタＱ３とＱ４のエミッタ結合部の電位
は流れる電流が多くなったために、ＶBEの増加を伴い、
エミッタ結合部の電位を上昇させる。このためにトラン
ジスタＱ２のベース電位も上昇し、Ｑ２のエミッタ電位
も上昇する。よぅってトランジスタＱ３のベース電位も
上昇し、トランジスタＱ３とＱ４のスイッチング動作が
促進され、トランジスタＱ３がオフ、Ｑ４がオンするス
ピードが速まる。つまり、トランジスタＱ４のエミッタ
電位…Ｑ２のベース電位…Ｑ３のベース電位の正帰還に
よりスイッチング速度が速まることになる。

【００１５】スイッチングがなされると、電流源Ｉ２か
らの電流と抵抗Ｒを介して流れてくる電流の和電流がす
べてＱ４を介して流れ、カレントミラー回路１２の入力
端に入力されるため、カレントミラー比に応じた電流が
カレントミラー回路１２から出力される。

【００１６】一方、入力パルスの電位が、トランジスタ
Ｑ１とＱ２およびＱ３とＱ４のスイッチング速度より速
く立ち下がると、トランジスタＱ１とＱ２がスイッチ動
作を始めＱ２にＶBEの電位が生じる。このときトランジ
スタＱ１のエミッタ電位が下がっているため電流源Ｉ２
から抵抗Ｒを流れる電流が増加し、トランジスタＱ３と
Ｑ４の差動対に流れる電流は減少する。よって、トラン
ジスタＱ３とＱ４のＶBEは小さくなり、そのエミッタ結
合部の電位が下がるため、トランジスタＱ２のベース電
位もさがる。

【００１７】さらにトランジスタＱ１のベース電位が下
がっているため、トランジスタＱ２に流れる電流は減少
しておりトランジスタＱ２のエミッタ電位も下がり、ト
ランジスタＱ３のベース電位をさげる。このようにトラ
ンジスタＱ３とＱ４に流れる電流の減少…Ｑ２のベース
電位の降下…Ｑ２のエミッタ電位の降下…Ｑ３のベース
電位の降下のループで正帰還がかかり、スイッチング速
度を速めている。

【００１８】スイッチングがなされると、トランジスタ
Ｑ４には電流が流れないため、カレントミラー回路１２
の入力電流は零になり、カレントミラー回路１２の出力
電流はほとんど零である。また、トランジスタＱ４がオ
ン、Ｑ３がオフしているときのＱ３とＱ４のベース電位
差は、Ｑ４のＶBEにＱ２のＶBEを足した電位以上あるた
め、バイアス電位がノイズ等により変動してもＱ３とＱ
４のスイッチ動作は誤動作しにくいということになる。

【００１９】なおこの発明は上記の極性の回路に限定さ
れるものではなく、また差動動作するトランジスタの使
用数もこれに限るのものではない。このように本実施例
の回路は、スイッチングに正帰還を用いることによりス
イッチング動作が速く、また、スイッチしているときの
差動対を構成する２つのトランジスタのベース電位差が
少なくとも２倍のＶBEあるため、バイアス電位がノイズ
等により変動しても誤動作が殆ど生じない。

【００２０】

【発明の効果】以上説明したようにこの発明の回路によ
ると、ノイズによる誤動作を防止でき、かつスイッチン
グ動作が速い電圧電流変換を行うことができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す回路図。

【図２】従来の電圧電流変換回路を示す図。

【符号の説明】

１１…入力端、１２…カレントミラー回路、Ｑ１〜Ｑ４
…トランジスタ、Ｒ…抵抗。

Claims (1)

1. 【特許請求の範囲】 【請求項１】同極性の２つの差動対で構成され、第１の
   差動対の一方の入力端はパルス入力部に接続され、他方
   の入力端は前記第２の差動対のエミッタ結合部に接続さ
   れ、エミッタ結合部は第１の定電流源に接続されるとと
   もに前記第２の差動対の一方の入力端に接続され、前記
   第２の差動対の他方の入力端はバイアス電源に接続さ
   れ、エミッタ結合部は第２の定電流源に接続されるとと
   もに、抵抗を介して前記第１の差動対のエミッタ結合部
   に接続され、前記第２の差動対の一方のトランジスタの
   コレクタ電流を変換電流出力部としてなることを特徴と
   するパルス電圧電流変換回路。