JPH0522101A

JPH0522101A - スイツチング素子駆動回路

Info

Publication number: JPH0522101A
Application number: JP17144291A
Authority: JP
Inventors: Takeshi Nishimuta; 武史西牟田
Original assignee: Toyoda Automatic Loom Works Ltd
Current assignee: Toyota Industries Corp
Priority date: 1991-07-11
Filing date: 1991-07-11
Publication date: 1993-01-29

Abstract

(57)【要約】【目的】電流駆動型スイッチング素子の高速スイッチン
グ動作を可能にする。【構成】直流電源Ｅから負荷Ｚに供給する電力を制御す
る電流駆動型スイッチング素子としてのＳＩＴ１に駆動
電流を供給して駆動するスイッチング素子駆動回路６に
おいて、第１のスイッチ付定電流源７が導通し第２のス
イッチ付定電流源８が非導通の時にＳＩＴ１に駆動電流
を供給し、第２のスイッチ付定電流源８が導通し第１の
スイッチ付定電流源７が非導通の時にＳＩＴ１への駆動
電流の供給を遮断する。尚、第２のスイッチ付定電流源
８の電流容量は第１のスイッチ付定電流源７の電流容量
より大きい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路で使用さ
れるスイッチング素子駆動回路に関するものである。

【０００２】

【従来の技術】近年、大電流・低電圧を扱う大電力用の
電流駆動形スイッチング素子として静電誘導型トランジ
スタ（ＳＩＴ：ＳｔａｔｉｃＩｎｄｕｃｔｉｏｎＴ
ｒａｎｓｉｓｔｏｒ）が広く用いられるようになってき
た。

【０００３】そして、図４に示すように、ｎチャネルの
ＳＩＴ１は、直流電源Ｅから負荷Ｚに供給する電力を制
御するためにも使用されており、そのＳＩＴ１を駆動す
るためにスイッチング素子駆動回路２が設けられてい
る。

【０００４】すなわち、ＳＩＴ１はそのゲートにスイッ
チング素子駆動回路２の一方のトランジスタ３（ＰＮＰ
形）のエミッタを接続して、トランジスタ３のコレクタ
をグランドに落としている。そして、スイッチング素子
駆動回路２の他方のトランジスタ４（ＮＰＮ形）のコレ
クタを直流電源Ｅのプラス側に接続して、そのエミッタ
を抵抗５を介してＳＩＴ１のゲートに接続している。Ｓ
ＩＴ１のソースはグランドに接続され、そのドレインと
直流電源Ｅのプラス側との間に負荷Ｚが接続されてい
る。

【０００５】そして、トランジスタ３，４の双方のベー
スに、トランジスタ３をオフさせ、トランジスタ４をオ
ンさせるようなレベルの駆動信号Ｖｉｎを前段の制御回
路（図示略）より入力（オン）している。すると、ＳＩ
Ｔ１のゲートにはトランジスタ４と抵抗５を介してゲー
ト電流Ｉｇが流れてオンする。従って、負荷Ｚには直流
電源Ｅから電力が供給される。尚、抵抗５は、ＳＩＴ１
が確実にオンするようにゲート電流Ｉｇを調整するため
に設けられている。

【０００６】また、駆動信号Ｖｉｎの入力を停止（オ
フ）すると、トランジスタ３はオンして、トランジスタ
４はオフする。すると、ＳＩＴ１のゲートは直流電源Ｅ
から遮断されてゲート電流Ｉｇが断たれ、オン時にその
ゲートに蓄積していた電荷がトランジスタ３を介してグ
ランドに放電してオフする。従って、直流電源Ｅから負
荷Ｚへの電力供給が断たれる。

【０００７】このようにして、駆動信号Ｖｉｎのオン・
オフに従ってスイッチング素子駆動回路２によりＳＩＴ
１を駆動している。

【０００８】

【発明が解決しようとする課題】ところが、ＳＩＴ１の
実装回路においてはその配線中にインダクタンス分Ｌ
（図示略）と抵抗分Ｒ（図示略）とが生じ，ＳＩＴ１の
ゲート容量Ｃと共にＬＣＲの直列共振回路を形成する。
そして、ＳＩＴ１のスイッチング動作に伴い、そのＬＣ
Ｒ直列共振回路の共振によってＳＩＴ１のゲート電流Ｉ
ｇには図５に示すようなオーバーシュートとリンギング
が発生する。ＳＩＴ１はそのゲート電流Ｉｇのリンギン
グがおさまるまで、オン・オフ動作を交互に繰り返すこ
とになる。すなわち、配線中のインダクタンス分Ｌと抵
抗分Ｒ、およびＳＩＴ１のゲート容量ＣによるＬＣＲ直
列共振回路によって、ＳＩＴ１は発振動作を起こすこと
になる。

【０００９】従って、ＳＩＴ１のソース電流である直流
電源Ｅから負荷Ｚに供給される負荷電流Ｉｚは、駆動信
号ＶｉｎがオフになってからもＳＩＴ１の発振動作がお
さまるまでゼロにならない。つまり、駆動信号Ｖｉｎに
関係なく連続して負荷電流Ｉｚが流れることになり、負
荷Ｚの制御が出来なくなってしまう。

【００１０】このＳＩＴ１の発振動作を止めるために
は、配線中のインダクタンス分Ｌと抵抗分Ｒ、および、
ＳＩＴ１のゲート容量Ｃの内、どれか１つを無くすこと
によりＬＣＲ直列共振回路の形成を防止すればよい。

【００１１】しかしながら、配線中のインダクタンス分
Ｌと抵抗分Ｒについては、それを除去することは極めて
困難である。また、ＳＩＴ１のゲート容量Ｃそれ自体に
ついても、現在のＳＩＴの構造上それをなくすことは不
可能である。但し、ＳＩＴ１のオフ時にそのゲート容量
Ｃに蓄積した電荷を速やかに放電することにより、ＬＣ
Ｒ直列共振回路におけるゲート容量Ｃの影響をなくすこ
とはできる。

【００１２】そのため、図６に示すようにトランジスタ
３のコレクタとグランドの間に、そのプラス側をグラン
ドに接続した直流電源Ｂを設けて、ＳＩＴ１のオフ時に
そのゲート容量Ｃに蓄積した電荷を速やかに引き抜くこ
とが考えられる。

【００１３】すなわち、駆動信号Ｖｉｎがオフになりト
ランジスタ３がオンになった時、直流電源Ｂが無い場合
（図４）は、ＳＩＴ１のゲート容量Ｃに蓄積した電荷は
グランドのゼロ電位に引かれて流れる。ところが、直流
電源Ｂを設けることによって（図６）、ＳＩＴ１のゲー
ト容量Ｃに蓄積した電荷は、直流電源Ｂの電圧だけゼロ
電位よりも低い電位に引かれて速やかに流れることにな
る。

【００１４】しかしながら、直流電源Ｂを設けることに
よって、装置の大型化、消費電力の増大、部品点数の増
加、それらに伴う生産・ライフコストの増加等の問題が
生じる。

【００１５】本発明は上記問題点を解決するためになさ
れたものであって、半導体集積回路で使用されるスイッ
チング素子駆動回路において、スイッチング素子の高速
スイッチング動作を可能にする簡便なスイッチング素子
駆動回路を提供することにある。

【００１６】

【課題を解決するための手段】本発明は上記問題点を解
決するため、直流電源から負荷に供給する電力を制御す
る電流駆動型スイッチング素子に駆動電流を供給して駆
動するスイッチング素子駆動回路において、その導通時
に前記電流駆動型スイッチング素子に駆動電流を供給す
る第１のスイッチ付定電流源と、前記第１のスイッチ付
定電流源が非導通の時に導通して、前記第１のスイッチ
付定電流源が導通していた時に前記電流駆動型スイッチ
ング素子に蓄積された電荷を放電する、前記第１のスイ
ッチ付定電流源より電流容量の大きな第２のスイッチ付
定電流源とからなることをその要旨とする。

【００１７】

【作用】第２のスイッチ付定電流源の方が第１のスイッ
チ付定電流源より電流容量が大きいため、第２のスイッ
チ付定電流源に流れる電流の方が第１のスイッチ付定電
流源に流れる電流より多くなる。従って、第１のスイッ
チ付定電流源によって電流駆動型スイッチング素子に供
給される駆動電流よりも、第２のスイッチ付定電流源に
よって放電される電流駆動型スイッチング素子に蓄積さ
れた電荷の放電電流の方が速く流れる。従って、電流駆
動型スイッチング素子を速やかにスイッチングさせるこ
とができるため、高速スイッチング動作が可能になる。

【００１８】

【実施例】以下、本発明を具体化した一実施例を図１〜
図３に従って説明する。図１に示すように、ｎチャネル
のＳＩＴ１のソースはグランドに接続され、そのドレイ
ンと直流電源Ｅのプラス側との間に負荷Ｚが接続されて
いる。そして、ＳＩＴ１のゲートと直流電源Ｅのプラス
側との間にスイッチング素子駆動回路６の一方のスイッ
チ付定電流源７を接続すると共に、ＳＩＴ１のゲートと
グランドとの間に他方のスイッチ付定電流源８を接続
し、スイッチ付定電流源８と並列に保護抵抗９を接続し
ている。そして、スイッチ付定電流源７，８は交互に導
通・非導通が切り替わるように前段の制御回路（図示
略）によって制御されている。

【００１９】そして、前段の制御回路によって、スイッ
チ付定電流源７が導通し、スイッチ付定電流源８が非導
通となると、ＳＩＴ１のゲートにはスイッチ付定電流源
７を介して直流電源Ｅの電圧が印加され、ゲート電流Ｉ
ｇが流れてオンする。従って、負荷Ｚには直流電源Ｅか
ら電力が供給される。

【００２０】また、前段の制御回路によって、スイッチ
付定電流源８が導通し、スイッチ付定電流源７が非導通
となると、ＳＩＴ１のゲートは直流電源Ｅから遮断され
てゲート電流Ｉｇが断たれ、オン時にそのゲートに蓄積
していた電荷がスイッチ付定電流源８および保護抵抗９
を介してグランドに放電してオフする。従って、直流電
源Ｅから負荷Ｚへの電力供給が断たれる。

【００２１】尚、保護抵抗９は、故障によって２つのス
イッチ付定電流源７，８が共に非導通になった場合に、
そのオン時にＳＩＴ１のゲート容量Ｃに蓄積した電荷を
グランドに逃がすことによりＳＩＴ１をオフさせるため
に設けられている。これにより、２つのスイッチ付定電
流源７，８が共に非導通になった場合は、負荷Ｚへの電
力供給が断たれる。

【００２２】このようにして、スイッチ付定電流源７，
８が交互に導通・非導通を行うのに従ってスイッチング
素子駆動回路６によりＳＩＴ１を駆動している。尚、ス
イッチ付定電流源８はスイッチ付定電流源７よりその電
流容量が大きくなっている（本実施例においては、スイ
ッチ付定電流源８の電流容量をスイッチ付定電流源７の
電流容量の１．５〜２．５倍とした）。そのため、スイ
ッチ付定電流源７よりスイッチ付定電流源８の方が、電
流容量が大きい分だけその導通時に流れる電流が多くな
る。

【００２３】すなわち、ＳＩＴ１をオンさせるためにＳ
ＩＴ１のゲートに流れ込むゲート電流（スイッチ付定電
流源７を流れる電流）より、ＳＩＴ１をオフさせるため
にＳＩＴ１のゲート容量Ｃに蓄積した電荷が放電するこ
とによって生じる電流（スイッチ付定電流源８を流れる
電流）の方が速く流れることになる。

【００２４】従って、ＳＩＴ１のオフ時にそのゲート容
量Ｃに蓄積した電荷を速やかに引き抜くことができる。
その結果、配線中のインダクタンス分Ｌと抵抗分Ｒ、お
よび、ＳＩＴ１のゲート容量Ｃによって形成されるＬＣ
Ｒ直列共振回路において、ＳＩＴ１のゲート容量Ｃの影
響をなくすことができる。そのため、ＳＩＴ１のゲート
電流Ｉｇには、図２に示すように不要なリンギングが生
じることはなく、ＳＩＴ１は、スイッチ付定電流源７が
非導通になり、スイッチ付定電流源８が導通すると共に
速やかにオフする。

【００２５】このように本実施例においては、２つのス
イッチ付定電流源７，８を設けるのみという簡便な構成
によって、ＳＩＴ１の発振を防止して安定した高速スイ
ッチング動作を行うことができる。

【００２６】さらに、本実施例の回路を１つの半導体基
板で形成すれば、配線中のインダクタンス分Ｌと抵抗分
Ｒを小さくすることができるため特に有効となる。尚、
本発明は上記実施例に限定されるものではなく、例え
ば、ＳＩＴ１をｐチャネルとしてもよい。また、負荷Ｚ
をＳＩＴ１とグランドの間に接続してハイサイド形とし
てもよい。ｐチャネルのＳＩＴをハイサイド・スイッチ
とした別の実施例を図３に示す。

【００２７】すなわち、ｐチャネルのＳＩＴ１０のソー
スは直流電源Ｅのプラス側に接続され、そのドレインと
グランドとの間に負荷Ｚが接続されている。そして、Ｓ
ＩＴ１０のゲートと直流電源Ｅのプラス側との間にスイ
ッチング素子駆動回路６の一方のスイッチ付定電流源７
を接続すると共に、ＳＩＴ１０のゲートとグランドとの
間に他方のスイッチ付定電流源８を接続し、スイッチ付
定電流源７と並列に保護抵抗９を接続している。そし
て、スイッチ付定電流源７，８は交互に導通・非導通が
切り替わるように前段の制御回路（図示略）によって制
御されている。

【００２８】そして、前段の制御回路によって、スイッ
チ付定電流源８が導通し、スイッチ付定電流源７が非導
通となると、ＳＩＴ１０のゲートにはスイッチ付定電流
源８を介してゲート電流Ｉｇが流れてオンする。従っ
て、負荷Ｚには直流電源Ｅから電力が供給がされる。

【００２９】また、前段の制御回路によって、スイッチ
付定電流源７が導通し、スイッチ付定電流源８が非導通
となると、ＳＩＴ１０のゲート電流Ｉｇが断たれ、オン
時にそのゲートに蓄積していた電荷がスイッチ付定電流
源７および保護抵抗９を介して直流電源Ｅに放電してオ
フする。従って、直流電源Ｅから負荷Ｚへの電力供給が
遮断される。

【００３０】尚、保護抵抗９は、故障によって２つのス
イッチ付定電流源７，８が共に非導通になった場合に、
ＳＩＴ１０のゲートに直流電源Ｅの電圧を印加してＳＩ
Ｔ１０をオフさせるために設けられている。これによ
り、２つのスイッチ付定電流源７，８が共に非導通にな
った場合は、負荷Ｚへの電力供給が断たれる。

【００３１】そして、スイッチ付定電流源７はスイッチ
付定電流源８よりその電流容量が大きくなっており、前
記実施例と同様な効果を得ることができる。また、ＳＩ
Ｔ１０はバイポーラトランジスタ等の電流駆動型スイッ
チング素子であれば何でもよい。

【００３２】また、保護抵抗９は、同様に作用する別の
回路に置き換えてもよく、また、省略してもよい。

【００３３】

【発明の効果】以上詳述したように本発明によれば、半
導体集積回路で使用されるスイッチング素子駆動回路に
おいて、スイッチング素子の高速スイッチング動作を可
能にする簡便なスイッチング素子駆動回路を提供するこ
とができる優れた効果がある。

【図面の簡単な説明】

【図１】本発明を具体化したスイッチング素子駆動回路
の一実施例を示す回路図である。

【図２】本発明を具体化したスイッチング素子駆動回路
の応答特性を示す特性図である。

【図３】本発明を具体化したスイッチング素子駆動回路
の別の実施例を示す回路図である。

【図４】従来のスイッチング素子駆動回路を示す回路図
である。

【図５】従来のスイッチング素子駆動回路の応答特性を
示す特性図である。

【図６】従来のスイッチング素子駆動回路を示す回路図
である。

【符号の説明】

１…スイッチング素子としてのＳＩＴ、６…スイッチン
グ素子駆動回路、７，８…スイッチ付定電流源、９…保
護抵抗、Ｅ…直流電源、Ｚ…負荷

Claims

【特許請求の範囲】【請求項１】直流電源から負荷に供給する電力を制御
する電流駆動型スイッチング素子に駆動電流を供給して
駆動するスイッチング素子駆動回路において、その導通時に前記電流駆動型スイッチング素子に駆動電
流を供給する第１のスイッチ付定電流源と、前記第１のスイッチ付定電流源が非導通の時に導通し
て、前記第１のスイッチ付定電流源が導通していた時に
前記電流駆動型スイッチング素子に蓄積された電荷を放
電する、前記第１のスイッチ付定電流源より電流容量の
大きな第２のスイッチ付定電流源とからなるスイッチン
グ素子駆動回路。