JPH0522408B2

JPH0522408B2 -

Info

Publication number: JPH0522408B2
Application number: JP56122746A
Authority: JP
Inventors: Kenzo Yamamoto
Original assignee: Tsubakimoto Chain Co
Current assignee: Tsubakimoto Chain Co
Priority date: 1981-08-04
Filing date: 1981-08-04
Publication date: 1993-03-29
Also published as: JPS5822585A

Description

【発明の詳細な説明】本発明はパルス信号発生装置、特にインバータ
制御装置、VVVF（可変電圧可変周波数）電源装
置等に利用し得るパルス信号発生装置に関する。

交流電動機をインバータを用いて調速駆動する
ことが広く行われており、種々の転流制御装置が
実用化されているが、PWM（パルス幅変調）形
のインバータが性能的にも経済的にも優れてお
り、多用されている。この装置では転流用の半導
体スイツチ（トランジスタ又はGTOサイリスタ）
に所望周波数と所望電圧を得ることを可能とする
パルス信号（チヨツピング信号）を与えるのであ
るが、このパルス信号は出力電圧波形を良好にす
る上で可及的に高周波であることが望ましい。し
かしながら半導体スイツチの特性上高速動作にも
限界があるから、インバータ出力の周波数を複数
の帯域に分けてその半サイクルあたりのパルス数
を夫々に変ずる（低周波域では多く、高周波域で
は少くする）ような制御を行う。これを実現する
装置、方法として特公昭52−535号、特公昭53−
41331号等三角波を利用する方法が周知であるが、
回路構成が複雑であること、精細な制御ができな
いこと、前述の周波数の帯域が切替る際にパルス
数が段階的に変化し、従つてその出力で交流電動
機を駆動する場合はこの段階的変化に因り、トル
クムラが発生すること等の難点がある。これに対
して設定入力に応じた最適条件を半導体メモリに
記憶させておき、これを読み出すことによつて所
要パルス信号が出力させるようにしたものも商品
化されているが、メモリ容量の制約等に因り非連
続性の目立つ制御となつて十分満足できるもので
はない。

本発明は斯かる事情に鑑みてなされたものであ
つて、操作入力に対して出力が連続的に変化し、
該出力によつて電動機を駆動するときに前述した
如きトルクムラが発生せず、また定常的な回転ム
ラも発生せず、更に特定周波数成分の騒音が発生
しないインバータ装置、更にはVVVF装置を実
現することを可能とするパルス発生装置を提供す
ることを目的とする。

以下本発明を交流電動機の調速制御装置におけ
る実施例を示す図面に基いて詳述する第１図はこの調速制御装置の全体的構成を略示
するブロツク図であり、三相電源１００は整流回
路１０１にて直流に変換され、６つのスイツチト
ランジスタよりなるインバータ部１０２にて交流
に変換され三相誘導電動機１０３へ与えられるよ
うにしてある。本発明に係るパルス信号発生装置
Ａはこのインバータ部１０２の転流制御装置とし
て用いられており、調速のための制御信号を入力
すべき操作部２０１、操作部２０１からの入力に
応じたパルス信号を発するパルス発生回路２０
２、このパルス発生回路の中間信号を受けて出力
電圧調整のためのパルス信号を発する電圧調整回
路２０３及び上記両パルス信号を入力として、イ
ンバータ部１０３の６つのトランジスタのオンオ
フ制御パルスを発するチヨツピングパルス発生回
路２０４からなる。

第２図は本発明のパルス信号発生装置Ａの全体
構成を模式的に示すブロツク図である。

操作部２０１はロータリ式のポテンシオメータ
等からなり、その回動角度θの大小にて電動機１
０３の回転速度の高低を設定するために用いら
れ、操作部２０１からは回動角度θに略々比例す
る電圧V₁が出力される。この電圧V₁はパルス発
生回路２０２の入力段の時間調整器２１へ入力さ
れる。この時間調整器２１はオペアンプ等を用い
た積分回路等からなり、入力電圧V₁の変化が急
激であつた場合〔例えば操作部２０１の電源スイ
ツチ（図示せず）の投入時のV₁出力が０でない
場合〕にその出力から緩やかに立上る電圧V₂を
出力して、後段の回路に過大な負担を与えること
がねいようにしている。この出力電圧V₂は後述
する電圧調整回路２０３へ与えられると共にＶ／
（電圧／周波数）変換器２２へ与えられ、入力
電圧に応じた周波数₁を有するクロツク信号
CLKが発せられる。このＶ／Ｆ変換器２２はそ
のクロツク信号CLKの周波数₁が₁＝480mの関
係を有するように構成されていて、クロツク信号
CLKは分周器２３並びにカウンタ２７ｕ，２７
ｖ及び２７ｗへ与えられる。上記mは電動機１
０３に与えるべき三相交流、即ちインバータ部１
０２出力の周波数であり、要するに操作部２０１
の回動角度θにてクロツク信号CLKの周波数₁、
従つて電動機１０３の回転速度が定まることにな
る。

分周器２３は32分周器であつて、32進カウンタ
のキヤリア出力を用いるようにして構成されてお
りその出力周波数₂は₂＝１／32₁の関係を有する
。

従つてインバータ部出力の周波数mとは₂＝
15mの関係があり、要するに第３図イに示すよ
うにインバータ部出力の１周期あたり15発の分周
器２３出力パルスP₂₃が得られることになる。こ
の出力パルスP₂₃はメモリ２５の読出しアドレス
用のアドレスカウンタ２４ｕ，２４ｖ，２４ｗへ
計数クロツクとして与えられる。メモリ２５はこ
のパルス発生回路２０２の出力パルス、例えば
P_u1〔第３図ロ〕のパルスパターンに関するデータ
を、インバータ部１０２出力の１周期分について
記録させてある。データの１単位はパルスP₂₃の
１周期分に相当し、第３図イ，ロに示すようにｉ
番目（ｉ＝０，１，２…14）パルスP₂₃の立上り
時点から、パルスP_u1の素パルスが立下るまでの
時間δ_i、該素パルスの立下り時点から次の素パル
スが立上るまでの時間ζi及びこの立上り時点から
ｉ＋１番目のパルスP₂₃の立上り時点までの時間
δ_i′に関連するデータ内容となつており、具体的に
は後述するようにしてカウントダウンすべきクロ
ツク信号CLKの個数として、第４図に示すよう
にそのデータが構成されている。データの１単位
はパルスP₂₃の１周期分に相当し、データ内容は
クロツク信号の個数であるから周波数₁と₂との
関係によりこの３つ１組のデータの内容の総和は
いずれも32としている。

パルスP₂₃はアドレスカウンタ２４ｕ等へ与え
られパルスP₂₃の１発ごとにアドレスカウンタ２
４ｕ等の内容が更新されていくが、０番目（ｉ＝
０）のパルスP₂₃がアドレスカウンタ２４ｕに与
えられるとアドレスカウンタ２４ｕの内容が０と
なり、メモリ２５のアドレス“０”の内容δ₀＝
８，ζ_u＝13及びδ₀′＝11が読出されていき、これ
がレジスタ２６ｕに格納される。次に１番目（ｉ
＝１）のパルスP₂₃が発せられるとアドレスカウ
ンタ２４ｕの内容は１インクリメントされてメモ
リ２５のアドレス“１”の内容δ₁＝11，ζ₁＝８，
δ₁′＝13が読出されレジスタ２６ｕに格納される
ことになる。このようにしてパルスP₂₃１発につ
き１つのアドレスの３つで１単位のデータが読出
され、インバータ部出力の１周期でアドレス０〜
14のデータ読出しが一とおり行われ、次のパルス
で再びアドレス０の内容が読出されるようにな
る。なお上述したところから理解されるようにパ
ルスP_U1のローレベルの時間はζiによつて規定さ
れるがハイレベルである時間はδ_i′とδ_i+1との和に
よつて規定されることになる。

アドレスカウンタ２４ｖ及び２４ｗは出力パル
スP_U1よりも夫々1/3周期及び2/3周期遅れたパル
スP_v1，P_w1を作成するために設けたものであり、
制御部２０によつてイニシヤルリセツト時に夫々
の内容がアドレスカウンタ２４ｕの内容と夫々５
及び10だけずれた内容にされる。従つていずれも
パルスP₂₃によつてインクリメントされるアドレ
スカウンタ２４ｕ，２４ｖ，２４ｗの内容は常に
５ずつずれた内容になつている。制御部２０はこ
れら３つのアドレスカウンタ２４ｕ，２４ｖ，２
４ｗの内容をパルスP₂₃の周期よりも十分短い周
期でメモリ２５へ与え、アドレスカウンタ２４ｕ
の内容に基いて読出したデータは前述のようにレ
ジスタ２６ｕへ、またパルス２４ｖ，２４ｗの内
容に基いて読出したデータは夫々レジスタ２６
ｖ，２６ｗへ格納される。

制御部２０はレジスタ２６ｕ，２６ｖ，２６ｗ
からカウンタ２７ｕ，２７ｖ，２７ｗ夫々への転
送を略々同時的に、即ちメモリ２５からのデータ
読出し周期、つまりパルスP₂₃の周期に比して十
分速い速度で行う。

これらカウンタ２７ｕ，２７ｖ，２７ｗをカウ
ンタ２７ｕを例にとつて制御部２０による制御を
第５図のフローチヤートに基き説明する。

制御部２０には同期制御のためにパルスP₂₃が
入力されているが、このパルスの入力があるとレ
ジスタ２６ｕからδ_iをカウンタ２７ｕへ転送して
ロードする。このカウンタ２７ｕにはクロツク信
号CLKが計数パルスとしてそのカウントダウン
端子へ与えられており、このパルス入力によつて
その内容がデクリメントされていく。そしてカウ
ンタ２７ｕの内容が０になると次にはレジスタ２
６ｕからζiを読込み、クロツク信号CLKにてこれ
をデクリメントし、カウンタ内容が０になると全
く同様にしてδ_i′を読込み、クロツク信号CLKに
てデクリメントしていく。そしてδ_i′が０になると
同時に次のパルスP₂₃が入力される状態になる。
これは前述のようにδ_i＋ζ_i＋δ_i′＝32としているた
めである。そして次のパルスP₂₃が入力されると
δ_i+1，ζ_i+1，δ′_i+1についての同様の制御が反復さ
れ
る。レジスタ２６ｖ及び２６ｗとカウンタ２７ｖ
及び２７ｗとについても制御も全く同様である。

フリツプフロツプ等にて構成されるパルス出力
回路２８ｕ，２８ｖ，２８ｗは夫々カウンタ２７
ｕ，２７ｖ，２７ｗの内容が０であるか否かを表
わす各カウンタ出力並びに制御回路２０からのδ_i
又はδ_i′ロードタイミングとζ_iロードタイミングと
の識別信号を入力としており、各カウンタが０で
ない場合であり、且つζ_iがロードされていない場
合はハイレベル、またカウンタが０である場合及
びζ_iがロードされている場合はローレベルとなる
パルス信号P_U1，P_V1〔第３図ハ〕，P_w1〔第３図ニ〕
を夫々発するようにしてある。

以上を要約するとパルス発生回路２０２はパル
ス出力回路２８ｕ，２８ｖ，２８ｗの夫々から、
メモリ２５に予め記憶させてあるパターンのパル
スを1/3周期（インバータ部の出力の周期による）
ずつずらせて反復出力し、またこの周期又は出力
パルスの素パルス幅がクロツク信号CLKの周波
数₁の高低にて短長変化することになる。つまり
操作部２０１の回動角度θが小さい場合には第３
図イ〜ニに示す波形はより伸長された形に、また
θが大きい場合はより圧縮された形になる。

なおメモリ２５のデータ構造、即ちパルスP_U1，
P_V1，P_W1のパターンは、夫々によつてインバー
タ１０３のＵ，Ｖ，Ｗの各相に現れる電圧の正の
ピークに近い部分にてデユーテイ比が最大であ
り、負のピークに近い部分でデユーテイ比が最小
であり、この間で徐々に変化するように定めて、
Ｕ，Ｖ，Ｗ各相にて正弦波が得られるようにして
ある。

以上のようにして得られたパルスP_U1，P_V1，
P_W1はチヨツピングパルス発生回路２０４の
ANDゲート４１ｕ，４１ｖ，４１ｗ夫々の一入
力として与えられる。

次に電圧調整回路２０３について説明する。前
述のパルス発生回路２０２は操作部２０１の入力
信号に応じたパルス幅変調信号を発し、このパル
ス幅変調信号はインバータ部出力の周波数と電圧
とを定める内容を有しているということができる
が、電圧調整回路２０３はインバータ部１０２に
連なる負荷、この場合は電動機１０３に連なる被
動系に応じた電圧を与えるための電圧調整を行う
ものである。

前記時間調整器２１の出力電圧V₂は電圧調整
回路２０３の入力段のアナログ演算回路３１へ入
力される。この回路３１はオペアンプを用いて入
力電圧V₂を電圧V₃に変換して出力するものであ
つて、第６図に示すようにV₃＝k₁V₂，V₃＝
k₂V₂ ⁿ，V₃＝k₃V₂ ^1/n，V₃＝k₄＋k₅V₂ ⁿ等所望
の変換が行われるように構成される。このアナロ
グ演算回路３１の出力V₃はＡ／Ｄ（アナログ／デ
イジタル）変換器３２へ入力され、入力電圧V₃
に応じたデイジタル信号Ｘを出力する。Ａ／Ｄ変
換器３２は入力電圧V₃の高低を99〜０の百段階
に判別して２進コード等にてこれをＸとして比較
器３３へ出力する。乱数発生器３４は０〜99の数
値ＹをＡ／Ｄ変換器３２と同体系のコードでラン
ダムに、しかも高速度で（少くともF₁が最高値
をとる場合のクロツク信号CLK周期と同等以上
の速度とするのが望ましい）出力する。この数値
信号Ｙは比較器３３へ比較対象の他入力として与
えられる。比較器３３はＸ＞Ｙである場合にハイ
レベルとなる信号Ｚ〔第３図ホ〕を出力する。こ
の信号Ｚは図示のように櫛状波となるが、そのマ
クロ的デユーテイ比は信号Ｘの数値に応じた値に
なる。即ち電圧V₃が想定最高値にあつてＸ＝99
である場合は信号Ｚは殆んど全期間ハイレベルと
なり、電圧V₃が最低値であつてＸ＝０である場
合は信号Ｚは全期間に亘つてローレベルになる。
またＸ＝49である場合はマクロ的デユーテイ比が
0.5となる。このような信号ＺはANDゲート４１
ｕ，４１ｖ，４１ｗへ夫々の他入力として与えら
れ、このANDゲート４１ｕ，４１ｖ，４１ｗ
夫々の出力は増幅回路、反転増幅回路等からなる
ベース駆動回路４２ｕ，４２ｖ，４２ｗの夫々へ
入力され、ベース駆動回路４２ｕ，４２ｖ及び４
２ｗは夫々インバータ部１０２を構成するスイツ
チトランジスタTU₁，TU₂，TV₁，TV₂及び
TW₁，TW₂を駆動するに足るレベルのパルス信
号Pu₂〔第３図ヘ〕，₂〔第３図ト〕，Pv₂，₂及
びPw₂，₂を出力する。パルス信号Pu₂，Pv₂，
Pw₂はレベルは高くなつているがハイ，ローの変
化タイミングはANDゲート４１ｕ，４１ｖ，４
１ｗの出力信号と同様であり、₂，₂，₂
は夫々Pu₂，Pv₂，Pw₂の相補信号であり、トラ
ンジスタTU₁とTU₂，TV₁とTV₂及びTW₁と
TW₂の夫々は180°ずれた位相でオンオフされるこ
とになる。またトランジスタTU₁，TV₁，YW₁
（又はTU₂，TV₂，TW₂）は120°ずれた位相でオ
ンオフ制御されることになるが、信号Ｚは３相分
に共通しているので信号Ｚの出力がローレベルと
なることによるトランジスタTU₁，TV₁，TW₁
（又はTU₂TV₂，TW₂）のオフタイミングは一致
する。

以上のように電圧調整回路２０３はパルス発生
回路２０２が出力するパルス幅変調信号Pu₁，
Pv₁，Pw₁がハイレベルにある時間をアナログ演
算回路３１にて設定した条件に従つて減じるもの
であるので要するにこの調速制御装置からは所望
の周波数−電圧の関係を有する三相交流が得られ
る。即ち電動機１０３を所望の回転速度−トルク
特性で駆動することが可能になる。

この電圧調整回路２０３の意義について更に説
明する。パルス出力回路２８ｕ，２８ｖ，２８ｗ
の出力Pu₁等を単に増幅した信号でインバータ部
１０２のスイツチングトランジスタTU₁等を駆
動する場合はV₁又はF₁の値によつてその反復周
期、素パルス幅が変化し、従つてインバータ部１
０２の出力周波数はこれにより自由に制御される
が、出力電圧はパルス信号Pu₁等のパターンつま
りメモリ２５のデータによつて定まる一定値とな
るので、この電圧をも制御できるように電圧調整
回路２０３を設けている。

而してインバータ部１０２の出力電圧の制御は
パルスPu₁等の素パルスのデユーテイを所望電圧
に応じて変更することにより実現され得る。

メモリ２５のデータを、出力すべき電圧に対応
して設け、その電圧に応じた記憶データを読み出
すこととすれば実現可能である。しかし、この方
法によれば出力可能な電圧に対応する数のデータ
を用意する必要があり、メモリ容量の負担が大き
く、また読出し回路が複雑となる。それを回避す
るために出力可能な電圧の種類を少なくすれば出
力電圧の非連続性が問題になる。

またパルスPu₁等と、所望電圧に応じたデユー
テイ比のクロツクパルスとの論理積を用いること
が考えられるが、この場合はクロツクパルスの周
期に関連する特定の周波数がインバータ部１０２
の出力に含まれることとなり、それにより電動機
を駆動する場合には回転ムラ，特定周波数の騒音
を生じることがある。

そこでこの考え方と同様に論理積を用いるので
はあるが、特定周波数を有しないパルスを用いる
と、特定周波数のクロツクパルスとの論理積を用
いる場合のような回転ムラ、特性周波数の騒音が
生じないことになる。本発明の電圧調整回路２０
３ではこのような特性周波数を有しないパルス信
号の生成手段として乱数発生器３４及び比較器３
３を設けているのであり、操作部２０１からの入
力に関連する信号V₃のデイジタル変換値Ｘと、
乱数発生器３４が発生する乱数Ｙとを比較器３３
で比較し、その２値比較出力Ｚを前期特定周波数
を有しないパルス信号として用いるのである。第
２図の実施例では操作部２０１により₁と連動し
てV₃が変更されるが、電圧調整用に、つまりア
ナログ演算回路３１用に独立的に操作部を設ける
場合は₁と独立してV₃を変更できる。

Ｘは操作部入力によつて定まるのに対し、乱数
発生器３４出力Ｙは99〜０の数値をランダムに発
生する。比較器３３出力ＺはＸ＞Ｙでハイ，Ｘ≦
Ｙでローとなるので出力ＺはＹに応じてハイ，ロ
ーに変化する。そして乱数発生器の各数値の発生
頻度はマクロ的には均等であるからハイとなる時
間とローとなる時間との比率、つまりＸ＞Ｙとな
る時間とＸ≦Ｙとなる時間の比率は凡そＸ：100
−Ｘである。換言すれば出力Ｚのマクロ的デユー
テイ比は凡そＸ／100である。しかしこの比較器
３３出力Ｚのパルス信号の形態は乱数発生器３４
出力Ｙによつて定まるのでＹの周期はパルスごと
に異なる。

つまりマクロ的には所望のデユーテイ比を有す
るが、ミクロ的には特定周波数を有しないパルス
信号が比較器３３から得られるのである。これが
ANDゲート４１ｕ，４１ｖ，４１ｗに与えられ
て得られるパルスPu₁等との論理積は両入力とも
にハイレベルである間のみがハイレベルである信
号Pu₂等となる。

つまり、Pu₁等によつて出力周波数が定まり、
Pu₁等及びＺによつて出力電圧が定まるように制
御が成されるのであり、しかも論理積の一方の入
力の信号Ｚは乱数発生器３４出力Ｙによつて作成
されるので特定周波数の信号とはなつておらず、
インバータ出力で電動機を駆動しても回転ムラ、
特定周波数の騒音を発生することがないのであ
る。

以上の如き本発明のパルス信号発生装置によれ
ばクロツク信号の周波数入力、また数値信号が操
作入力に従つて変化するので周波数、電圧ともに
実質的に連続的に変化する出力のインバータ装置
が実現できる。従つてこのインバータ装置によつ
て交流電動機を駆動するときは、インバータ出力
を複数の周波数帯域に分けたもののように周波数
を変化させる際に帯域の境界を通過してトルクム
ラが発生する等のことがない。

また、電圧調整のために特定デユーテイ比のク
ロツクパルスとパルスPu₁等との論理積をとると
当然にこのクロツクパルスの周波数成分（基本数
のみならずその高調波成分も含まれる。これはパ
ルス数のフーリエ展開をすれば明らかである。）
がインバータ部の出力に含まれることになる。こ
れによつて駆動電動機には当該周波数の回転ムラ
が生じ、またその周波数の騒音が電動機の磁気回
路等に生じるのである。しかるところ本発明では
乱数発生器の存在により、パルスPu₁等と論理和
をとるべき比較器出力Ｚが特定周波数残分を有し
ないので、上記した回転ムラ、特定周波数の騒音
がない。

なお、本発明のパルス信号発生装置はVVVF
装置にも適用でき、この場合は電圧調整回路３１
にアナログ電圧信号入力用の操作分を独立的に設
ければよい。

【図面の簡単な説明】

図面は本発明の実施例を示すものであつて、第
１図は調速制御装置の全体的構成を略示するブロ
ツク図、第２図は本発明装置のブロツク図、第３
図イ〜トは動作説明のためのタイムチヤート、第
４図はメモリの記憶内容を示す概念図、第５図は
カウンタ制御のフローチヤート、第６図はアナロ
グ演算回路の変換特性図である。２２……Ｖ／Ｆ変換器、２３……分周器、２５
……メモリ、２７ｕ，２７ｖ，２７ｗ……カウン
タ、３１……アナログ演算回路、３２……Ａ／Ｄ
変換器、３３……比較器、３４……乱数発生器、
４１ｕ，４１ｖ，４１ｗ……ANDゲート、２０
１……操作部、２０２……パルス発生回路、２０
３……電圧調整回路。

Claims

【特許請求の範囲】１操作入力に応じた周波数のクロツク信号を発
する手段、該クロツク信号を分周する回路、該分
周回路が出力する分周信号に関連して定まるアド
レス信号にてアクセスされ、各アドレスにはパル
ス幅変調信号のパターンを規定するデータを記憶
させてあるメモリと、前記クロツク信号及びメモ
リから順次読出される前記データにて定まるパル
ス幅変調信号の発生回路と、所定入力に関連する
数値信号を発する回路と、乱数発生器と、該乱数
発生器の出力と前記数値信号とを比較する比較器
と、該比較器による比較結果に従い前記パルス幅
変調信号発生回路出力を断続的に通過せしめるゲ
ート回路とを具備することを特徴とするパルス信
号発生装置。２前記データはクロツク信号のパルス数である
特許請求の範囲第１項記載のパルス信号発生装
置。３前記パルス幅変調信号発生回路は前記メモリ
からの読出しデータに基いて定まる周期の1/3ず
つ位相がずれた信号を発生する構成としてあり、
前記ゲート回路は位相が異る前記各信号ごとに設
けてある特許請求の範囲第１項記載のパルス信号
発生装置。