JPH0634587B2 - 電圧形インバータ装置 - Google Patents
電圧形インバータ装置Info
- Publication number
- JPH0634587B2 JPH0634587B2 JP57075835A JP7583582A JPH0634587B2 JP H0634587 B2 JPH0634587 B2 JP H0634587B2 JP 57075835 A JP57075835 A JP 57075835A JP 7583582 A JP7583582 A JP 7583582A JP H0634587 B2 JPH0634587 B2 JP H0634587B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- phase
- frequency
- electrical angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明はインバータ装置に係り、特に、制御回路の簡単
化、特性および信頼性の向上を図った電圧形インバータ
装置に関する。
化、特性および信頼性の向上を図った電圧形インバータ
装置に関する。
［従来技術］ 一般に電圧形インバータの出力電圧波形は、特殊な場合
を除き、正弦波が望ましい。正弦波を得るために、従来
から種々の波形変換手段が提案されている。その一つ
に、パルス幅変調制御によって正弦波変調された波形を
出力するインバータがある。
を除き、正弦波が望ましい。正弦波を得るために、従来
から種々の波形変換手段が提案されている。その一つ
に、パルス幅変調制御によって正弦波変調された波形を
出力するインバータがある。
第１Ａ図は、このようなインバータの主回路スイッチン
をオン・オフするタイミング信号を得るための制御信号
を示す。正弦波の電圧基準信号Ｓと三角波の搬送波信号
Ｔとを比較し、第１Ｂ図に示したような主回路スイッチ
の正側スイッチをオンさせるタイミング信号と、第１Ｃ
図に示したような主回路スイッチの負側スイッチをオン
させるタイミング信号とを得る。これ等の信号を用い
て、主回路スイッチをオン・オフ制御することにより、
第１Ｄ図に示したようなパルス幅変調された出力電圧が
得られる。この変調波電圧を平均的にみた電圧は、図示
点線で示す正弦波となる。このようにして、インバータ
出力として、上記基準信号Ｓに応じた正弦波電圧が得ら
れる。
をオン・オフするタイミング信号を得るための制御信号
を示す。正弦波の電圧基準信号Ｓと三角波の搬送波信号
Ｔとを比較し、第１Ｂ図に示したような主回路スイッチ
の正側スイッチをオンさせるタイミング信号と、第１Ｃ
図に示したような主回路スイッチの負側スイッチをオン
させるタイミング信号とを得る。これ等の信号を用い
て、主回路スイッチをオン・オフ制御することにより、
第１Ｄ図に示したようなパルス幅変調された出力電圧が
得られる。この変調波電圧を平均的にみた電圧は、図示
点線で示す正弦波となる。このようにして、インバータ
出力として、上記基準信号Ｓに応じた正弦波電圧が得ら
れる。
［従来技術の問題点］ 従来の正弦波変調方式では、前述したように、正弦波電
圧基準信号と搬送三角波信号を比較するものが一般的に
用いられている。しかし、このような方式では、正弦波
電圧基準信号は単位正弦波に電圧指令値に応じた値を乗
じることにより得られるので、乗算回路を必要とする。
また、搬送三角波の周波数を一定にした場合、出力周波
数の増加につれて、（搬送周波数）／（出力周波数）の
比が小さくなる。その結果、出力周波数にうなり周波数
の影響が大きく現われる。これを抑制するため、出力周
波数と搬送周波数との間で同期をとる必要がある。さら
に、広い範囲にわたる周波数制御の場合は、出力周波数
と搬送周波数との間で同期をとる必要がある。これ等の
理由により、正弦波電圧基準信号と搬送三角波信号とを
比較する従来の正弦波変調方式のインバータでは、制御
回路の構成が非常に複雑になる欠点がある。また、主回
路スイッチをオン・オフさせるタイミング信号を得るた
めにアナログ回路を用いているので、雑音などの影響を
受け易く、高性能および高信頼性のインバータを作成す
るのが困難であった。
圧基準信号と搬送三角波信号を比較するものが一般的に
用いられている。しかし、このような方式では、正弦波
電圧基準信号は単位正弦波に電圧指令値に応じた値を乗
じることにより得られるので、乗算回路を必要とする。
また、搬送三角波の周波数を一定にした場合、出力周波
数の増加につれて、（搬送周波数）／（出力周波数）の
比が小さくなる。その結果、出力周波数にうなり周波数
の影響が大きく現われる。これを抑制するため、出力周
波数と搬送周波数との間で同期をとる必要がある。さら
に、広い範囲にわたる周波数制御の場合は、出力周波数
と搬送周波数との間で同期をとる必要がある。これ等の
理由により、正弦波電圧基準信号と搬送三角波信号とを
比較する従来の正弦波変調方式のインバータでは、制御
回路の構成が非常に複雑になる欠点がある。また、主回
路スイッチをオン・オフさせるタイミング信号を得るた
めにアナログ回路を用いているので、雑音などの影響を
受け易く、高性能および高信頼性のインバータを作成す
るのが困難であった。
［発明の目的］ 本発明は、上記した欠点および困難性を解消および軽減
するためになされたものであり、簡単な制御回路の構成
を有し、性能および信頼性の向上を図った電圧形インバ
ータ装置を提供することを目的とする。
するためになされたものであり、簡単な制御回路の構成
を有し、性能および信頼性の向上を図った電圧形インバ
ータ装置を提供することを目的とする。
［発明の構成］ 本発明は、主回路スイッチング素子をオン・オフ制御し
て、直流電圧を電圧と周波数の比が一定である多相の交
流電圧に変換する電圧形インバータ装置において、出力
したい交流電圧の各相の電圧波形を共通の一定幅で等し
く分割された複数の電気角区間に対応するアドレス信号
を、交流電圧の設定出力周波数に応じた速度で形成する
アドレス信号発生手段と、前記の各電気角区間における
２相以上である電圧波形の各相に対する電圧時間積値の
変化分を比例した値を、前記アドレス信号によって指定
される同一アドレス位置に複数ビットで記憶している波
形データ記憶手段と、この波形データ記憶手段に記憶さ
れた各相のデータを交流電圧の電気角の進行に応じて前
記アドレス信号によって順次読出す読出し手段と、クロ
ック信号を出力するクロック発生手段と、このクロック
信号を計数して、時間を積算する積算手段と、この積算
手段の出力と、前記の読出された各相の波形データとを
比較することに基づいて、前記主回路スイッチング素子
をオン・オフ制御する制御手段とを備えたことを特徴と
する電圧形インバータ装置を構成している。
て、直流電圧を電圧と周波数の比が一定である多相の交
流電圧に変換する電圧形インバータ装置において、出力
したい交流電圧の各相の電圧波形を共通の一定幅で等し
く分割された複数の電気角区間に対応するアドレス信号
を、交流電圧の設定出力周波数に応じた速度で形成する
アドレス信号発生手段と、前記の各電気角区間における
２相以上である電圧波形の各相に対する電圧時間積値の
変化分を比例した値を、前記アドレス信号によって指定
される同一アドレス位置に複数ビットで記憶している波
形データ記憶手段と、この波形データ記憶手段に記憶さ
れた各相のデータを交流電圧の電気角の進行に応じて前
記アドレス信号によって順次読出す読出し手段と、クロ
ック信号を出力するクロック発生手段と、このクロック
信号を計数して、時間を積算する積算手段と、この積算
手段の出力と、前記の読出された各相の波形データとを
比較することに基づいて、前記主回路スイッチング素子
をオン・オフ制御する制御手段とを備えたことを特徴と
する電圧形インバータ装置を構成している。
［発明の実施例］ 以下、本発明に係る電圧形インバータ装置の第一実施例
を図面に基づいて説明する。本発明は電圧時間積比較制
御を基本原理としているので、まず電圧時間積比較制御
について説明する。
を図面に基づいて説明する。本発明は電圧時間積比較制
御を基本原理としているので、まず電圧時間積比較制御
について説明する。
交流電圧の実効値がＶ０、周波数がｆ０である正弦波高
電圧の瞬時値をｅ０とすれば となる。ｅ０の電気角θ１（ｔ＝ｏ）から電気角 の電圧時間積値Ｓを求めると、 となる。ここでＶ０とｆ０との関係を一定の比率Ｋに保
つと、すなわち、電圧対周波数の比（以下Ｖ／ｆ比と称
する）が一定の正弦波交流電圧の場合には、電圧時間積
値Ｓは、 となる。（３）式からわかるように、電圧時間積値Ｓは
電圧や周波数に無関係に電気角θのみの関数で表わすこ
とができる。
電圧の瞬時値をｅ０とすれば となる。ｅ０の電気角θ１（ｔ＝ｏ）から電気角 の電圧時間積値Ｓを求めると、 となる。ここでＶ０とｆ０との関係を一定の比率Ｋに保
つと、すなわち、電圧対周波数の比（以下Ｖ／ｆ比と称
する）が一定の正弦波交流電圧の場合には、電圧時間積
値Ｓは、 となる。（３）式からわかるように、電圧時間積値Ｓは
電圧や周波数に無関係に電気角θのみの関数で表わすこ
とができる。
第２Ａ図は、Ｖ／ｆの比が一定の場合において、高い電
圧ＶＨおよび高い周波数ｆＨを有した波形の１サイクル
を示したものである。第２Ｂ図は、同様のＶ／ｆ条件に
おいて、低い電圧ＶＬおよび低い周波数ｆＬを有した波
形の１サイクルを示したものである。（３）式は、第２
Ａおよび第２Ｂ図において任意の同一電気角θの期間の
電圧時間積値である斜線部分の面積ＳＨとＳＬとが等し
いことを意味している。
圧ＶＨおよび高い周波数ｆＨを有した波形の１サイクル
を示したものである。第２Ｂ図は、同様のＶ／ｆ条件に
おいて、低い電圧ＶＬおよび低い周波数ｆＬを有した波
形の１サイクルを示したものである。（３）式は、第２
Ａおよび第２Ｂ図において任意の同一電気角θの期間の
電圧時間積値である斜線部分の面積ＳＨとＳＬとが等し
いことを意味している。
したがって、一定の直流電圧から主回路スイッチを適宜
オン・オフしてＶ／ｆ比が一定の正弦波交流出力電圧を
得る場合、出力周波数の電気角θに応じて所定の電圧時
間積値が得られるように主回路スイッチをオン・オフ制
御すれば所望の交流出力電圧波形を得ることができる。
オン・オフしてＶ／ｆ比が一定の正弦波交流出力電圧を
得る場合、出力周波数の電気角θに応じて所定の電圧時
間積値が得られるように主回路スイッチをオン・オフ制
御すれば所望の交流出力電圧波形を得ることができる。
以上の原理を土台にして、以下の説明を行う。第３Ａお
よび３Ｂ図は、本発明の第一実施例である三相電圧形イ
ンバータの構成を示した概略ブロック図である。
よび３Ｂ図は、本発明の第一実施例である三相電圧形イ
ンバータの構成を示した概略ブロック図である。
周波数設定器１０は交流出力電圧の周波数を設定するも
のであり、交流出力電圧の周波数に比例した直流電圧を
出力する。加減速制限回路１２は、周波数設定器１０に
接続され、交流出力電圧の周波数の上昇または下降の時
限を設定し、負荷の加速および減速の割合を制限するも
のである。詳しく述べると、加減速制限回路１２の出力
は、直流電圧であり、周波数設定器１０の設定出力電圧
に対して、設定した時限で変化し、最終的に上記設定出
力電圧に比例した電圧値となる。電圧−周波数変換器
（以下Ｖ／Ｆ変換器と称する）１４は、加減速制限回路
１２に接続され、加減速制限回路１２の直流出力電圧に
比例した周波数のパルスを出力し、最終的には周波数設
定器１０によって設定された周波数に比例した周波数の
パルスを出力するものである。アドレス指定用カウンタ
１６はＶ／Ｆ変換器１４に接続され、Ｖ／Ｆ変換器１４
からの出力パルスを計算する。アドレス指定用カウンタ
１６はバイナリーカウンタで構成される。ＮＡＮＤゲー
ト１８は、アドレス指定用カウンタ１６に接続され、出
力交流電圧の電気角６０゜と次の電気角６０゜との境界
を決定するもので、アドレス指定用カウンタ１６が８パ
ルス計数するごとに、８パルス目の立上りで“Ｌ”レベ
ルから“Ｈ”レベルに変化する信号を出力する。６進リ
ングカウンタ２０はＮＡＮＤゲート１８に接続され、Ｎ
ＡＮＤゲート１８の立上りパルスを計数する。リードオ
ンリーメモリー（以下ＲＯＭと称する）２２は、アドレ
ス指定用カウンタ１６に接続され、このカウンタ１６の
計数値によってアドレスが指定され、そのアドレスのデ
ータが読み出される。比較器２４は、ＲＯＭ２２の上位
４ビット出力端子に接続され、比較入力Ａ１が供給され
ている。比較器２６は、ＲＯＭ２２の下位４ビット出力
端子に接続され、比較入力Ａ２が供給されている。時間
積算用カウンタ２８は発振器３０に接続され、発振器３
０から出力される一定周期のパルスを計数し、時間を積
算する。時間積算用カウンタ２８は、バイナリカウンタ
で構成される。ワンショット回路３２は、Ｖ／Ｆ変換器
１４に接続され、アドレス指定用カウンタ１６へ送出さ
れる立上り信号に同期してワンショット信号を出力し、
時間積算用カウンタ２８をクリアして、発振器３０から
の発振パルスの計数にそなえる。すなわち、時間積算用
カウンタ２８は、ＲＯＭ２２の１アドレスごとの時間積
算を行なう。時間積算用カウンタ２８は、比較器２４，
２６に接続され、これ等の比較器２４，２６に比較入力
Ｂ１およびＢ２を供給している。比較器２４，２６は、
比較入力Ａ１とＢ１およびＡ２とＢ２との大小比較を行
なう。比較器２４，２６は、（ＲＯＭ２２の出力値）
（時間積算用カウンタ２８の積算値）すなわち（比較入
力Ａの値）（比較入力Ｂの値）であれば比較出力端子
（ＡＢ）から“Ｈ”レベル、比較出力端子（Ａ＜Ｂ）
から“Ｌ”レベルの信号を出力する。一方、（ＲＯＭ２
２の出力値）＜（時間積算用カウンタ２８の積算値）す
なわち（比較入力Ａの値）＜（比較入力Ｂの値）であれ
ば、比較器２４，２６は比較出力端子（ＡＢ）から
“Ｌ”レベル、比較出力端子（Ａ＜Ｂ）から“Ｈ”レベ
ルの信号を出力する。ＡＮＤゲート３４は、比較器２
４，２６に接続され、比較器２４，２６の比較出力端子
（Ａ＜Ｂ）から共に“Ｈ”レベルの信号が出力されてい
ることを検出し、この検出信号で時間積算用カウンタ２
８の計数停止を行ない、計数アップを防止する。これに
より時間積算用カウンタ２８は零から再び計数を始める
ことを防いでいる。分配回路３６は、６進リングカウン
タ２０と比較器２４，２６とに接続され、６進リングカ
ウンタ２０から電気角６０゜ごとにシフトする出力信号
および比較回路２４，２６から比較出力信号を入力し、
これ等の信号を組分せて分配信号を得る。第４図は、分
配回路３６の回路構成図である。図示したように分配回
路３６は、６進リングカウンタ２０からの出力Ｑ１〜Ｑ
６と比較回路２４，２６からの比較出力信号とを入力す
るＡＮＤゲート３６１〜３６12と；これ等のＡＮＤゲー
ト３６１〜３６12からの出力と６進リングカウンタ２０
からの出力Ｑ２，Ｑ４，Ｑ６とを入力し分配信号を出力
するＯＲゲート３６13〜３６14，３６15と；これ等の分
配信号を反転するインバータゲート３６16，３６17，３
６18とよりなる。ベース駆動回路３８１〜３８６は分配
回路３６に接続され、これ等の駆動回路３８１〜３８６
に接続されたトランジスタＴ１〜Ｔ６を所定の条件でス
イッチングする。トランジスタＴ１〜Ｔ６は第３Ｂ図に
示したようにブリッジ接続され、主回路スイッチ４０を
構成する。トラジスタＴ１〜Ｔ６のコレクタ・エミッタ
間に並列にダイオードＤ１〜Ｄ６が接続されている。直
流電圧線４２が主回路スイッチ４０に接続され直流電圧
ＥＤを供給する。主回路スイッチ４０は、この直流電圧
をパルス幅変調して、誘導電動機４４に正弦波三相交流
電圧を供給する。
のであり、交流出力電圧の周波数に比例した直流電圧を
出力する。加減速制限回路１２は、周波数設定器１０に
接続され、交流出力電圧の周波数の上昇または下降の時
限を設定し、負荷の加速および減速の割合を制限するも
のである。詳しく述べると、加減速制限回路１２の出力
は、直流電圧であり、周波数設定器１０の設定出力電圧
に対して、設定した時限で変化し、最終的に上記設定出
力電圧に比例した電圧値となる。電圧−周波数変換器
（以下Ｖ／Ｆ変換器と称する）１４は、加減速制限回路
１２に接続され、加減速制限回路１２の直流出力電圧に
比例した周波数のパルスを出力し、最終的には周波数設
定器１０によって設定された周波数に比例した周波数の
パルスを出力するものである。アドレス指定用カウンタ
１６はＶ／Ｆ変換器１４に接続され、Ｖ／Ｆ変換器１４
からの出力パルスを計算する。アドレス指定用カウンタ
１６はバイナリーカウンタで構成される。ＮＡＮＤゲー
ト１８は、アドレス指定用カウンタ１６に接続され、出
力交流電圧の電気角６０゜と次の電気角６０゜との境界
を決定するもので、アドレス指定用カウンタ１６が８パ
ルス計数するごとに、８パルス目の立上りで“Ｌ”レベ
ルから“Ｈ”レベルに変化する信号を出力する。６進リ
ングカウンタ２０はＮＡＮＤゲート１８に接続され、Ｎ
ＡＮＤゲート１８の立上りパルスを計数する。リードオ
ンリーメモリー（以下ＲＯＭと称する）２２は、アドレ
ス指定用カウンタ１６に接続され、このカウンタ１６の
計数値によってアドレスが指定され、そのアドレスのデ
ータが読み出される。比較器２４は、ＲＯＭ２２の上位
４ビット出力端子に接続され、比較入力Ａ１が供給され
ている。比較器２６は、ＲＯＭ２２の下位４ビット出力
端子に接続され、比較入力Ａ２が供給されている。時間
積算用カウンタ２８は発振器３０に接続され、発振器３
０から出力される一定周期のパルスを計数し、時間を積
算する。時間積算用カウンタ２８は、バイナリカウンタ
で構成される。ワンショット回路３２は、Ｖ／Ｆ変換器
１４に接続され、アドレス指定用カウンタ１６へ送出さ
れる立上り信号に同期してワンショット信号を出力し、
時間積算用カウンタ２８をクリアして、発振器３０から
の発振パルスの計数にそなえる。すなわち、時間積算用
カウンタ２８は、ＲＯＭ２２の１アドレスごとの時間積
算を行なう。時間積算用カウンタ２８は、比較器２４，
２６に接続され、これ等の比較器２４，２６に比較入力
Ｂ１およびＢ２を供給している。比較器２４，２６は、
比較入力Ａ１とＢ１およびＡ２とＢ２との大小比較を行
なう。比較器２４，２６は、（ＲＯＭ２２の出力値）
（時間積算用カウンタ２８の積算値）すなわち（比較入
力Ａの値）（比較入力Ｂの値）であれば比較出力端子
（ＡＢ）から“Ｈ”レベル、比較出力端子（Ａ＜Ｂ）
から“Ｌ”レベルの信号を出力する。一方、（ＲＯＭ２
２の出力値）＜（時間積算用カウンタ２８の積算値）す
なわち（比較入力Ａの値）＜（比較入力Ｂの値）であれ
ば、比較器２４，２６は比較出力端子（ＡＢ）から
“Ｌ”レベル、比較出力端子（Ａ＜Ｂ）から“Ｈ”レベ
ルの信号を出力する。ＡＮＤゲート３４は、比較器２
４，２６に接続され、比較器２４，２６の比較出力端子
（Ａ＜Ｂ）から共に“Ｈ”レベルの信号が出力されてい
ることを検出し、この検出信号で時間積算用カウンタ２
８の計数停止を行ない、計数アップを防止する。これに
より時間積算用カウンタ２８は零から再び計数を始める
ことを防いでいる。分配回路３６は、６進リングカウン
タ２０と比較器２４，２６とに接続され、６進リングカ
ウンタ２０から電気角６０゜ごとにシフトする出力信号
および比較回路２４，２６から比較出力信号を入力し、
これ等の信号を組分せて分配信号を得る。第４図は、分
配回路３６の回路構成図である。図示したように分配回
路３６は、６進リングカウンタ２０からの出力Ｑ１〜Ｑ
６と比較回路２４，２６からの比較出力信号とを入力す
るＡＮＤゲート３６１〜３６12と；これ等のＡＮＤゲー
ト３６１〜３６12からの出力と６進リングカウンタ２０
からの出力Ｑ２，Ｑ４，Ｑ６とを入力し分配信号を出力
するＯＲゲート３６13〜３６14，３６15と；これ等の分
配信号を反転するインバータゲート３６16，３６17，３
６18とよりなる。ベース駆動回路３８１〜３８６は分配
回路３６に接続され、これ等の駆動回路３８１〜３８６
に接続されたトランジスタＴ１〜Ｔ６を所定の条件でス
イッチングする。トランジスタＴ１〜Ｔ６は第３Ｂ図に
示したようにブリッジ接続され、主回路スイッチ４０を
構成する。トラジスタＴ１〜Ｔ６のコレクタ・エミッタ
間に並列にダイオードＤ１〜Ｄ６が接続されている。直
流電圧線４２が主回路スイッチ４０に接続され直流電圧
ＥＤを供給する。主回路スイッチ４０は、この直流電圧
をパルス幅変調して、誘導電動機４４に正弦波三相交流
電圧を供給する。
トランジスタＴ１〜Ｔ６は表１に示したような関係でオ
ン・オフ制御される。
ン・オフ制御される。
第５Ａ図は、表１の区間Ａ〜Ｆを図で示したものであ
り、第５Ｂ〜第５Ｇ図は、この区間における６進リング
カウンタ２０の出力Ｑ１〜Ｑ６のタイミングチャートで
ある。また、第５Ｈ〜第５Ｍ図は、第５Ｂ〜第５Ｇ図に
示したタイミングでベース駆動回路３８１〜３８６へ入
力される信号を示したものであり、表１に示した内容と
対応している。
り、第５Ｂ〜第５Ｇ図は、この区間における６進リング
カウンタ２０の出力Ｑ１〜Ｑ６のタイミングチャートで
ある。また、第５Ｈ〜第５Ｍ図は、第５Ｂ〜第５Ｇ図に
示したタイミングでベース駆動回路３８１〜３８６へ入
力される信号を示したものであり、表１に示した内容と
対応している。
第６図は、表１の一部をグラフで示したものである。表
１において、Ａ〜Ｆは、出力周波数を電気角６０゜ごと
に区切った制御期間である。“ＯＮ”はトランジスタを
導通状態に固定しておくことを意味し、“ＯＦＦ”はト
ランジスタを非導通状態に固定することを示す。また、
Ｓ１（θ）は電気時間積値 を示し、 はＳ１（θ）の反転値を示す。Ｓ２（θ）は電圧時間積
値 ｄθを示し、 はＳ２（θ）の反転値を示す。
１において、Ａ〜Ｆは、出力周波数を電気角６０゜ごと
に区切った制御期間である。“ＯＮ”はトランジスタを
導通状態に固定しておくことを意味し、“ＯＦＦ”はト
ランジスタを非導通状態に固定することを示す。また、
Ｓ１（θ）は電気時間積値 を示し、 はＳ１（θ）の反転値を示す。Ｓ２（θ）は電圧時間積
値 ｄθを示し、 はＳ２（θ）の反転値を示す。
たとえば、区間Ａについて、トランジスタＴ１〜Ｔ６の
オン・オフ制御を説明する。トランジスタＴ４はＯＮで
直流電源４２の負側に接続されている。トランジスタＴ
３はＯＦＦ状態である。トランジスタＴ１は電気角θに
対して電圧時間積値Ｓ１（θ）に等しくなるようにオン
・オフ制御される。これにより、第３Ｂ図のＵ−Ｖ間の
端子電圧Ｖｕ−ｖが になる。トランジスタＴ２は、Ｓ１（θ）に等しくなる
ように制御される。トランジスタＴ５は、電気角θに関
して、電圧時間積値Ｓ２（θ）に等しくなるようにオン
・オフ制御される。これによりＷ−Ｖ間の端子電圧Ｖｗ
−ｖが になる。したがってＶ−Ｗ間の端子電圧Ｖｖ−ｗは になる。トランジスタＴ６は、 に等しくなるように制御される。したがって、Ｗ−Ｕ間
の端子電圧Ｖｗ−ｕは となる。区間Ｂ〜Ｆについても同様のことが言える。そ
の結果を表２に示す。
オン・オフ制御を説明する。トランジスタＴ４はＯＮで
直流電源４２の負側に接続されている。トランジスタＴ
３はＯＦＦ状態である。トランジスタＴ１は電気角θに
対して電圧時間積値Ｓ１（θ）に等しくなるようにオン
・オフ制御される。これにより、第３Ｂ図のＵ−Ｖ間の
端子電圧Ｖｕ−ｖが になる。トランジスタＴ２は、Ｓ１（θ）に等しくなる
ように制御される。トランジスタＴ５は、電気角θに関
して、電圧時間積値Ｓ２（θ）に等しくなるようにオン
・オフ制御される。これによりＷ−Ｖ間の端子電圧Ｖｗ
−ｖが になる。したがってＶ−Ｗ間の端子電圧Ｖｖ−ｗは になる。トランジスタＴ６は、 に等しくなるように制御される。したがって、Ｗ−Ｕ間
の端子電圧Ｖｗ−ｕは となる。区間Ｂ〜Ｆについても同様のことが言える。そ
の結果を表２に示す。
第７図は、表２に基づいて描いたグラフである。第７図
からインバータ出力端子に周波数に比例した電圧値をも
つ正弦波交流電圧が得られることがわかる。
からインバータ出力端子に周波数に比例した電圧値をも
つ正弦波交流電圧が得られることがわかる。
前述したＳ１（θ）およびＳ２（θ）に関係したデータ
はＲＯＭ２２に記憶されている。ＲＯＭ２２は少なくと
も８ビットで構成されている。以下、８ビットの例で説
明する。ＲＯＭ２２の出力ビットは、上位４ビットと下
位４ビットに分け、上位４ビットにＳ１（θ）に関係し
たデータを、下位４ビットにＳ２（θ）に関係したデー
タを記憶する。記憶するデータはＳ１（θ），Ｓ
２（θ）そのもではなく第８Ａおよび第Ｂ図に示したよ
うに、電気角６０゜の区間を所定の数（本実施例では
８）で等分割し、角分割区間内での電気時間関値に比例
した値をデータとして使用する。第８Ａおよび第８Ｂ図
において、８等分された各区間のＳ１（θ）およびＳ２
（θ）の値の変化分が斜線で示されている。この変化分
に比例した値をデータとして使用する。表３は，電気角
６０゜を８等分した場合の実際のデータを示し、ＲＯＭ
２２のアドレス０〜７には１６進数１桁が記憶される。
はＲＯＭ２２に記憶されている。ＲＯＭ２２は少なくと
も８ビットで構成されている。以下、８ビットの例で説
明する。ＲＯＭ２２の出力ビットは、上位４ビットと下
位４ビットに分け、上位４ビットにＳ１（θ）に関係し
たデータを、下位４ビットにＳ２（θ）に関係したデー
タを記憶する。記憶するデータはＳ１（θ），Ｓ
２（θ）そのもではなく第８Ａおよび第Ｂ図に示したよ
うに、電気角６０゜の区間を所定の数（本実施例では
８）で等分割し、角分割区間内での電気時間関値に比例
した値をデータとして使用する。第８Ａおよび第８Ｂ図
において、８等分された各区間のＳ１（θ）およびＳ２
（θ）の値の変化分が斜線で示されている。この変化分
に比例した値をデータとして使用する。表３は，電気角
６０゜を８等分した場合の実際のデータを示し、ＲＯＭ
２２のアドレス０〜７には１６進数１桁が記憶される。
第３Ａおよび３Ｂ図に示した構成の第一実施例の動作を
第９Ａないし９Ｒ図に基づいて説明する。なお、第９Ａ
〜９Ｒ図に示したタイムチャートは区間Ａの部分に関す
るものである。第９Ａ図は区間Ａの電気角６０゜を８等
分した図である。周波数設定器１０で出力電圧の周波数
を設定すると、信号が加減速制御回路１２を介してＶ／
Ｆ変換器１４に送出される。そうしてＶ／Ｆ変換器１４
から第９Ｂ図に示したようなパルスが出力される。アド
レス指定用カウンタ１６は、このパルスを計数して第９
Ｃ図に示したように計数値を出力する。この計数値は、
ＲＯＭ２２の各アドレスを指定する。ＲＯＭ２２の各ア
ドレスが指定されると、比較器２４に第９Ｄ図に示した
データが送出され、比較器２６に第９Ｅ図に示したデー
タが送出される。一方、発振器３０から第９Ｆ図に示し
たようなクロックパルスが出力されている。このクロッ
クパルスは、時間積算用カウンタ２８で計数され、第９
Ｇ図に示した計数値を出力する。時間積算用カウンタ２
８は、計数値がＲＯＭ２２からの上位４ビット又は下位
４ビットの出力データの大きい方の値を越えた時、ＡＮ
Ｄゲート３４の出力信号によって計数を停止する。ワン
ショット回路３２は、Ｖ／Ｆ変換器１４からの立上り信
号に同期して第９Ｈ図に示したパルスを出力し、時間積
算用カウンタ２８をリセットする。比較器２４および２
６はＲＯＭ２２および時間積算用カウンタ２８からのデ
ータを比較し、第９Ｇないし９Ｌ図に示したようなパル
ス信号を出力する。分配回路３６は、比較器２４，２６
からの比較信号と６進リングカウンタ２０からのシフト
信号に基づき、第９Ｍないし９Ｒ図に示したようなトラ
ンジスタベース制御信号、ＳＧ１〜ＳＧ６をベース駆動
回路３８１〜３８６へ送出する。トランジスタベース制
御信号ＳＧ１〜ＳＧ６はベース駆動回路３８１〜３８６
で増幅された後、対応したトランジスタＴ１〜Ｔ６に供
給される。第１０Ａないし１０Ｆ図は、ベース駆動回路
３８１〜３８６から送出されるトランジスタベース駆動
信号ＤＳＧ１〜ＤＳＧ６を電気角０゜〜３６０゜に関し
て示したものである。その結果、相間に第１１Ａないし
１１Ｃ図に示したような、相間出力電圧波形が得られ
る。
第９Ａないし９Ｒ図に基づいて説明する。なお、第９Ａ
〜９Ｒ図に示したタイムチャートは区間Ａの部分に関す
るものである。第９Ａ図は区間Ａの電気角６０゜を８等
分した図である。周波数設定器１０で出力電圧の周波数
を設定すると、信号が加減速制御回路１２を介してＶ／
Ｆ変換器１４に送出される。そうしてＶ／Ｆ変換器１４
から第９Ｂ図に示したようなパルスが出力される。アド
レス指定用カウンタ１６は、このパルスを計数して第９
Ｃ図に示したように計数値を出力する。この計数値は、
ＲＯＭ２２の各アドレスを指定する。ＲＯＭ２２の各ア
ドレスが指定されると、比較器２４に第９Ｄ図に示した
データが送出され、比較器２６に第９Ｅ図に示したデー
タが送出される。一方、発振器３０から第９Ｆ図に示し
たようなクロックパルスが出力されている。このクロッ
クパルスは、時間積算用カウンタ２８で計数され、第９
Ｇ図に示した計数値を出力する。時間積算用カウンタ２
８は、計数値がＲＯＭ２２からの上位４ビット又は下位
４ビットの出力データの大きい方の値を越えた時、ＡＮ
Ｄゲート３４の出力信号によって計数を停止する。ワン
ショット回路３２は、Ｖ／Ｆ変換器１４からの立上り信
号に同期して第９Ｈ図に示したパルスを出力し、時間積
算用カウンタ２８をリセットする。比較器２４および２
６はＲＯＭ２２および時間積算用カウンタ２８からのデ
ータを比較し、第９Ｇないし９Ｌ図に示したようなパル
ス信号を出力する。分配回路３６は、比較器２４，２６
からの比較信号と６進リングカウンタ２０からのシフト
信号に基づき、第９Ｍないし９Ｒ図に示したようなトラ
ンジスタベース制御信号、ＳＧ１〜ＳＧ６をベース駆動
回路３８１〜３８６へ送出する。トランジスタベース制
御信号ＳＧ１〜ＳＧ６はベース駆動回路３８１〜３８６
で増幅された後、対応したトランジスタＴ１〜Ｔ６に供
給される。第１０Ａないし１０Ｆ図は、ベース駆動回路
３８１〜３８６から送出されるトランジスタベース駆動
信号ＤＳＧ１〜ＤＳＧ６を電気角０゜〜３６０゜に関し
て示したものである。その結果、相間に第１１Ａないし
１１Ｃ図に示したような、相間出力電圧波形が得られ
る。
［発明の変形例］ 第１２図は、本発明の第二実施例の構成を概略的に示し
たブロック図である。第３ＡおよびＢＢ図に示した第一
実施例と同一個所には同一符号を付してある。第二実施
例は電気角６０゜を１６等分し、アドレス指定用カウン
タ５２のキャリーアウト信号Ｃにより、６進リングカウ
ンタ２０の内容をシフトさせるものである。
たブロック図である。第３ＡおよびＢＢ図に示した第一
実施例と同一個所には同一符号を付してある。第二実施
例は電気角６０゜を１６等分し、アドレス指定用カウン
タ５２のキャリーアウト信号Ｃにより、６進リングカウ
ンタ２０の内容をシフトさせるものである。
第１３図は、本発明の第三実施例の構成を概略的に示し
たブロック図である。第３Ａおよび３Ｂ図に示した第一
実施例と同一箇所には同一符号を付してある。第三実施
例は、電気角６０゜を４等分し、アドレス指定用カウン
タ５２が４パルス計数するごとに、ＮＡＮＤゲート５４
により検出し、“Ｌ”レベルから“Ｈ”レベルに変化す
る信号を出力し、この信号により６進リングカウンタ２
０の内容をシフトさせるものである。
たブロック図である。第３Ａおよび３Ｂ図に示した第一
実施例と同一箇所には同一符号を付してある。第三実施
例は、電気角６０゜を４等分し、アドレス指定用カウン
タ５２が４パルス計数するごとに、ＮＡＮＤゲート５４
により検出し、“Ｌ”レベルから“Ｈ”レベルに変化す
る信号を出力し、この信号により６進リングカウンタ２
０の内容をシフトさせるものである。
なお、本発明は前期した第一ないし第三実施例に限定さ
れるものではない。たとえば、第一ないし第三実施例で
は、電気角６０゜を８，１６および４等分した例を示し
たが、任意に等分割してもよい。この場合は、その分割
数を計数するとリセットするようにアドレス指定用カウ
ンタを設計する必要がある。また、上記実施例の２つ以
上を組合せて、特定の出力周波数を境いに分割数を変更
するようにしてもよい。
れるものではない。たとえば、第一ないし第三実施例で
は、電気角６０゜を８，１６および４等分した例を示し
たが、任意に等分割してもよい。この場合は、その分割
数を計数するとリセットするようにアドレス指定用カウ
ンタを設計する必要がある。また、上記実施例の２つ以
上を組合せて、特定の出力周波数を境いに分割数を変更
するようにしてもよい。
その他本発明の要旨を逸脱しない範囲で種々変形実施で
きることは勿論である。
きることは勿論である。
［発明の効果］ 以上説明したように、本発明によれば電圧形インバータ
装置の制御回路の構成を単純化できる。制御回路は全て
デジタル回路で構成されているので、従来のアナログ回
路を含んだ制御回路と比べて、性能および信頼性が向上
する。また、試験調整が容易になり、低コストが実現で
きる。また、共通の信号で２つの関数波形の読み出し、
比較おびカウンタのリセットなどが行なわれるので、出
力電圧波形間の完全な同期がとれる。これにより、出力
波形にビートを生ずるという問題が解消される。また、
回路が単純であるので専用ＩＣ化も容易であり、マイク
ロコンピュータによるソフト化も容易にできる。
装置の制御回路の構成を単純化できる。制御回路は全て
デジタル回路で構成されているので、従来のアナログ回
路を含んだ制御回路と比べて、性能および信頼性が向上
する。また、試験調整が容易になり、低コストが実現で
きる。また、共通の信号で２つの関数波形の読み出し、
比較おびカウンタのリセットなどが行なわれるので、出
力電圧波形間の完全な同期がとれる。これにより、出力
波形にビートを生ずるという問題が解消される。また、
回路が単純であるので専用ＩＣ化も容易であり、マイク
ロコンピュータによるソフト化も容易にできる。
特に、波形データを記憶する波形データ記憶手段、例え
ばＲＯＭの各アドレスの複数の記憶ビットを多相交流の
相数に合せて分割し、分割された各複数ビット群に各相
の波形データの変化分を記憶させるようにしたので、一
度のアドレス指定で複数相のデータを同時に読み出すこ
とができ、少ないビット数で多相の波形データを記憶で
き、読み出しも短時間で行なうことができる。
ばＲＯＭの各アドレスの複数の記憶ビットを多相交流の
相数に合せて分割し、分割された各複数ビット群に各相
の波形データの変化分を記憶させるようにしたので、一
度のアドレス指定で複数相のデータを同時に読み出すこ
とができ、少ないビット数で多相の波形データを記憶で
き、読み出しも短時間で行なうことができる。
第１Ａ〜第１Ｄ図は、従来の電圧形インバータの動作を
説明するための図、第２Ａおよび第２Ｂ図は、電圧時間
積比較制御の基本原理を説明するための図、第３Ａおよ
び第３Ｂ図は、本発明の第一実施例の概略構成ブロック
図、第４図は、第３Ａ図に示した分配回路の回路図、第
５Ａ〜第５Ｍ図は、第４図の分配回路の分配動作を説明
するための図、第６図は、第３Ｂ図に示したトランジス
タＴ１〜Ｔ６のオン・オフ制御を説明するための図、第
７図は、第３Ｂ図に示したインバータ出力端子から出力
される電圧波形図、第８Ａおよび第８Ｂ図は、第３Ａ図
に示したＲＯＭに記憶されるデータを説明するための
図、第９Ａ〜第９Ｒ図、第１０Ａ〜第１０Ｆ図および第
１１Ａ〜第１１Ｃ図は、第３Ａおよび第３Ｂ図に示した
実施例の動作を説明するためのタイムチャートおよび波
形図、第１２図は本発明の第二実施例の概略構成ブロッ
ク図、第１３図は本発明の第三実施例の概略構成ブロッ
ク図である。 １４……電圧−周波数変換器、１６……アドレス指定用
カウンタ、１８……ＮＡＮＤゲート、２０……６進リン
グカウンタ、２２……リードオンリーメモリ、２４，２
６……比較器、２８……時間積算用カウンタ、３６１〜
３６12……ＡＮＤゲート、３６13〜３６15……ＯＲゲー
ト、３６16〜３６18……インバータゲート、３８１〜３
８６……ベース駆動回路、４０……主回路スイッチ。
説明するための図、第２Ａおよび第２Ｂ図は、電圧時間
積比較制御の基本原理を説明するための図、第３Ａおよ
び第３Ｂ図は、本発明の第一実施例の概略構成ブロック
図、第４図は、第３Ａ図に示した分配回路の回路図、第
５Ａ〜第５Ｍ図は、第４図の分配回路の分配動作を説明
するための図、第６図は、第３Ｂ図に示したトランジス
タＴ１〜Ｔ６のオン・オフ制御を説明するための図、第
７図は、第３Ｂ図に示したインバータ出力端子から出力
される電圧波形図、第８Ａおよび第８Ｂ図は、第３Ａ図
に示したＲＯＭに記憶されるデータを説明するための
図、第９Ａ〜第９Ｒ図、第１０Ａ〜第１０Ｆ図および第
１１Ａ〜第１１Ｃ図は、第３Ａおよび第３Ｂ図に示した
実施例の動作を説明するためのタイムチャートおよび波
形図、第１２図は本発明の第二実施例の概略構成ブロッ
ク図、第１３図は本発明の第三実施例の概略構成ブロッ
ク図である。 １４……電圧−周波数変換器、１６……アドレス指定用
カウンタ、１８……ＮＡＮＤゲート、２０……６進リン
グカウンタ、２２……リードオンリーメモリ、２４，２
６……比較器、２８……時間積算用カウンタ、３６１〜
３６12……ＡＮＤゲート、３６13〜３６15……ＯＲゲー
ト、３６16〜３６18……インバータゲート、３８１〜３
８６……ベース駆動回路、４０……主回路スイッチ。
Claims (1)
- 【請求項１】主回路スイッチング素子をオン・オフ制御
して、直流電圧を電圧と周波数の比が一定である多相の
交流電圧に変換する電圧形インバータ装置において、 出力したい交流電圧の各相の電圧波形を共通の一定幅で
等しく分割された複数の電気角区間に対応するアドレス
信号を、交流電圧の設定出力周波数に応じた速度で形成
するアドレス信号発生手段と、 前記の各電気角区間における２相以上である電圧波形の
各相に対する電圧時間積値の変化分に比例した値を、前
記アドレス信号によって指定される同一アドレス位置に
複数ビットで記憶している波形データ記憶手段と、 この波形データ記憶手段に記憶された各相のデータを交
流電圧の電気角の進行に応じて前記アドレス信号によっ
て順次読出す読出し手段と、 クロック信号を出力するクロック発生手段と、 このクロック信号を計数して、時間を積算する積算手段
と、 この積算手段の出力と、前記の読出された各相の波形デ
ータとを比較することに基づいて、前記主回路スイッチ
ング素子をオン・オフ制御する制御手段とを備えたこと
を特徴とする電圧形インバータ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075835A JPH0634587B2 (ja) | 1982-05-06 | 1982-05-06 | 電圧形インバータ装置 |
| US06/488,811 US4513362A (en) | 1982-05-06 | 1983-04-26 | Voltage inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075835A JPH0634587B2 (ja) | 1982-05-06 | 1982-05-06 | 電圧形インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58192468A JPS58192468A (ja) | 1983-11-09 |
| JPH0634587B2 true JPH0634587B2 (ja) | 1994-05-02 |
Family
ID=13587639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57075835A Expired - Lifetime JPH0634587B2 (ja) | 1982-05-06 | 1982-05-06 | 電圧形インバータ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4513362A (ja) |
| JP (1) | JPH0634587B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3333408A1 (de) * | 1983-09-15 | 1985-04-11 | Siemens Ag | Verfahren und vorrichtung zur ansteuerung der schalter eines mehrphasigen pulswechselrichters, insbesondere eines transistorwechselrichters |
| JP2510485B2 (ja) * | 1983-10-28 | 1996-06-26 | 株式会社日立製作所 | パルス幅変調インバ−タの制御装置 |
| JPS60207458A (ja) * | 1984-03-30 | 1985-10-19 | Mitsubishi Electric Corp | インバ−タの制御回路 |
| JPS60249895A (ja) * | 1984-05-25 | 1985-12-10 | Toshiba Corp | 周波数変換装置 |
| DE3579286D1 (de) * | 1984-10-19 | 1990-09-27 | Kollmorgen Corp | Regelungssysteme fuer variable reluktanzmaschinen. |
| AU590871B2 (en) * | 1985-02-19 | 1989-11-23 | Inventio Ag | Pwm inverter |
| JPS63294266A (ja) * | 1987-05-26 | 1988-11-30 | Toshiba Corp | Ｐｗｍ制御型インバ−タの制御装置 |
| JPH0793823B2 (ja) * | 1988-02-01 | 1995-10-09 | 株式会社日立製作所 | 電圧形インバータのｐｗｍ制御装置 |
| US4879640A (en) * | 1988-06-08 | 1989-11-07 | Das Pawan K | ROM driven PWM inverter |
| US4967336A (en) * | 1990-02-26 | 1990-10-30 | Motorola, Inc. | High voltage bridge interface |
| US5168439A (en) * | 1990-11-27 | 1992-12-01 | General Electric Company | Inverter control method and apparatus |
| JPH05284775A (ja) * | 1992-02-26 | 1993-10-29 | Nec Corp | モーター駆動回路 |
| JP2768206B2 (ja) * | 1993-03-30 | 1998-06-25 | 三菱電機株式会社 | インバータ装置 |
| US5600548A (en) * | 1994-08-11 | 1997-02-04 | Sundstrand Corporation | DC content control for an inverter |
| JP2004023987A (ja) * | 2002-06-20 | 2004-01-22 | Lg Electronics Inc | スイッチング回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3538420A (en) * | 1968-12-09 | 1970-11-03 | Eaton Yale & Towne | Inverter |
| US4173722A (en) * | 1978-03-14 | 1979-11-06 | Westinghouse Electric Corp. | Digital pulse generator with end-stop detection and control |
| DE2829793A1 (de) * | 1978-07-06 | 1980-01-17 | Siemens Ag | Steuersatz fuer einen stromrichter |
| JPS56107788A (en) * | 1980-01-25 | 1981-08-26 | Toshiba Corp | Voltage inverter |
| JPS56150977A (en) * | 1980-04-25 | 1981-11-21 | Toshiba Corp | Voltage type inverter |
| JPS579267A (en) * | 1980-06-17 | 1982-01-18 | Toshiba Corp | Controlling system for voltage type inverter |
| US4370702A (en) * | 1981-01-15 | 1983-01-25 | Westinghouse Electric Corp. | Microprocessor control of inverter power transistors with DC content correction |
-
1982
- 1982-05-06 JP JP57075835A patent/JPH0634587B2/ja not_active Expired - Lifetime
-
1983
- 1983-04-26 US US06/488,811 patent/US4513362A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58192468A (ja) | 1983-11-09 |
| US4513362A (en) | 1985-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727468A (en) | Digital PWM control circuit | |
| US4599685A (en) | Control circuit for power converter apparatus | |
| KR920004905B1 (ko) | Pwm 제어장치 | |
| JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
| US4513362A (en) | Voltage inverter device | |
| US4352154A (en) | Varying two phase voltages in dc to three phase converter | |
| US5309079A (en) | Digital three-phase PWM signal | |
| US4179727A (en) | Control device for a pulse-width modulated inverter | |
| US4599686A (en) | Method and apparatus for driving a transistorized polyphase pulse inverter | |
| JP2582920B2 (ja) | 直流一交流電力変換装置 | |
| JPS6332034B2 (ja) | ||
| JPH01218363A (ja) | インバータ制御装置 | |
| JPS6130479Y2 (ja) | ||
| JP2654118B2 (ja) | Ｐｗｍ制御方法 | |
| JPS59139871A (ja) | ブリツジ形３相正弦波インバ−タのパルス幅変調方式 | |
| GB2125239A (en) | A three phase supply synthesis arrangement | |
| JPH0559672B2 (ja) | ||
| JPS62268396A (ja) | 交流モ−タ給電用３相インバ−タの基準電圧形成方法及び装置 | |
| JPS6126316B2 (ja) | ||
| JPH0447553B2 (ja) | ||
| JP2001136750A (ja) | ３レベルｎｐｃインバータのｐｗｍパルス発生回路 | |
| KR830001119Y1 (ko) | 펄스폭 변조 인버터를 이용한 전동기 구동장치 | |
| JP2600460Y2 (ja) | インバータ装置 | |
| JPS6285678A (ja) | インバ−タ制御回路 | |
| JPH0642781B2 (ja) | 電圧形インバータ |