JPH05224237A - 半導体薄膜素子の製造方法 - Google Patents
半導体薄膜素子の製造方法Info
- Publication number
- JPH05224237A JPH05224237A JP2653592A JP2653592A JPH05224237A JP H05224237 A JPH05224237 A JP H05224237A JP 2653592 A JP2653592 A JP 2653592A JP 2653592 A JP2653592 A JP 2653592A JP H05224237 A JPH05224237 A JP H05224237A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- etching
- semiconductor
- semiconductor single
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 103
- 239000010410 layer Substances 0.000 claims abstract description 77
- 239000013078 crystal Substances 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000000227 grinding Methods 0.000 claims abstract description 30
- 239000012790 adhesive layer Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000007788 liquid Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 230000001668 ameliorated effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 9
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体薄膜素子の研削あるいはエッチングに
よる製造上の問題点の快決及び生産性の向上に関する。 【構成】 半導体単結晶基板１上に絶縁層２、集積回路
を形成した半導体単結晶薄膜層３、素子平坦化層４、接
着層５、担体層６の順に構成された半導体基板７から、
前記半導体単結晶基板１を適当量研削した後、異方性エ
ッチングにより、前記研削残りの半導体単結晶基板１を
除去し、半導体薄膜素子７を形成する半導体薄膜素子の
製造方法である。 【効果】 研削によりエッチングにかかる時間が短縮で
きるので、外周部の接着剤の剥離が大幅に少なくなる。
これと同時に、集積回路を形成する半導体製造行程に於
て半導体単結晶基板のエッチング面に不均一に付着ある
いは形成された種々の薄膜を除去し、半導体単結晶基板
のエッチング面を均一な状態にすることができるためエ
ッチングムラを改善することができる。
よる製造上の問題点の快決及び生産性の向上に関する。 【構成】 半導体単結晶基板１上に絶縁層２、集積回路
を形成した半導体単結晶薄膜層３、素子平坦化層４、接
着層５、担体層６の順に構成された半導体基板７から、
前記半導体単結晶基板１を適当量研削した後、異方性エ
ッチングにより、前記研削残りの半導体単結晶基板１を
除去し、半導体薄膜素子７を形成する半導体薄膜素子の
製造方法である。 【効果】 研削によりエッチングにかかる時間が短縮で
きるので、外周部の接着剤の剥離が大幅に少なくなる。
これと同時に、集積回路を形成する半導体製造行程に於
て半導体単結晶基板のエッチング面に不均一に付着ある
いは形成された種々の薄膜を除去し、半導体単結晶基板
のエッチング面を均一な状態にすることができるためエ
ッチングムラを改善することができる。
Description
【０００１】
【産業上の利用分野】この発明は、主として直視型表示
装置や投影型表示装置に用いられる平板型光弁装置、例
えばアクティブマトリクス液晶表示装置に組み込まれる
半導体薄膜素子の製造方法に関する。
装置や投影型表示装置に用いられる平板型光弁装置、例
えばアクティブマトリクス液晶表示装置に組み込まれる
半導体薄膜素子の製造方法に関する。
【０００２】
【従来の技術】上記アクティブマトリクス液晶表示装置
に組み込まれる半導体薄膜素子の従来の製造方法を説明
する。図２に示すように半導体単結晶基板１上に絶縁層
２、集積回路からなる半導体単結晶薄膜層３、素子平坦
化層４、接着層５、担体層６の順に構成された半導体基
板７の半導体単結晶基板１を研削あるいはエッチングに
より除去し、半導体薄膜素子８を形成する。絶縁層２は
研削の終点検出あるいはエッチングの停止層として用い
ている。
に組み込まれる半導体薄膜素子の従来の製造方法を説明
する。図２に示すように半導体単結晶基板１上に絶縁層
２、集積回路からなる半導体単結晶薄膜層３、素子平坦
化層４、接着層５、担体層６の順に構成された半導体基
板７の半導体単結晶基板１を研削あるいはエッチングに
より除去し、半導体薄膜素子８を形成する。絶縁層２は
研削の終点検出あるいはエッチングの停止層として用い
ている。
【０００３】
【発明が解決しようとする課題】しかし、従来の製造方
法で半導体単結晶基板を除去する際には、研削あるいは
エッチングにより行う場合においてそれぞれ下述のよう
な問題点がある。従来の製造方法で研削により半導体単
結晶基板を除去する場合を図３に示す。図３（Ａ）は半
導体単結晶基板１上に絶縁層２、集積回路からなる半導
体単結晶薄膜層３、素子平坦化層４、接着層５、担体層
６の順に構成された半導体基板７の担体層６を研削支持
板１３に真空吸着により取り付けた図であり、接着層５
や素子平坦化層４の厚みムラにより半導体基板７がうね
っている状態である。この状態から半導体単結晶基板１
を研削すると図３（Ｂ）の状態で研削が終了するので、
研削残りが生じてしまう。
法で半導体単結晶基板を除去する際には、研削あるいは
エッチングにより行う場合においてそれぞれ下述のよう
な問題点がある。従来の製造方法で研削により半導体単
結晶基板を除去する場合を図３に示す。図３（Ａ）は半
導体単結晶基板１上に絶縁層２、集積回路からなる半導
体単結晶薄膜層３、素子平坦化層４、接着層５、担体層
６の順に構成された半導体基板７の担体層６を研削支持
板１３に真空吸着により取り付けた図であり、接着層５
や素子平坦化層４の厚みムラにより半導体基板７がうね
っている状態である。この状態から半導体単結晶基板１
を研削すると図３（Ｂ）の状態で研削が終了するので、
研削残りが生じてしまう。
【０００４】このため、絶縁層２を終点検出に利用する
には絶縁層面を極めて平坦にする必要があり、素子平坦
化層４や接着層５の厚みムラを無くすのはもちろんのこ
と、全ての層において均一性が要求され、製造上困難で
ある。また、図３（Ｂ）の半導体単結晶基板１が極めて
平坦である時も研削量が増すにしたがって、接着層５に
機械的ダメージを与え半導体単結晶薄膜層３の集積回路
を破壊したり、素子平坦化層４が接着層５から剥離して
しまう極めて重大な問題点がある。
には絶縁層面を極めて平坦にする必要があり、素子平坦
化層４や接着層５の厚みムラを無くすのはもちろんのこ
と、全ての層において均一性が要求され、製造上困難で
ある。また、図３（Ｂ）の半導体単結晶基板１が極めて
平坦である時も研削量が増すにしたがって、接着層５に
機械的ダメージを与え半導体単結晶薄膜層３の集積回路
を破壊したり、素子平坦化層４が接着層５から剥離して
しまう極めて重大な問題点がある。
【０００５】次に、従来の製造方法で異方性エッチング
により半導体単結晶基板を除去する場合を図４に示す。
図４（Ａ）は半導体単結晶基板１上に絶縁層２、集積回
路からなる半導体単結晶薄膜層３、素子平坦化層４、接
着層５、担体層６の順に構成された半導体基板７であ
る。通常使用される半導体単結晶基板１は５２５μｍの
厚みがあり、これを異方性エッチングにより除去する場
合は、例えば１．０μｍ／ｍｉｎ程度のエッチングレー
トをもつエッチング液を用いた場合５２５ｍｉｎ程度の
長時間を要する。上記長時間のエッチングは生産性が悪
いばかりか、接着層５が極めて耐薬品性の優れた接着剤
で形成されていたとしても半導体単結晶基板１が薄くな
るにしたがって素子平坦化層４と接着層５の間に剥離９
を生じる。
により半導体単結晶基板を除去する場合を図４に示す。
図４（Ａ）は半導体単結晶基板１上に絶縁層２、集積回
路からなる半導体単結晶薄膜層３、素子平坦化層４、接
着層５、担体層６の順に構成された半導体基板７であ
る。通常使用される半導体単結晶基板１は５２５μｍの
厚みがあり、これを異方性エッチングにより除去する場
合は、例えば１．０μｍ／ｍｉｎ程度のエッチングレー
トをもつエッチング液を用いた場合５２５ｍｉｎ程度の
長時間を要する。上記長時間のエッチングは生産性が悪
いばかりか、接着層５が極めて耐薬品性の優れた接着剤
で形成されていたとしても半導体単結晶基板１が薄くな
るにしたがって素子平坦化層４と接着層５の間に剥離９
を生じる。
【０００６】すなわち、半導体基板７の外周部分の接着
層５に図４（Ｂ）のように半導体単結晶基板１の異方性
エッチングの進行１０とともに剥離９を生じる。図４
（Ｃ）は絶縁層２により異方性エッチングが停止した図
であり、外周部の剥離９がさらに拡大し、集積回路から
なる半導体単結晶薄膜層３の有効スペース１１を図４
（Ｃ）の限られた範囲にしてしまっている。また、エッ
チング時間を短縮するために高温でエッチングを行うと
図４（Ｄ）のようにさらに外周部の剥離９が大きくな
る。
層５に図４（Ｂ）のように半導体単結晶基板１の異方性
エッチングの進行１０とともに剥離９を生じる。図４
（Ｃ）は絶縁層２により異方性エッチングが停止した図
であり、外周部の剥離９がさらに拡大し、集積回路から
なる半導体単結晶薄膜層３の有効スペース１１を図４
（Ｃ）の限られた範囲にしてしまっている。また、エッ
チング時間を短縮するために高温でエッチングを行うと
図４（Ｄ）のようにさらに外周部の剥離９が大きくな
る。
【０００７】実際にエッチングにより半導体単結晶基板
１を除去する場合には集積回路を形成する半導体製造行
程に於て種々の薄膜が半導体単結晶基板の裏面に不均一
に付着あるいは形成される図４（Ａ）の裏面膜１２が原
因で、半導体単結晶基板１のエッチングムラを生じる。
上記エッチングムラはエッチングの停止層として用いる
絶縁層２にムラを生じて、例えば投影型表示装置に用い
られる平板型光弁装置に使用する場合に表示ムラを生じ
る。上記エッチングムラがひどい場合には絶縁層２でエ
ッチングが停止できずに集積回路からなる半導体単結晶
薄膜層３を破壊してしまうこともある。
１を除去する場合には集積回路を形成する半導体製造行
程に於て種々の薄膜が半導体単結晶基板の裏面に不均一
に付着あるいは形成される図４（Ａ）の裏面膜１２が原
因で、半導体単結晶基板１のエッチングムラを生じる。
上記エッチングムラはエッチングの停止層として用いる
絶縁層２にムラを生じて、例えば投影型表示装置に用い
られる平板型光弁装置に使用する場合に表示ムラを生じ
る。上記エッチングムラがひどい場合には絶縁層２でエ
ッチングが停止できずに集積回路からなる半導体単結晶
薄膜層３を破壊してしまうこともある。
【０００８】上記のように半導体単結晶基板上に絶縁
層、集積回路からなる半導体単結晶薄膜層、素子平坦化
層、接着層、担体層の順に構成された半導体基板の半導
体単結晶基板を研削あるいはエッチングにより除去する
ことにより生じる不具合を改善することを目的とする。
また、上述の研削あるいはエッチングにより除去するこ
とにより生じる不具合の改善にくわえて、生産性を向上
させることを第二の目的とする。
層、集積回路からなる半導体単結晶薄膜層、素子平坦化
層、接着層、担体層の順に構成された半導体基板の半導
体単結晶基板を研削あるいはエッチングにより除去する
ことにより生じる不具合を改善することを目的とする。
また、上述の研削あるいはエッチングにより除去するこ
とにより生じる不具合の改善にくわえて、生産性を向上
させることを第二の目的とする。
【０００９】
【課題を解決するための手段と作用】上記課題を解決す
るために、半導体単結晶基板上に絶縁層、集積回路から
なる半導体単結晶薄膜層、素子平坦化層、接着層、担体
層の順に構成された半導体基板を、前記半導体単結晶基
板の一部を残して研削した後、異方性エッチングにより
前記研削残りの半導体単結晶基板を除去し、半導体薄膜
素子を形成する。上記適当量の研削により、エッチング
時間を短縮できることにより、外周部の接着層の剥離を
少なくすると共に、集積回路を形成する半導体製造行程
に於て半導体単結晶基板のエッチング面に不均一に付着
あるいは形成された種々の薄膜を除去し、半導体単結晶
基板のエッチング面を均一な状態にすることができるた
めエッチングムラを改善することができる。
るために、半導体単結晶基板上に絶縁層、集積回路から
なる半導体単結晶薄膜層、素子平坦化層、接着層、担体
層の順に構成された半導体基板を、前記半導体単結晶基
板の一部を残して研削した後、異方性エッチングにより
前記研削残りの半導体単結晶基板を除去し、半導体薄膜
素子を形成する。上記適当量の研削により、エッチング
時間を短縮できることにより、外周部の接着層の剥離を
少なくすると共に、集積回路を形成する半導体製造行程
に於て半導体単結晶基板のエッチング面に不均一に付着
あるいは形成された種々の薄膜を除去し、半導体単結晶
基板のエッチング面を均一な状態にすることができるた
めエッチングムラを改善することができる。
【００１０】上記の半導体薄膜素子の製造方法に加えて
半導体薄膜素子の要求に応じて下述の製造方法を選択で
きる。半導体単結晶基板の研削後の異方性エッチング工
程で、エッチング液を２種類以上用いることにより、例
えば、エッチング開始時にまず半導体単結晶基板のエッ
チングレートＸと絶縁層のエッチングレートＹとの比率
Ｘ／Ｙを考えずにエッチングレートの高いエッチング液
を用いて、その後エッチング終了前にエッチングレート
を考えずにエッチングレートの比率Ｘ／Ｙの高いものを
用いて、絶縁層をより確実に保護し絶縁層のエッチング
ムラを減らすと同時に生産性を向上させることができ
る。
半導体薄膜素子の要求に応じて下述の製造方法を選択で
きる。半導体単結晶基板の研削後の異方性エッチング工
程で、エッチング液を２種類以上用いることにより、例
えば、エッチング開始時にまず半導体単結晶基板のエッ
チングレートＸと絶縁層のエッチングレートＹとの比率
Ｘ／Ｙを考えずにエッチングレートの高いエッチング液
を用いて、その後エッチング終了前にエッチングレート
を考えずにエッチングレートの比率Ｘ／Ｙの高いものを
用いて、絶縁層をより確実に保護し絶縁層のエッチング
ムラを減らすと同時に生産性を向上させることができ
る。
【００１１】また、半導体単結晶基板の研削後のエッチ
ング工程で、エッチング開始時に一般的にエッチングレ
ートの高い高温でエッチングを行い、その後低温でエッ
チングを行うことにより、半導体単結晶基板が薄くなっ
た時に高温エッチングにより増す外周からの接着層の剥
離を少なくし、かつ生産性を向上できる。
ング工程で、エッチング開始時に一般的にエッチングレ
ートの高い高温でエッチングを行い、その後低温でエッ
チングを行うことにより、半導体単結晶基板が薄くなっ
た時に高温エッチングにより増す外周からの接着層の剥
離を少なくし、かつ生産性を向上できる。
【００１２】
（実施例１）以下に、この発明の実施例を図に基づいて
説明する。図１は本発明の半導体薄膜素子の製造方法の
断面図であり、図１（Ａ）はシリコンからなる半導体単
結晶基板１上にシリコン酸化膜からなる絶縁層２、シリ
コン上に半導体微細加工技術により集積回路を形成した
半導体単結晶薄膜層３、透明保護膜を塗布し焼成した素
子平坦化層４、接着層５、ガラスからなる担体層６の順
に構成された半導体基板７を研削支持板１３に取りつけ
た図である。図１（Ｂ）は前記半導体単結晶基板１の厚
みに対し８０％グラインド研削した図であり、図１
（Ｃ）はさらに異方性エッチングにより、前記研削残り
の半導体単結晶基板を除去し、半導体薄膜素子７を形成
した図を示している。
説明する。図１は本発明の半導体薄膜素子の製造方法の
断面図であり、図１（Ａ）はシリコンからなる半導体単
結晶基板１上にシリコン酸化膜からなる絶縁層２、シリ
コン上に半導体微細加工技術により集積回路を形成した
半導体単結晶薄膜層３、透明保護膜を塗布し焼成した素
子平坦化層４、接着層５、ガラスからなる担体層６の順
に構成された半導体基板７を研削支持板１３に取りつけ
た図である。図１（Ｂ）は前記半導体単結晶基板１の厚
みに対し８０％グラインド研削した図であり、図１
（Ｃ）はさらに異方性エッチングにより、前記研削残り
の半導体単結晶基板を除去し、半導体薄膜素子７を形成
した図を示している。
【００１３】半導体単結晶基板１の研削工程で、ここで
は、グラインド研削を用いたがそのほかにラッピング、
ポリッシング、化学的研削、あるいはその組合せ等によ
り研削できる。半導体単結晶基板１の研削後のエッチン
グ工程で、ここでは異方性エッチング液は水酸化カリウ
ム水溶液を使用したが、この場合半導体単結晶基板１の
エッチングレートが絶縁層２のエッチングレートの１０
０倍程度であり、半導体単結晶基板１のエッチングレー
トが絶縁層２のエッチングレートの２０倍以上である異
方性エッチング液を用いて絶縁層２を保護することがで
きる。
は、グラインド研削を用いたがそのほかにラッピング、
ポリッシング、化学的研削、あるいはその組合せ等によ
り研削できる。半導体単結晶基板１の研削後のエッチン
グ工程で、ここでは異方性エッチング液は水酸化カリウ
ム水溶液を使用したが、この場合半導体単結晶基板１の
エッチングレートが絶縁層２のエッチングレートの１０
０倍程度であり、半導体単結晶基板１のエッチングレー
トが絶縁層２のエッチングレートの２０倍以上である異
方性エッチング液を用いて絶縁層２を保護することがで
きる。
【００１４】（実施例２）また実施例１のエッチング工
程において、エッチング液を２種類以上用いることによ
り、例えば、エッチング開始時にまず半導体単結晶基板
１のエッチングレートＸと絶縁層２のエッチングレート
Ｙとの比率Ｘ／Ｙを考えずにエッチングレートの高いエ
ッチング液例えば３５％濃度の水酸化カリウム水溶液を
常温（この場合はエッチングレートは１．０μｍ／ｍｉ
ｎ程度でエッチングレートの比率Ｘ／Ｙは１００程度で
ある）で用いて、その後エッチング終了前にエッチング
レートを考えずにエッチングレートの比率Ｘ／Ｙの高い
もの、例えばエチレンジアミンピロカテコール水溶液
（この場合エッチングレートは０．５μｍ／ｍｉｎ程度
でエッチングレートの比率Ｘ／Ｙは３００程度である）
を常温で用いて、エッチング停止層である絶縁層２をよ
り確実に保護し絶縁層２のエッチングムラを減らすと同
時に生産性を向上させることができる。
程において、エッチング液を２種類以上用いることによ
り、例えば、エッチング開始時にまず半導体単結晶基板
１のエッチングレートＸと絶縁層２のエッチングレート
Ｙとの比率Ｘ／Ｙを考えずにエッチングレートの高いエ
ッチング液例えば３５％濃度の水酸化カリウム水溶液を
常温（この場合はエッチングレートは１．０μｍ／ｍｉ
ｎ程度でエッチングレートの比率Ｘ／Ｙは１００程度で
ある）で用いて、その後エッチング終了前にエッチング
レートを考えずにエッチングレートの比率Ｘ／Ｙの高い
もの、例えばエチレンジアミンピロカテコール水溶液
（この場合エッチングレートは０．５μｍ／ｍｉｎ程度
でエッチングレートの比率Ｘ／Ｙは３００程度である）
を常温で用いて、エッチング停止層である絶縁層２をよ
り確実に保護し絶縁層２のエッチングムラを減らすと同
時に生産性を向上させることができる。
【００１５】（実施例３）さらに、実施例１または実施
例２のエッチング工程においてエッチング開始時に一般
的にエッチングレートの高い高温でエッチングを行い、
例えば３５％濃度の水酸化カリウム水溶液を９０゜Ｃ
（この場合はエッチングレートは２．０μｍ／ｍｉｎ程
度で常温の２倍であり、エッチングレートの比率Ｘ／Ｙ
は１００程度である）その後残りの数十μｍを常温でエ
ッチングを行うことにより、半導体単結晶基板１が薄く
なった時に生じる外周からの接着層５の剥離を防止しつ
つ生産性を向上させることができる。
例２のエッチング工程においてエッチング開始時に一般
的にエッチングレートの高い高温でエッチングを行い、
例えば３５％濃度の水酸化カリウム水溶液を９０゜Ｃ
（この場合はエッチングレートは２．０μｍ／ｍｉｎ程
度で常温の２倍であり、エッチングレートの比率Ｘ／Ｙ
は１００程度である）その後残りの数十μｍを常温でエ
ッチングを行うことにより、半導体単結晶基板１が薄く
なった時に生じる外周からの接着層５の剥離を防止しつ
つ生産性を向上させることができる。
【００１６】
【発明の効果】この発明は、以上説明したように半導体
単結晶基板上に絶縁層、集積回路からなる半導体単結晶
薄膜層、素子平坦化層、接着層、担体層の順に構成され
た半導体基板を、前記半導体単結晶基板の一部を残して
研削した後、異方性エッチングにより前記研削残りの半
導体単結晶基板を除去し、半導体薄膜素子を形成する製
造方法であるのでエッチングにかかる時間が短縮でき、
外周部の接着剤の剥離が大幅に少なくなる。これと同時
に、集積回路を形成する半導体製造行程に於て半導体単
結晶基板のエッチング面に不均一に付着あるいは形成さ
れた種々の薄膜を除去し、半導体単結晶基板のエッチン
グ面を均一な状態にすることができ、このためエッチン
グムラを改善することができる。
単結晶基板上に絶縁層、集積回路からなる半導体単結晶
薄膜層、素子平坦化層、接着層、担体層の順に構成され
た半導体基板を、前記半導体単結晶基板の一部を残して
研削した後、異方性エッチングにより前記研削残りの半
導体単結晶基板を除去し、半導体薄膜素子を形成する製
造方法であるのでエッチングにかかる時間が短縮でき、
外周部の接着剤の剥離が大幅に少なくなる。これと同時
に、集積回路を形成する半導体製造行程に於て半導体単
結晶基板のエッチング面に不均一に付着あるいは形成さ
れた種々の薄膜を除去し、半導体単結晶基板のエッチン
グ面を均一な状態にすることができ、このためエッチン
グムラを改善することができる。
【００１７】外周部の剥離を少なくすることは、集積回
路からなる半導体単結晶薄膜層の有効スペースを大きく
する効果がある。また、半導体単結晶基板のエッチング
ムラを改善することは、エッチング停止層である絶縁層
の厚みムラを減らし、例えばアクティブマトリクス液晶
表示装置に組み込まれる半導体薄膜素子として用いる場
合の表示ムラの改善になる。
路からなる半導体単結晶薄膜層の有効スペースを大きく
する効果がある。また、半導体単結晶基板のエッチング
ムラを改善することは、エッチング停止層である絶縁層
の厚みムラを減らし、例えばアクティブマトリクス液晶
表示装置に組み込まれる半導体薄膜素子として用いる場
合の表示ムラの改善になる。
【００１８】半導体単結晶基板の研削後のエッチング工
程で、エッチング液を２種類以上用いることにより、例
えば、エッチング開始時にまず半導体単結晶基板のエッ
チングレートＸと絶縁層のエッチングレートＹとの比率
Ｘ／Ｙを考えずにエッチングレートの高いエッチング液
を用いて、その後エッチング終了前にエッチングレート
の比率Ｘ／Ｙの高いものを用いて、絶縁層をより確実に
保護し絶縁層の厚みムラ（エッチングムラ）を殆ど無く
すと同時に生産性を向上できる。
程で、エッチング液を２種類以上用いることにより、例
えば、エッチング開始時にまず半導体単結晶基板のエッ
チングレートＸと絶縁層のエッチングレートＹとの比率
Ｘ／Ｙを考えずにエッチングレートの高いエッチング液
を用いて、その後エッチング終了前にエッチングレート
の比率Ｘ／Ｙの高いものを用いて、絶縁層をより確実に
保護し絶縁層の厚みムラ（エッチングムラ）を殆ど無く
すと同時に生産性を向上できる。
【００１９】また、半導体単結晶基板の研削後のエッチ
ング工程で、エッチング開始時に一般的にエッチングレ
ートの高い高温でエッチングを行い、その後低温でエッ
チングを行うことにより、半導体単結晶基板が薄くなっ
た時に高温エッチングにより増す外周からの接着層の剥
離を抑えたまま生産性を向上できる。
ング工程で、エッチング開始時に一般的にエッチングレ
ートの高い高温でエッチングを行い、その後低温でエッ
チングを行うことにより、半導体単結晶基板が薄くなっ
た時に高温エッチングにより増す外周からの接着層の剥
離を抑えたまま生産性を向上できる。
【図１】本発明の半導体薄膜素子の製造方法の断面図を
示した説明図である。
示した説明図である。
【図２】従来の半導体薄膜素子の製造方法の断面図を示
した説明図である。
した説明図である。
【図３】従来の半導体薄膜素子の製造方法のうち研削に
よる製造方法の断面図を示した説明図である。
よる製造方法の断面図を示した説明図である。
【図４】従来の半導体薄膜素子の製造方法のうちエッチ
ングによる製造方法の断面図を示した説明図である。
ングによる製造方法の断面図を示した説明図である。
１ 半導体単結晶基板 ２ 絶縁層 ３ 集積回路を形成した半導体単結晶薄膜層 ４ 素子平坦化層 ５ 接着層 ６ 担体層 ７ 半導体基板 ８ 半導体薄膜素子 ９ 外周部の剥離 １０ 異方性エッチングの進行 １１ 半導体単結晶薄膜層の有効スペース １２ 裏面膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 (72)発明者 松下 克樹 東京都江東区亀戸６丁目31番１号 セイコ ー電子工業株式会社内 (72)発明者 高野 隆一 東京都江東区亀戸６丁目31番１号 セイコ ー電子工業株式会社内
Claims (3)
- 【請求項１】 絶縁層と集積回路からなる半導体単結晶
薄膜層と素子平坦化層と接着層と担体層とを有する半導
体薄膜素子の製造方法において、半導体単結晶基板上に
絶縁層、集積回路からなる半導体単結晶薄膜層、素子平
坦化層、接着層、担体層の順に構成された半導体基板か
ら、前記半導体単結晶基板の一部を残して研削した後、
異方性エッチングにより前記研削残りの半導体単結晶基
板を除去することを特徴とする半導体薄膜素子の製造方
法。 - 【請求項２】 異方性エッチング液を少なくとも２種類
以上用いることを特徴とする請求項１記載の半導体薄膜
素子の製造方法。 - 【請求項３】 半導体単結晶基板を除去する異方性エッ
チング液の温度を２種類以上用いることを特徴とする請
求項１または請求項２記載の半導体薄膜素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2653592A JPH05224237A (ja) | 1992-02-13 | 1992-02-13 | 半導体薄膜素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2653592A JPH05224237A (ja) | 1992-02-13 | 1992-02-13 | 半導体薄膜素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05224237A true JPH05224237A (ja) | 1993-09-03 |
Family
ID=12196189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2653592A Pending JPH05224237A (ja) | 1992-02-13 | 1992-02-13 | 半導体薄膜素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05224237A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873010A (en) * | 1984-04-28 | 1989-10-10 | Toda Kogyo Corp. | Spindle-like magnetic iron oxide particles and process for producing the same |
-
1992
- 1992-02-13 JP JP2653592A patent/JPH05224237A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873010A (en) * | 1984-04-28 | 1989-10-10 | Toda Kogyo Corp. | Spindle-like magnetic iron oxide particles and process for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3352896B2 (ja) | 貼り合わせ基板の作製方法 | |
| KR20020093138A (ko) | 반도체 웨이퍼의 박형화 방법 및 박형 반도체 웨이퍼 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| CN116504609B (zh) | 一种翘曲晶圆应力消除方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPS5854316A (ja) | 液晶表示装置の製造方法 | |
| JP2000040677A (ja) | 半導体素子の製造方法 | |
| JPH05224237A (ja) | 半導体薄膜素子の製造方法 | |
| JP3646640B2 (ja) | シリコンウェーハのエッジ部保護方法 | |
| JP2004077640A (ja) | 液晶表示素子の製造方法およびその装置 | |
| CN104603910A (zh) | Soi晶圆的制造方法 | |
| JPS6412543A (en) | Manufacture of semiconductor device | |
| US20020093086A1 (en) | Semiconductor wafer backside grinding apparatus and method | |
| US20070259509A1 (en) | Method of thinning a wafer | |
| JPS61158145A (ja) | 半導体基板の加工方法 | |
| JP3430499B2 (ja) | 半導体ウェ−ハおよびその製造方法 | |
| JPH08274286A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JP2002072905A (ja) | 薄膜積層デバイスの製造方法および液晶表示素子の製造方法 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH04162630A (ja) | 半導体基板 | |
| JPH10256200A (ja) | 半導体基板およびその製造方法 | |
| JPH05226312A (ja) | 半導体薄膜素子の製造方法 | |
| JP2003273052A (ja) | 裏面研削方法及び半導体装置の製造方法 | |
| JPH05283515A (ja) | 半導体装置製造方法 |