JPH05224891A - 演算回路 - Google Patents
演算回路Info
- Publication number
- JPH05224891A JPH05224891A JP2795292A JP2795292A JPH05224891A JP H05224891 A JPH05224891 A JP H05224891A JP 2795292 A JP2795292 A JP 2795292A JP 2795292 A JP2795292 A JP 2795292A JP H05224891 A JPH05224891 A JP H05224891A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- register
- shifter
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000009466 transformation Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 所定の一次変換の計算を行う演算回路を小規
模で簡単な構成によって実現する。 【構成】 シフタ２が生成したビットシフト数が互いに
異なる複数のデータを、加算器ｄ１５によって加算処理
した後、その結果をフィードバックさせそのループ中に
あるレジスタｈ１０に一時記憶し、前記レジスタｈ１０
の記憶内容とそのクロック時での前記加算器ｄ１５の出
力とを加算処理することで所定の一次変換式の計算を行
う演算回路を小規模で簡単な構成によって実現できる。
模で簡単な構成によって実現する。 【構成】 シフタ２が生成したビットシフト数が互いに
異なる複数のデータを、加算器ｄ１５によって加算処理
した後、その結果をフィードバックさせそのループ中に
あるレジスタｈ１０に一時記憶し、前記レジスタｈ１０
の記憶内容とそのクロック時での前記加算器ｄ１５の出
力とを加算処理することで所定の一次変換式の計算を行
う演算回路を小規模で簡単な構成によって実現できる。
Description
【０００１】
【産業上の利用分野】この発明は所定の計算式で表され
る乗算及び加算を行う演算回路に関するものである。
る乗算及び加算を行う演算回路に関するものである。
【０００２】
【従来の技術】従来から所定の乗算及び加算を行う数値
演算回路が様々な装置に応用されている。例えば、ディ
ジタルの色データ（一般的にはＲＧＢといわれている）
から所定の一次変換式によって輝度色差データ（一般的
にはＹＵＶといわれている）を形成する装置あるいはそ
の逆変換を行う装置が開発され、広くテレビジョンなど
に利用されている。
演算回路が様々な装置に応用されている。例えば、ディ
ジタルの色データ（一般的にはＲＧＢといわれている）
から所定の一次変換式によって輝度色差データ（一般的
にはＹＵＶといわれている）を形成する装置あるいはそ
の逆変換を行う装置が開発され、広くテレビジョンなど
に利用されている。
【０００３】その計算式の例を示すと、 Ｙ＝ ０．２９９＊Ｒ＋０．５８７＊Ｇ＋０．１１４＊Ｂ Ｕ＝−０．１６９＊Ｒ−０．３３２＊Ｇ＋０．５＊Ｂ Ｖ＝ ０．５＊Ｒ −０．４１９＊Ｇ＋０．０８１＊Ｂ 〔Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（輝度）、Ｕ（色
差）、Ｖ（色差）〕 また、この３式を解くことによってＲ、Ｇ、ＢをＹ、
Ｕ、Ｖによって表すことができるがここでは省略する。
差）、Ｖ（色差）〕 また、この３式を解くことによってＲ、Ｇ、ＢをＹ、
Ｕ、Ｖによって表すことができるがここでは省略する。
【０００４】この３つの計算式を実現するＲ、Ｇ、Ｂの
各データからＹ、Ｕ、Ｖの各データを算出する回路が特
開平２−１２２７８５に提案されている。この回路は複
数個の乗算器と加算器とを組み合わせて構築されてい
る。
各データからＹ、Ｕ、Ｖの各データを算出する回路が特
開平２−１２２７８５に提案されている。この回路は複
数個の乗算器と加算器とを組み合わせて構築されてい
る。
【０００５】
【発明が解決しようとする課題】一般的に乗算器が存在
する回路は大型でかつ複雑なものとなる。まして上記の
例では、少なくとも３つの乗算器が必要となるのでその
回路は更に大規模なものとなる。
する回路は大型でかつ複雑なものとなる。まして上記の
例では、少なくとも３つの乗算器が必要となるのでその
回路は更に大規模なものとなる。
【０００６】この発明はこのような問題点を鑑みて為さ
れたもので、乗算を行う演算回路を乗算器を用いずシフ
タ及び少数の加算器とフィードバックループによって実
現することで、小規模でかつ簡単な構成の演算回路を提
供するものである。
れたもので、乗算を行う演算回路を乗算器を用いずシフ
タ及び少数の加算器とフィードバックループによって実
現することで、小規模でかつ簡単な構成の演算回路を提
供するものである。
【０００７】
【課題を解決するための手段】第一のクロック時におい
てシフタはビットシフト数が互いに異なる複数のデータ
を生成し、第二のクロック時においてその複数のデータ
を加算器によって加算処理した後その結果をフィードバ
ックさせ一時記憶器に一時記憶し、第三のクロック時に
おいて前記一時記憶器の記憶内容とそのクロック時での
前記加算器の出力とを加算処理することを特徴とする。
てシフタはビットシフト数が互いに異なる複数のデータ
を生成し、第二のクロック時においてその複数のデータ
を加算器によって加算処理した後その結果をフィードバ
ックさせ一時記憶器に一時記憶し、第三のクロック時に
おいて前記一時記憶器の記憶内容とそのクロック時での
前記加算器の出力とを加算処理することを特徴とする。
【０００８】
【作用】乗算及び加算を行う回路をシフタと少数の加算
器とフィードバックループによって実現できるので、小
規模でかつ簡単な構成の一次変換を行う演算回路が構築
できる。
器とフィードバックループによって実現できるので、小
規模でかつ簡単な構成の一次変換を行う演算回路が構築
できる。
【０００９】
【実施例】以下に本発明の具体的な応用例として、色デ
ータを輝度色差データへ変換する回路について説明す
る。図１はその演算回路１の詳細な回路図である。図２
は演算回路の周辺の回路構成を説明したものである。
ータを輝度色差データへ変換する回路について説明す
る。図１はその演算回路１の詳細な回路図である。図２
は演算回路の周辺の回路構成を説明したものである。
【００１０】図２において演算回路１によって色データ
から輝度色差データに変換する場合には、輝度色差形成
制御回路１９からの制御データ（以下で説明するシフト
制御データ、マルチプレクサ制御データ、符号反転制御
データ）が有効となる。そして、その制御データに従っ
て演算回路１は入力された色データに対し所定の処理を
行うことで輝度色差データを生成しそれを記憶手段１８
に記憶する。逆に、記憶手段１８に記憶されている輝度
色差データを読みだし演算回路１によって色データとし
て再生する場合には、色再生制御回路２０から演算回路
１へ送出される制御データが有効となる。
から輝度色差データに変換する場合には、輝度色差形成
制御回路１９からの制御データ（以下で説明するシフト
制御データ、マルチプレクサ制御データ、符号反転制御
データ）が有効となる。そして、その制御データに従っ
て演算回路１は入力された色データに対し所定の処理を
行うことで輝度色差データを生成しそれを記憶手段１８
に記憶する。逆に、記憶手段１８に記憶されている輝度
色差データを読みだし演算回路１によって色データとし
て再生する場合には、色再生制御回路２０から演算回路
１へ送出される制御データが有効となる。
【００１１】なお、演算回路１の動作は図示しないクロ
ック発生回路からのクロックタイミングにあわせて行わ
れるものとする。まず、色データＲ、Ｇ、Ｂの各データ
は演算回路１内にあるシフタ２へ入力される。この時、
輝度色差生成制御回路１９からはシフタ２に対しシフト
制御データが送出される。シフタ２は入力されたＲ、
Ｇ、Ｂの各データに対しそのシフト制御データに基づい
たビットシフト処理を行った後、４つのレジスタａ３、
レジスタｂ４、レジスタｃ５、レジスタｄ６へそのデー
タを送出し、そこでそのデータは一時記憶されることに
なる。なお、輝度色差生成制御回路１９は特定のクロッ
ク時において特定のシフト制御データをシフタ２に対し
送出するものである。
ック発生回路からのクロックタイミングにあわせて行わ
れるものとする。まず、色データＲ、Ｇ、Ｂの各データ
は演算回路１内にあるシフタ２へ入力される。この時、
輝度色差生成制御回路１９からはシフタ２に対しシフト
制御データが送出される。シフタ２は入力されたＲ、
Ｇ、Ｂの各データに対しそのシフト制御データに基づい
たビットシフト処理を行った後、４つのレジスタａ３、
レジスタｂ４、レジスタｃ５、レジスタｄ６へそのデー
タを送出し、そこでそのデータは一時記憶されることに
なる。なお、輝度色差生成制御回路１９は特定のクロッ
ク時において特定のシフト制御データをシフタ２に対し
送出するものである。
【００１２】図３に各クロックタイミングで各レジスタ
に一時記憶されるデータを示す。この図において例えば
Ｒ３はＲのデータを３ビット右シフトしたデータを意味
している。また、Ｒ３１Ｂ５はＲのデータを３ビット右
シフトしたデータ、同じくＲのデータを１ビット右シフ
トしたデータ、Ｂのデータを５ビット右シフトしたデー
タの以上３つのデータを加え合わせた値を意味してい
る。
に一時記憶されるデータを示す。この図において例えば
Ｒ３はＲのデータを３ビット右シフトしたデータを意味
している。また、Ｒ３１Ｂ５はＲのデータを３ビット右
シフトしたデータ、同じくＲのデータを１ビット右シフ
トしたデータ、Ｂのデータを５ビット右シフトしたデー
タの以上３つのデータを加え合わせた値を意味してい
る。
【００１３】上記４つのレジスタにはまず、最初のクロ
ックでそれぞれのビットシフト処理をされたＲデータが
入力される。まず、レジスタａ３には図３に示すように
シフタ２に入力されたＲデータを２ビット右シフトした
データＲ２が入力される。同様にレジスタｂ４には５ビ
ット右シフトしたデータＲ５が、レジスタｃ５には６ビ
ット右シフトしたデータＲ６が、レジスタｄ７には８ビ
ット右シフトしたデータＲ８が入力される。
ックでそれぞれのビットシフト処理をされたＲデータが
入力される。まず、レジスタａ３には図３に示すように
シフタ２に入力されたＲデータを２ビット右シフトした
データＲ２が入力される。同様にレジスタｂ４には５ビ
ット右シフトしたデータＲ５が、レジスタｃ５には６ビ
ット右シフトしたデータＲ６が、レジスタｄ７には８ビ
ット右シフトしたデータＲ８が入力される。
【００１４】ここで、このような４種類のビットシフト
を行いそれを同じタイミングで異なったレジスタに送出
した理由を説明する。一般に、ある値をｎビットだけ右
ビットシフトすると、その値はもとの２分の１のｎ乗の
大きさになることが知られている。そこで上記のような
右へビットシフトされた４つのＲデータを全て加え合わ
せると、その値は０．３０１Ｒとなり先に示したＲ、
Ｇ、Ｂの各データからＹのデータを算出する時のＲの係
数０．２９８に極めて近い値になる。つまり、上記の４
つのデータのビットシフト数はこの係数に近い値になる
ように決められたものである。
を行いそれを同じタイミングで異なったレジスタに送出
した理由を説明する。一般に、ある値をｎビットだけ右
ビットシフトすると、その値はもとの２分の１のｎ乗の
大きさになることが知られている。そこで上記のような
右へビットシフトされた４つのＲデータを全て加え合わ
せると、その値は０．３０１Ｒとなり先に示したＲ、
Ｇ、Ｂの各データからＹのデータを算出する時のＲの係
数０．２９８に極めて近い値になる。つまり、上記の４
つのデータのビットシフト数はこの係数に近い値になる
ように決められたものである。
【００１５】同様な考え方で、２クロック目ではＧを１
ビット、４ビット、６ビット、７ビットそれぞれ右シフ
トさせるシフト制御データが輝度色差生成制御回路１９
から送出され、シフタ２でそのような処理が為された後
に、それぞれ上記４つのレジスタに一時記憶される。
ビット、４ビット、６ビット、７ビットそれぞれ右シフ
トさせるシフト制御データが輝度色差生成制御回路１９
から送出され、シフタ２でそのような処理が為された後
に、それぞれ上記４つのレジスタに一時記憶される。
【００１６】このようなことから分かるように、図３で
最初の３クロックで上記４つのレジスタに一時記憶され
るのはＹ値を計算するためのデータである。次の３クロ
ックは、上記と同様な動作でＵ値を計算するためのデー
タで、その次の３クロックはＶ値を計算するためのデー
タである。
最初の３クロックで上記４つのレジスタに一時記憶され
るのはＹ値を計算するためのデータである。次の３クロ
ックは、上記と同様な動作でＵ値を計算するためのデー
タで、その次の３クロックはＶ値を計算するためのデー
タである。
【００１７】図１の演算回路の動作の説明に戻ると、図
３の１クロック目で上記４つのレジスタに一時記憶され
たＲデータは、２クロック目では加算器ａ１２によって
レジスタａ３の内容Ｒ２とレジスタｂ４の内容Ｒ５とが
加算され、レジスタｅ７にその結果であるＲ２５が一時
記憶される。同じクロックで、加算器ｂ１３によってレ
ジスタｃ５の内容Ｒ６とレジスタｄ６の内容Ｒ８とが加
算され、レジスタｆ８にその結果であるＲ６８が一時記
憶される。そして、３クロック目にはそのレジスタｅ７
とレジスタｆ８の内容が加算器ｃ１４によって加算さ
れ、レジスタｇ９にその結果であるＲ２５６８が一時記
憶される。なお、このクロックでは輝度色差形成制御回
路１９からの制御信号であるマルチプレクサ制御データ
は、マルチプレクサ１６に対しゼロの方を指すようにし
ているので、結果としてレジスタｈ１０には０が一時記
憶される。
３の１クロック目で上記４つのレジスタに一時記憶され
たＲデータは、２クロック目では加算器ａ１２によって
レジスタａ３の内容Ｒ２とレジスタｂ４の内容Ｒ５とが
加算され、レジスタｅ７にその結果であるＲ２５が一時
記憶される。同じクロックで、加算器ｂ１３によってレ
ジスタｃ５の内容Ｒ６とレジスタｄ６の内容Ｒ８とが加
算され、レジスタｆ８にその結果であるＲ６８が一時記
憶される。そして、３クロック目にはそのレジスタｅ７
とレジスタｆ８の内容が加算器ｃ１４によって加算さ
れ、レジスタｇ９にその結果であるＲ２５６８が一時記
憶される。なお、このクロックでは輝度色差形成制御回
路１９からの制御信号であるマルチプレクサ制御データ
は、マルチプレクサ１６に対しゼロの方を指すようにし
ているので、結果としてレジスタｈ１０には０が一時記
憶される。
【００１８】４クロック目にはレジスタｇ９とレジスタ
ｈ１０の内容とが加算器ｄ１５によって加算されレジス
タｉ１１にその結果であるＲ２５６８が一時記憶され
る。また、このクロックではマルチプレクサ制御データ
によりマルチプレクサ１６を切り換え、加算器ｄ１５の
出力をフィードバックさせレジスタｈ１０に一時記憶す
る様に制御される。このことにより、レジスタｈ１０に
は加算器ｄ１５の計算結果Ｒ２５６８が一時記憶され
る。なお、このクロックでは輝度色差形成制御回路１９
からの制御信号である符号反転制御データにより、レジ
スタｈ１０に一時記憶されるデータは符号反転はしない
ように制御される。
ｈ１０の内容とが加算器ｄ１５によって加算されレジス
タｉ１１にその結果であるＲ２５６８が一時記憶され
る。また、このクロックではマルチプレクサ制御データ
によりマルチプレクサ１６を切り換え、加算器ｄ１５の
出力をフィードバックさせレジスタｈ１０に一時記憶す
る様に制御される。このことにより、レジスタｈ１０に
は加算器ｄ１５の計算結果Ｒ２５６８が一時記憶され
る。なお、このクロックでは輝度色差形成制御回路１９
からの制御信号である符号反転制御データにより、レジ
スタｈ１０に一時記憶されるデータは符号反転はしない
ように制御される。
【００１９】このようにマルチプレクサ制御データは、
レジスタｉ１１に一時記憶されるデータとレジスタｇに
一時記憶されているデータとを次のクロックで加え合わ
せたいときに、マルチプレクサ１６を加算器ｄ１５の出
力がフィードバックループ中のレジスタｈ１０に一時記
憶されるように切り替える制御を行う。また、符号反転
制御データは、レジスタｈ１０に一時記憶するデータに
逆符号を付加したいときに符号反転器１７を動作させる
ように制御するもので、この制御データも輝度色差形成
制御回路１９から送出されるものである。
レジスタｉ１１に一時記憶されるデータとレジスタｇに
一時記憶されているデータとを次のクロックで加え合わ
せたいときに、マルチプレクサ１６を加算器ｄ１５の出
力がフィードバックループ中のレジスタｈ１０に一時記
憶されるように切り替える制御を行う。また、符号反転
制御データは、レジスタｈ１０に一時記憶するデータに
逆符号を付加したいときに符号反転器１７を動作させる
ように制御するもので、この制御データも輝度色差形成
制御回路１９から送出されるものである。
【００２０】５クロック目にはレジスタｇ９に一時記憶
されていたＧ１４６７とレジスタｈ１０のＲ２５６８と
が加算器ｄ１５によって加算され、その結果であるＲ２
５６８Ｇ１４６７がレジスタｉ１１とレジスタｈ１０に
一時記憶される。そして、６クロック目には上記レジス
タｈ１０に一時記憶されていた値とレジスタｇ９に一時
記憶されていたＢ４５６８とを加算器ｄ１５によって加
算し、その結果をレジスタｉ１１に一時記憶する。レジ
スタｉ１１に記憶されたデータは上記で説明したように
この演算で得ようとしているＹのデータである。次のク
ロックでここで得られたＹのデータは出力され、記憶手
段１８に記憶される。
されていたＧ１４６７とレジスタｈ１０のＲ２５６８と
が加算器ｄ１５によって加算され、その結果であるＲ２
５６８Ｇ１４６７がレジスタｉ１１とレジスタｈ１０に
一時記憶される。そして、６クロック目には上記レジス
タｈ１０に一時記憶されていた値とレジスタｇ９に一時
記憶されていたＢ４５６８とを加算器ｄ１５によって加
算し、その結果をレジスタｉ１１に一時記憶する。レジ
スタｉ１１に記憶されたデータは上記で説明したように
この演算で得ようとしているＹのデータである。次のク
ロックでここで得られたＹのデータは出力され、記憶手
段１８に記憶される。
【００２１】以上では、Ｒ、Ｇ、ＢのデータからＹのデ
ータを演算回路１によって算出する例について説明し
た。この他のＵ、Ｖのデータも図３からも分かるよう
に、この後のクロックで生成される。
ータを演算回路１によって算出する例について説明し
た。この他のＵ、Ｖのデータも図３からも分かるよう
に、この後のクロックで生成される。
【００２２】上記の例では符号反転器１７によって符号
を反転させる例についての説明がなかったが、図３の例
からも分かる様に８クロック目にはそれが働き、レジス
タｈ１０には逆符号が付加された−（Ｇ２４６８＋Ｒ３
５７８）が格納される。
を反転させる例についての説明がなかったが、図３の例
からも分かる様に８クロック目にはそれが働き、レジス
タｈ１０には逆符号が付加された−（Ｇ２４６８＋Ｒ３
５７８）が格納される。
【００２３】以上は色データから輝度色差データを再生
する例について説明したが、逆に輝度色差データから色
データを算出する方法も同じで、演算回路１は上記の説
明に用いた同一のものを用い、シフタ制御データ、マル
チプレクサ制御データ、符号反転制御データの情報を換
えるだけで所望の計算を行う回路が実現できる。このよ
うに輝度色差データから色データを再現するには上記３
つの制御データの情報を換えれば良い。従って、その場
合はその所望とする制御データを送出する色再生制御回
路２０を作動させる。図４には同様にして行われた輝度
色差データから色データを算出した例を示す。
する例について説明したが、逆に輝度色差データから色
データを算出する方法も同じで、演算回路１は上記の説
明に用いた同一のものを用い、シフタ制御データ、マル
チプレクサ制御データ、符号反転制御データの情報を換
えるだけで所望の計算を行う回路が実現できる。このよ
うに輝度色差データから色データを再現するには上記３
つの制御データの情報を換えれば良い。従って、その場
合はその所望とする制御データを送出する色再生制御回
路２０を作動させる。図４には同様にして行われた輝度
色差データから色データを算出した例を示す。
【００２４】以上説明したように、乗算と加算を組み合
わせた一次変換を計算する回路を乗算を行う部分は乗算
器を全く使わず、シフタと複数のレジスタと加算器によ
って実現した。加算を行う部分も少数のレジスタと加算
器によって実現することができた。この説明した演算回
路１は非常にコンパクトで簡単な構成となっている。ま
た、色データから輝度色差データに変換する際には図３
からも分かるように各計算はパイプラインで実行され、
その前後の処理時間を除けば９クロックで全ての計算が
終了し、図４から分かる様に輝度色差データを色データ
に変換する際には平均５クロックで計算が終了する高速
な計算処理が行うことができる。
わせた一次変換を計算する回路を乗算を行う部分は乗算
器を全く使わず、シフタと複数のレジスタと加算器によ
って実現した。加算を行う部分も少数のレジスタと加算
器によって実現することができた。この説明した演算回
路１は非常にコンパクトで簡単な構成となっている。ま
た、色データから輝度色差データに変換する際には図３
からも分かるように各計算はパイプラインで実行され、
その前後の処理時間を除けば９クロックで全ての計算が
終了し、図４から分かる様に輝度色差データを色データ
に変換する際には平均５クロックで計算が終了する高速
な計算処理が行うことができる。
【００２５】このような演算回路は、ここで説明した輝
度色差データから色データに、あるいはその逆の変換を
行う場合にのみにしか応用できないものではない。この
２つの変換が同一の回路である演算回路１によって行っ
ている部とからも分かるように、演算回路１はシフタ制
御データ、マルチプレクサ制御データ、符号反転制御デ
ータの情報を変えることによってその他の一次変換を行
う回路が実現できるという汎用性が高いものである。例
えば、加え合わせる項数は上記の例では３項であるが、
この例に限らずシフタ２に入力するデータとそれに合わ
せて上記３つの制御データの情報を換えることによっ
て、様々な項数の一時変換が実現できることはいうまで
もない。更に、この例では上記３式の係数が全て０より
も小さいので全て右シフト処理した場合について説明し
たが、その係数が０よりも大きい場合には左シフト処理
を組み合わせれば良い。
度色差データから色データに、あるいはその逆の変換を
行う場合にのみにしか応用できないものではない。この
２つの変換が同一の回路である演算回路１によって行っ
ている部とからも分かるように、演算回路１はシフタ制
御データ、マルチプレクサ制御データ、符号反転制御デ
ータの情報を変えることによってその他の一次変換を行
う回路が実現できるという汎用性が高いものである。例
えば、加え合わせる項数は上記の例では３項であるが、
この例に限らずシフタ２に入力するデータとそれに合わ
せて上記３つの制御データの情報を換えることによっ
て、様々な項数の一時変換が実現できることはいうまで
もない。更に、この例では上記３式の係数が全て０より
も小さいので全て右シフト処理した場合について説明し
たが、その係数が０よりも大きい場合には左シフト処理
を組み合わせれば良い。
【００２６】なお、以上述べた実施例では、演算を行う
回路をハードウエアによって実現したが、ＣＰＵによる
ソフトウエアによる処理によって実現することができる
ことはいうまでもない。
回路をハードウエアによって実現したが、ＣＰＵによる
ソフトウエアによる処理によって実現することができる
ことはいうまでもない。
【００２７】
【発明の効果】シフタ２が生成したビットシフト数が互
いに異なる複数のデータを、加算器ｄ１５によって加算
処理した後、その結果をフィードバックさせそのループ
中にあるレジスタｈ１０に一時記憶し、前記レジスタｈ
１０の記憶内容とそのクロック時での前記加算器ｄ１５
の出力とを加算処理することで所定の一次変換式の計算
を行う演算回路を小規模で簡単な構成によって実現でき
る。
いに異なる複数のデータを、加算器ｄ１５によって加算
処理した後、その結果をフィードバックさせそのループ
中にあるレジスタｈ１０に一時記憶し、前記レジスタｈ
１０の記憶内容とそのクロック時での前記加算器ｄ１５
の出力とを加算処理することで所定の一次変換式の計算
を行う演算回路を小規模で簡単な構成によって実現でき
る。
【図１】本発明の一実施例の演算回路の構成を説明した
図である。
図である。
【図２】本発明の一実施例の演算回路の周辺の構成を説
明した図ある。
明した図ある。
【図３】本発明の一実施例のクロックにおいて各レジス
タに一次記憶されるデータを説明した図である。
タに一次記憶されるデータを説明した図である。
【図４】本発明の一実施例のクロックにおいて各レジス
タに一次記憶されるデータを説明した図である。
タに一次記憶されるデータを説明した図である。
１ 演算回路 ２ シフタ ９ レジスタｇ １０ レジスタｈ １１ レジスタｉ １５ 加算器ｄ １６ マルチプレクサ １７ 符号反転器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 狛 重孝 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内
Claims (1)
- 【請求項１】 クロックを発生するクロック発生器と、
該クロック発生器によって発生されたクロックに従って
順次入力される入力データに所定のビットシフト処理を
行いビットシフト数が互いに異なる複数のデータを生成
するシフタと、該シフタによって生成された複数のデー
タを加算処理する加算器を備え所定の演算を行う演算回
路において、前記加算器の出力をフィードバックするル
ープ中にその出力を一時記憶する一時記憶器を具備し、
第一のクロック時において前記シフタはビットシフト数
が互いに異なる複数のデータを生成し、第二のクロック
時においてその複数のデータを前記加算器によって加算
処理した後その結果をフィードバックさせ前記一時記憶
器に一時記憶し、第三のクロック時において前記一時記
憶器の記憶内容とそのクロック時での前記加算器の出力
とを加算処理することを特徴とする演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2795292A JPH05224891A (ja) | 1992-02-14 | 1992-02-14 | 演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2795292A JPH05224891A (ja) | 1992-02-14 | 1992-02-14 | 演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05224891A true JPH05224891A (ja) | 1993-09-03 |
Family
ID=12235234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2795292A Pending JPH05224891A (ja) | 1992-02-14 | 1992-02-14 | 演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05224891A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6675186B1 (en) | 1999-06-25 | 2004-01-06 | Nec Corporation | Decibel adjustment device with shift amount control circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265131A (ja) * | 1985-09-17 | 1987-03-24 | Nec Corp | 乗算器 |
| JPS6297033A (ja) * | 1985-10-24 | 1987-05-06 | Hitachi Ltd | 乗算装置 |
| JPS63123173A (ja) * | 1986-11-13 | 1988-05-26 | Canon Inc | 色変換回路 |
| JPH03255779A (ja) * | 1990-03-06 | 1991-11-14 | Seiko Instr Inc | 画像処理回路 |
| JPH03506088A (ja) * | 1989-05-03 | 1991-12-26 | イーストマン・コダック・カンパニー | 行列乗算を行うためのプログラム可能なディジタル回路 |
-
1992
- 1992-02-14 JP JP2795292A patent/JPH05224891A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265131A (ja) * | 1985-09-17 | 1987-03-24 | Nec Corp | 乗算器 |
| JPS6297033A (ja) * | 1985-10-24 | 1987-05-06 | Hitachi Ltd | 乗算装置 |
| JPS63123173A (ja) * | 1986-11-13 | 1988-05-26 | Canon Inc | 色変換回路 |
| JPH03506088A (ja) * | 1989-05-03 | 1991-12-26 | イーストマン・コダック・カンパニー | 行列乗算を行うためのプログラム可能なディジタル回路 |
| JPH03255779A (ja) * | 1990-03-06 | 1991-11-14 | Seiko Instr Inc | 画像処理回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6675186B1 (en) | 1999-06-25 | 2004-01-06 | Nec Corporation | Decibel adjustment device with shift amount control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06141172A (ja) | 色信号変換方法および装置 | |
| JP2000338935A (ja) | 階調補正装置、画像表示装置および階調補正方法 | |
| US5870322A (en) | Multiplier to selectively perform unsigned magnitude multiplication or signed magnitude multiplication | |
| JP2503854B2 (ja) | 混合回路 | |
| JP2938115B2 (ja) | 色信号変換回路 | |
| JPS63219066A (ja) | 直交変換装置 | |
| JP3515170B2 (ja) | 実数または複素数用の乗算器 | |
| JPH10111791A (ja) | 除算装置 | |
| JPH0619686A (ja) | 乗算回路及び乗算回路を有する画像処理装置 | |
| JP2991788B2 (ja) | 復号器 | |
| JP2864598B2 (ja) | ディジタル演算回路 | |
| JPH0338798B2 (ja) | ||
| JP2524035Y2 (ja) | 畳み込み演算回路用乗算器 | |
| JPH02114324A (ja) | 乗算器 | |
| JP3851024B2 (ja) | 乗算器 | |
| JP3074958B2 (ja) | 加算機能付きシリアル乗算器 | |
| JPS63164640A (ja) | コサイン変換装置 | |
| JPS61289425A (ja) | 乗算回路 | |
| JP2000347834A (ja) | Ｓｗ数系による演算回路 | |
| KR100247925B1 (ko) | 곱셈기 및 그의 동작방법 | |
| JPH0786824B2 (ja) | 部分積生成回路 | |
| JPH0795671B2 (ja) | デイジタルフイルタ | |
| JPS61224674A (ja) | 画像信号合成回路 | |
| JPH0368415B2 (ja) | ||
| JPH06103033A (ja) | 複数固定倍率器 |