JPH05225282A - 演算増幅器のマクロモデルを用いたシミュレーション方法 - Google Patents
演算増幅器のマクロモデルを用いたシミュレーション方法Info
- Publication number
- JPH05225282A JPH05225282A JP4029190A JP2919092A JPH05225282A JP H05225282 A JPH05225282 A JP H05225282A JP 4029190 A JP4029190 A JP 4029190A JP 2919092 A JP2919092 A JP 2919092A JP H05225282 A JPH05225282 A JP H05225282A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- value
- input
- subtractor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【目的】高速／低速信号と正弦波／矩形波信号とが混在
した入力信号を処理するアナログ回路の動作シミュレー
ションのための演算増幅器のマクロモデルを提供する。 【構成】第一の入力値Ｎから第二の入力値Ｐが引かれる
引算器３０１の出力がその値に応じて第一の分岐点と第
二の分岐点とへ分岐される条件判定器３０２と、第一の
分岐点において引算器３０１の出力が第一の加算値とし
て入力される加算器３０３の出力が入力され、その出力
を加算器３０３に第二の加算値として入力する遅延器３
０４と、第二の分岐点において引算器３０１の出力の履
歴を管理しその値を管理する微分器３０５と、遅延器３
０４を出力値と微分器３０５の出力値とを一つの出力値
として管理する切り替え器３０６とを具備する。
した入力信号を処理するアナログ回路の動作シミュレー
ションのための演算増幅器のマクロモデルを提供する。 【構成】第一の入力値Ｎから第二の入力値Ｐが引かれる
引算器３０１の出力がその値に応じて第一の分岐点と第
二の分岐点とへ分岐される条件判定器３０２と、第一の
分岐点において引算器３０１の出力が第一の加算値とし
て入力される加算器３０３の出力が入力され、その出力
を加算器３０３に第二の加算値として入力する遅延器３
０４と、第二の分岐点において引算器３０１の出力の履
歴を管理しその値を管理する微分器３０５と、遅延器３
０４を出力値と微分器３０５の出力値とを一つの出力値
として管理する切り替え器３０６とを具備する。
Description
【０００１】
【産業上の利用分野】ソフトウェア手法による演算増幅
器のマクロモデルを用いたシミュレーション方法に関す
る。
器のマクロモデルを用いたシミュレーション方法に関す
る。
【０００２】
【従来の技術】従来技術として、従来の回路レベルに立
脚したオペアンプのマクロモデルがある。例えば、アイ
イーイーイー ジャーナル オブ ソリッド・ステート
サーキッツ ２３巻 ４号 １９８８年８月，９５９
〜９７１頁（IEEE JOURNAL OFSOLID−STATE CIRCUITS，
VOL.２３，Ｎo.４，AUGUST １９８８）に演算増幅器の
マクロモデルが記載されている。
脚したオペアンプのマクロモデルがある。例えば、アイ
イーイーイー ジャーナル オブ ソリッド・ステート
サーキッツ ２３巻 ４号 １９８８年８月，９５９
〜９７１頁（IEEE JOURNAL OFSOLID−STATE CIRCUITS，
VOL.２３，Ｎo.４，AUGUST １９８８）に演算増幅器の
マクロモデルが記載されている。
【０００３】ここで記載されているマクロモデルの一部
を、従来の演算増幅器のマクロモデルの一例として、図
２に示す。第一の入力端子２０１の負の入力値Ｎと第二
の入力端子２０２の正の入力値Ｐは、抵抗器２０３で加
減算される。その出力値により、電流源とコンデンサと
抵抗から成るスルーレート部分２０４を経由して、電圧
源と抵抗とコンデンサから成るアナログフィルタ部分２
０５へ入力される。そして、演算増幅器の最終的な出力
端子２０６から出力値が取り出される。このマクロモデ
ルの特徴は、オフセットとスルーレートの仕様を入力す
るだけで、オペアンプを含む全体回路のシミュレーショ
ンが可能なことである。この仕様を実現する回路レベル
のモデルの記述方法は、従来の回路シミュレータに適応
できるようになっている。さらに、このマクロモデルは
実際の回路にそのまま適用できるので甚だ都合がよい。
を、従来の演算増幅器のマクロモデルの一例として、図
２に示す。第一の入力端子２０１の負の入力値Ｎと第二
の入力端子２０２の正の入力値Ｐは、抵抗器２０３で加
減算される。その出力値により、電流源とコンデンサと
抵抗から成るスルーレート部分２０４を経由して、電圧
源と抵抗とコンデンサから成るアナログフィルタ部分２
０５へ入力される。そして、演算増幅器の最終的な出力
端子２０６から出力値が取り出される。このマクロモデ
ルの特徴は、オフセットとスルーレートの仕様を入力す
るだけで、オペアンプを含む全体回路のシミュレーショ
ンが可能なことである。この仕様を実現する回路レベル
のモデルの記述方法は、従来の回路シミュレータに適応
できるようになっている。さらに、このマクロモデルは
実際の回路にそのまま適用できるので甚だ都合がよい。
【０００４】
【発明が解決しようとする課題】上記従来技術は、ハー
ドウェアモデルに立脚した回路モデルであるため、演算
増幅器を含む全体の回路シミュレーションを行うと、シ
ミュレーション時間が大きくなるという欠点がある。さ
らに、低周波かつ小振幅信号の入力信号しか扱えないの
で、高周波／低周波信号や大振幅／小振幅信号等が混在
した演算増幅器を含むシステムのシミュレーションに対
応できないという問題があった。最後に、回路レベルの
モデルは微細化に伴う寄生効果の影響を調べようとする
と、モデリングが困難となる。
ドウェアモデルに立脚した回路モデルであるため、演算
増幅器を含む全体の回路シミュレーションを行うと、シ
ミュレーション時間が大きくなるという欠点がある。さ
らに、低周波かつ小振幅信号の入力信号しか扱えないの
で、高周波／低周波信号や大振幅／小振幅信号等が混在
した演算増幅器を含むシステムのシミュレーションに対
応できないという問題があった。最後に、回路レベルの
モデルは微細化に伴う寄生効果の影響を調べようとする
と、モデリングが困難となる。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明はハードウェアモデルに立脚した回路レベル
のモデルを扱うのではなくて、ソフトウェアモデルで記
述された機能レベルのマクロモデルを扱えるようになっ
ている必要がある。さらに、低周波かつ小振幅信号の入
力信号しか扱えない従来のモデルを拡張して、高周波／
低周波信号や大振幅／小振幅信号等が混在してもシミュ
レーションが可能のようにオフセット・スルーレート・
ＧＢ積を組み合わせて適切な精度をもつ演算増幅器のマ
クロモデルを開発した。最後に、微細化に伴う寄生効果
のマクロモデルも作成した。
に、本発明はハードウェアモデルに立脚した回路レベル
のモデルを扱うのではなくて、ソフトウェアモデルで記
述された機能レベルのマクロモデルを扱えるようになっ
ている必要がある。さらに、低周波かつ小振幅信号の入
力信号しか扱えない従来のモデルを拡張して、高周波／
低周波信号や大振幅／小振幅信号等が混在してもシミュ
レーションが可能のようにオフセット・スルーレート・
ＧＢ積を組み合わせて適切な精度をもつ演算増幅器のマ
クロモデルを開発した。最後に、微細化に伴う寄生効果
のマクロモデルも作成した。
【０００６】
【作用】演算増幅器において、シミュレーション言語と
して連続系シミュレーション言語を採用し、オフセット
を記述する要素モデルとスルーレートを記述する要素モ
デルとＧＢ積を記述する要素モデルとの組合せマクロモ
デルを用いて、アナログ回路全体のシミュレーションを
行うため、高速で、精度よく、また微細化に伴う目に見
えない寄生効果の影響も含めたシミュレーションを行
う。
して連続系シミュレーション言語を採用し、オフセット
を記述する要素モデルとスルーレートを記述する要素モ
デルとＧＢ積を記述する要素モデルとの組合せマクロモ
デルを用いて、アナログ回路全体のシミュレーションを
行うため、高速で、精度よく、また微細化に伴う目に見
えない寄生効果の影響も含めたシミュレーションを行
う。
【０００７】
【実施例】本発明では、連続系シミュレーション言語を
採用し、演算増幅器のモデリングを連続系シミュレーシ
ョン言語で行い、オフセット・スルーレート・ＧＢ積の
各々に対して要素モデルを記述し、高周波／低周波信号
や大振幅／小振幅信号等が混在した複雑なアナログ信号
処理回路のシミュレーションが可能となる。
採用し、演算増幅器のモデリングを連続系シミュレーシ
ョン言語で行い、オフセット・スルーレート・ＧＢ積の
各々に対して要素モデルを記述し、高周波／低周波信号
や大振幅／小振幅信号等が混在した複雑なアナログ信号
処理回路のシミュレーションが可能となる。
【０００８】以下、本発明の一実施例を図１以下により
説明する。図１は、本発明の演算増幅器を用いたシミュ
レーション方法の説明図である。まず、設計者はキーボ
ード，カーソル等の入力手段１０１を用いて以下に示す
シミュレーションの操作を行う。入力手段により画面編
集手段１０２に命令が伝わる。この命令を通して演算増
幅器のシステム構成手段１０３でブロック図からシミュ
レーション言語に変換される。演算増幅器のマクロモデ
ルライブラリ１０４からマクロモデルが呼び出され、嵌
め込み手段１０５により演算増幅器の中身がマクロモデ
ルに置換される。その後、シミュレーションを実施し、
出力波形を計算１０６し、出力波形の表示１０７を行
う。
説明する。図１は、本発明の演算増幅器を用いたシミュ
レーション方法の説明図である。まず、設計者はキーボ
ード，カーソル等の入力手段１０１を用いて以下に示す
シミュレーションの操作を行う。入力手段により画面編
集手段１０２に命令が伝わる。この命令を通して演算増
幅器のシステム構成手段１０３でブロック図からシミュ
レーション言語に変換される。演算増幅器のマクロモデ
ルライブラリ１０４からマクロモデルが呼び出され、嵌
め込み手段１０５により演算増幅器の中身がマクロモデ
ルに置換される。その後、シミュレーションを実施し、
出力波形を計算１０６し、出力波形の表示１０７を行
う。
【０００９】図３は、本発明の演算増幅器のマクロモデ
ルの原理の説明図である。第一入力端子３０１への負の
入力値Ｎと第二入力端子３０２への正の入力値Ｐは、引
算器３０３で加算される。その出力値に応じて、条件判
定器３０４で、ディジタルフィルタモードかスルーレー
トモードかに分岐される。前者のディジタルフィルタモ
ードは、加算器３０５と遅延器３０６と乗算器３０７か
ら構成される。これによりある時定数Ｐを持つディジタ
ルフィルタを実現できる。後者のスルーレートモード
は、出力値の履歴を管理する微分器３０８とある一定値
発生器３０９とを加算する加算器３１０とから構成され
る。これによりある一定の勾配をもつスルーレートを実
現できる。その後、二つのモードの出力値の加算器３１
１を経由して演算増幅器の出力値３１２を得ることがで
きる。
ルの原理の説明図である。第一入力端子３０１への負の
入力値Ｎと第二入力端子３０２への正の入力値Ｐは、引
算器３０３で加算される。その出力値に応じて、条件判
定器３０４で、ディジタルフィルタモードかスルーレー
トモードかに分岐される。前者のディジタルフィルタモ
ードは、加算器３０５と遅延器３０６と乗算器３０７か
ら構成される。これによりある時定数Ｐを持つディジタ
ルフィルタを実現できる。後者のスルーレートモード
は、出力値の履歴を管理する微分器３０８とある一定値
発生器３０９とを加算する加算器３１０とから構成され
る。これによりある一定の勾配をもつスルーレートを実
現できる。その後、二つのモードの出力値の加算器３１
１を経由して演算増幅器の出力値３１２を得ることがで
きる。
【００１０】図４は、本発明の演算増幅器のマクロモデ
ルの別の第一の例の説明図である。第一入力端子４０１
への負の入力値Ｎと第二入力端子４０２への正の入力値
Ｐが、引算器４０３で加算される。その出力値に応じ
て、条件判定器４０４で、ディジタルフィルタモードか
スルーレートモードかに分岐されるところまでは、同じ
である。前者のディジタルフィルタモードは、ある時定
数Ｐを持つ一次遅れの伝達関数で記述されるディジタル
フィルタ４０５で実現できる。それ以降のその他（４０
６から４１０までの要素）は、図１と同じである。同図
において、条件判定器４０４が、引算器４０３の出力段
に過去の履歴を調べてこの出力値が正弦波特性か矩形波
特性かを判定する判定器というように特化させることが
できる。
ルの別の第一の例の説明図である。第一入力端子４０１
への負の入力値Ｎと第二入力端子４０２への正の入力値
Ｐが、引算器４０３で加算される。その出力値に応じ
て、条件判定器４０４で、ディジタルフィルタモードか
スルーレートモードかに分岐されるところまでは、同じ
である。前者のディジタルフィルタモードは、ある時定
数Ｐを持つ一次遅れの伝達関数で記述されるディジタル
フィルタ４０５で実現できる。それ以降のその他（４０
６から４１０までの要素）は、図１と同じである。同図
において、条件判定器４０４が、引算器４０３の出力段
に過去の履歴を調べてこの出力値が正弦波特性か矩形波
特性かを判定する判定器というように特化させることが
できる。
【００１１】図５は、本発明の演算増幅器のマクロモデ
ルの別の第二の例の説明図である。負の入力値Ｎと正の
入力値Ｐが、引算器５０３で加算される。その出力値が
非線形特性を有するリミッタ回路５０４で、或るしきい
値以下の時は線形特性を示し、或るしきい値以上の時は
飽和特性を示す。同回路の出力は、条件判定器５０５
で、ディジタルフィルタモード５０６かスルーレートモ
ード５０７かに分岐される。その後、二つのモードの出
力値の加算器５０８を経由して演算増幅器の出力値５０
９を得ることができる。
ルの別の第二の例の説明図である。負の入力値Ｎと正の
入力値Ｐが、引算器５０３で加算される。その出力値が
非線形特性を有するリミッタ回路５０４で、或るしきい
値以下の時は線形特性を示し、或るしきい値以上の時は
飽和特性を示す。同回路の出力は、条件判定器５０５
で、ディジタルフィルタモード５０６かスルーレートモ
ード５０７かに分岐される。その後、二つのモードの出
力値の加算器５０８を経由して演算増幅器の出力値５０
９を得ることができる。
【００１２】図６は、本発明の演算増幅器のマクロモデ
ルの別の第三の例の説明図である。第一入力端子６０１
への負の入力値Ｎと第二入力端子６０２への正の入力値
Ｐが、引算器６０３で加算される。その出力値が、乗算
器６０４で、増幅度Ａを乗算し乗算値を得ることができ
る。その後、演算増幅器の出力値６０５を得ることがで
きる。また、同図において、乗算器６０４の代りに、引
算器６０３の出力Ｘに対して関数ｆ(Ｘ)を出力する読み
出し専用記憶装置とすることが可能である。さらに、同
図において、乗算器６０４の代りに、引算器６０３の出
力に対していわゆるディジタルフィルタとすることが可
能である。同図に示していないが、図１に示すような、
その他の回路は、種々変形されて構成されることができ
る。
ルの別の第三の例の説明図である。第一入力端子６０１
への負の入力値Ｎと第二入力端子６０２への正の入力値
Ｐが、引算器６０３で加算される。その出力値が、乗算
器６０４で、増幅度Ａを乗算し乗算値を得ることができ
る。その後、演算増幅器の出力値６０５を得ることがで
きる。また、同図において、乗算器６０４の代りに、引
算器６０３の出力Ｘに対して関数ｆ(Ｘ)を出力する読み
出し専用記憶装置とすることが可能である。さらに、同
図において、乗算器６０４の代りに、引算器６０３の出
力に対していわゆるディジタルフィルタとすることが可
能である。同図に示していないが、図１に示すような、
その他の回路は、種々変形されて構成されることができ
る。
【００１３】図６に関係して、入力段の引算器の代り
に、第二の入力値Ｐをアースに落したことにより、第一
の入力値Ｎの符号を反転する反転器とからなる反転形演
算増幅器のマクロモデルとすることもできる。さらに、
入力段の引算器の代りに、第一の入力値Ｎをアースに落
したことにより、第二の入力値Ｐの符号を保ったまま伝
播する伝播器とからなる非反転形演算増幅器のマクロモ
デルとすることもできる。
に、第二の入力値Ｐをアースに落したことにより、第一
の入力値Ｎの符号を反転する反転器とからなる反転形演
算増幅器のマクロモデルとすることもできる。さらに、
入力段の引算器の代りに、第一の入力値Ｎをアースに落
したことにより、第二の入力値Ｐの符号を保ったまま伝
播する伝播器とからなる非反転形演算増幅器のマクロモ
デルとすることもできる。
【００１４】さらに、図６に関係して、第一の入力値Ｎ
から第二の入力値Ｐが引かれる引算器と、引算器の出力
に対して種々の数値計算法（オイラ法やルンゲクッタ法
等）を用意した要素モデルとから成る演算演算器のマク
ロモデルとすることができる。同様に、第一の入力値Ｎ
から第二の入力値Ｐが引かれる引算器と、引算器の出力
に対して種々のコンパイラ言語（ＣやＦＯＲＴＲＡＮ
等）を用意した要素モデルとから成る演算増幅器のマク
ロモデルとすることができる。さらに、設計者にとって
中身を知らなくてよいように、引数によって記述するだ
けで、オフセット・スルーレート・ＧＢ積等のマクロモ
デルを記述できるようにした、引数記述の関数演算器か
ら成る演算増幅器のマクロモデルとすることができる。
から第二の入力値Ｐが引かれる引算器と、引算器の出力
に対して種々の数値計算法（オイラ法やルンゲクッタ法
等）を用意した要素モデルとから成る演算演算器のマク
ロモデルとすることができる。同様に、第一の入力値Ｎ
から第二の入力値Ｐが引かれる引算器と、引算器の出力
に対して種々のコンパイラ言語（ＣやＦＯＲＴＲＡＮ
等）を用意した要素モデルとから成る演算増幅器のマク
ロモデルとすることができる。さらに、設計者にとって
中身を知らなくてよいように、引数によって記述するだ
けで、オフセット・スルーレート・ＧＢ積等のマクロモ
デルを記述できるようにした、引数記述の関数演算器か
ら成る演算増幅器のマクロモデルとすることができる。
【００１５】図７は、本発明の演算増幅器のマクロモデ
ルの別の第四の例の説明図である。第一の入力端子７０
１への負の入力値Ｎと第二の入力端子７０２への正の入
力値Ｐは前述と同じく、電源７０５もしくはグランド７
０８の部分にキルヒホッフの法則により記述された寄生
コイルと、同様に記述された寄生コンデンサと、同様に
記述された寄生抵抗と、寄生素子７０６，７０７と関数
演算器７０３，７０４とのインターフェイス部分７０４
とからなる演算増幅器のマクロモデルとすることができ
る。このマクロモデルにより、半導体の微細化に伴う寄
生効果の影響も含めたシミュレーションが可能である。
ルの別の第四の例の説明図である。第一の入力端子７０
１への負の入力値Ｎと第二の入力端子７０２への正の入
力値Ｐは前述と同じく、電源７０５もしくはグランド７
０８の部分にキルヒホッフの法則により記述された寄生
コイルと、同様に記述された寄生コンデンサと、同様に
記述された寄生抵抗と、寄生素子７０６，７０７と関数
演算器７０３，７０４とのインターフェイス部分７０４
とからなる演算増幅器のマクロモデルとすることができ
る。このマクロモデルにより、半導体の微細化に伴う寄
生効果の影響も含めたシミュレーションが可能である。
【００１６】図８は、周波数の異なる正弦波を入力した
時の演算増幅器のマクロモデルの出力波形を説明する図
である。同図（ａ）は低周波数の正弦波を入力した時の
出力波形を示し、同図（ｂ）は高周波数の正弦波を入力
した時の出力波形を示す。同図（ａ）は演算増幅器がデ
ィジタルフィルタモードに入っていることを示し、同図
（ｂ）は演算増幅器がスルーレートモードに入っている
ことを示す。この波形により演算増幅器のマクロモデル
が、ディジタルフィルタモードかスルーレートモードに
入っていることを確認できる。
時の演算増幅器のマクロモデルの出力波形を説明する図
である。同図（ａ）は低周波数の正弦波を入力した時の
出力波形を示し、同図（ｂ）は高周波数の正弦波を入力
した時の出力波形を示す。同図（ａ）は演算増幅器がデ
ィジタルフィルタモードに入っていることを示し、同図
（ｂ）は演算増幅器がスルーレートモードに入っている
ことを示す。この波形により演算増幅器のマクロモデル
が、ディジタルフィルタモードかスルーレートモードに
入っていることを確認できる。
【００１７】図９は、振幅の異なる矩形波を入力した時
の演算増幅器のマクロモデルの出力波形の説明図であ
る。同図（ａ）は低周波数の矩形波を入力した時の出力
波形を示し、同図（ｂ）は高周波数の矩形波を入力した
時の出力波形を示す。同図(ａ)において、始めの矩形波
で演算増幅器がスルーレートモードに入っていることを
示し、後ろの矩形波で演算増幅器がディジタルフィルタ
モードに入っていることを示す。同図（ｂ）も同様であ
る。この波形により演算増幅器のマクロモデルが、ディ
ジタルフィルタモードかスルーレートモードに入ってい
ることを確認できる。
の演算増幅器のマクロモデルの出力波形の説明図であ
る。同図（ａ）は低周波数の矩形波を入力した時の出力
波形を示し、同図（ｂ）は高周波数の矩形波を入力した
時の出力波形を示す。同図(ａ)において、始めの矩形波
で演算増幅器がスルーレートモードに入っていることを
示し、後ろの矩形波で演算増幅器がディジタルフィルタ
モードに入っていることを示す。同図（ｂ）も同様であ
る。この波形により演算増幅器のマクロモデルが、ディ
ジタルフィルタモードかスルーレートモードに入ってい
ることを確認できる。
【００１８】図１０は、本発明の演算増幅器のマクロモ
デルが帰還増幅器として使用された例の説明図である。
入力端子１００１への入力信号は、第一の抵抗器１００
２を経由して、出力端子１００６の出力信号から第二の
抵抗器と共に、本発明による演算増幅器１００４の一つ
の入力端へ入力される。演算増幅器のもう一つの入力は
グランド１００５へ接続されている。
デルが帰還増幅器として使用された例の説明図である。
入力端子１００１への入力信号は、第一の抵抗器１００
２を経由して、出力端子１００６の出力信号から第二の
抵抗器と共に、本発明による演算増幅器１００４の一つ
の入力端へ入力される。演算増幅器のもう一つの入力は
グランド１００５へ接続されている。
【００１９】図１１は、本発明の演算増幅器のマクロモ
デルがＡ−Ｄ／Ｄ−Ａ変換器と接続された例の説明図で
ある。アナログ入力信号１１０１は、Ａ−Ｄ変換器１１
０２を経由して、ディジタル信号へ変換される。ディジ
タル信号は演算増幅器1103で本発明に示す演算増幅機能
により処理され、その出力信号はＤ−Ａ変換器1104によ
り変換され、アナログ出力信号１１０５へ変換される。
デルがＡ−Ｄ／Ｄ−Ａ変換器と接続された例の説明図で
ある。アナログ入力信号１１０１は、Ａ−Ｄ変換器１１
０２を経由して、ディジタル信号へ変換される。ディジ
タル信号は演算増幅器1103で本発明に示す演算増幅機能
により処理され、その出力信号はＤ−Ａ変換器1104によ
り変換され、アナログ出力信号１１０５へ変換される。
【００２０】図１１に関係して、本発明の演算増幅器の
マクロモデルをソフトウェアテスタとして構成した例を
説明する。すなわち本発明による演算増幅器の特性を測
定するための信号を演算増幅器１１０３に入力するため
の設定手段１１０２と、演算増幅器１１０３の出力値の
特性を確認するための観測手段１１０４とからなる。
マクロモデルをソフトウェアテスタとして構成した例を
説明する。すなわち本発明による演算増幅器の特性を測
定するための信号を演算増幅器１１０３に入力するため
の設定手段１１０２と、演算増幅器１１０３の出力値の
特性を確認するための観測手段１１０４とからなる。
【００２１】
【発明の効果】本発明によれば、次の効果がある。
【００２２】(１) このマクロモデルを使うと演算増幅
器を含むシステムの高速シミュレーションが可能であ
る。
器を含むシステムの高速シミュレーションが可能であ
る。
【００２３】(２) オフセット，スルーレート，ＧＢ積
のパラメータを自由に扱えるようマクロモデル化してあ
るので、高周波／低周波信号や大振幅／小振幅信号等が
混在した演算増幅器を含むシステムを精度良くシミュレ
ーションが可能である。
のパラメータを自由に扱えるようマクロモデル化してあ
るので、高周波／低周波信号や大振幅／小振幅信号等が
混在した演算増幅器を含むシステムを精度良くシミュレ
ーションが可能である。
【００２４】(３) 微細化に伴う寄生効果の影響も含め
た演算増幅器を含むシステムのシミュレーションが可能
である。
た演算増幅器を含むシステムのシミュレーションが可能
である。
【図１】本発明の演算増幅器のマクロモデルを用いたシ
ミュレーション方法の説明図。
ミュレーション方法の説明図。
【図２】従来の演算増幅器のマクロモデルの説明図。
【図３】本発明の演算増幅器のマクロモデルの原理の説
明図。
明図。
【図４】本発明の演算増幅器のマクロモデルの別の第一
の例の説明図。
の例の説明図。
【図５】本発明の演算増幅器のマクロモデルの別の第二
の例の説明図。
の例の説明図。
【図６】本発明の演算増幅器のマクロモデルの別の第三
の例の説明図。
の例の説明図。
【図７】本発明の演算増幅器のマクロモデルの別の第四
の例の説明図。
の例の説明図。
【図８】本発明の演算増幅器のマクロモデルにより、周
波数の異なる正弦波の入出力波形の説明図。
波数の異なる正弦波の入出力波形の説明図。
【図９】本発明の演算増幅器のマクロモデルにより、振
幅の異なる矩形波の入出力波形の説明図。
幅の異なる矩形波の入出力波形の説明図。
【図１０】本発明の演算増幅器のマクロモデルが帰還増
幅器として使用された例の説明図。
幅器として使用された例の説明図。
【図１１】本発明の演算増幅器のマクロモデルがＡ−Ｄ
／Ｄ−Ａ変換器と接続された例の説明図。
／Ｄ−Ａ変換器と接続された例の説明図。
３０１…第一の入力端子、３０２…第二の入力端子、３
０３…引算器、３０４…条件判定器、３０５…加算器、
３０６…遅延器、３０７…乗算器、３０８…微分器、３
０９…一定値発生器、３１０…加算器、３１１…切り替
え器、３１２…出力端子。
０３…引算器、３０４…条件判定器、３０５…加算器、
３０６…遅延器、３０７…乗算器、３０８…微分器、３
０９…一定値発生器、３１０…加算器、３１１…切り替
え器、３１２…出力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平井 智明 神奈川県小田原市国府津2880番地 株式会 社日立製作所小田原工場内 (72)発明者 渡辺 俊典 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内
Claims (17)
- 【請求項１】第一の入力値Ｎから第二の入力値Ｐが引か
れる引算器と、前記引算器の出力がその値に応じて第一
の分岐点と第二の分岐点とへ分岐される条件判定器と、
前記第一の分岐点で前記引算器の出力が第一の加算値と
して入力される加算器と、前記加算器の出力が入力さ
れ、その出力を前記加算器に第二の加算値として入力す
る遅延器と、第二の加算値の前に設定された乗算器と、
第二の分岐点において前記引算器の出力の履歴を管理し
その値を管理する微分器と、前記微分器の出力値にある
一定値を加算する第三の加算器と、前記遅延器の出力値
と前記第三の加算器の出力値とを一つの出力値として管
理する切り替え器とを含む関数演算器を具備することを
特徴とする演算増幅器のマクロモデルを用いたシミュレ
ーション方法。 - 【請求項２】請求項１において、前記関数演算器は、前
記引算器の出力が第一の加算値として入力される加算器
と、前記加算器の出力が入力され、その出力を前記加算
器に第二の加算値として入力する遅延器とから成る低域
ろ波器の代わりに、Ｐを時定数，ｓを演算子として１／
（１＋Ｐｓ）を実行する伝達関数要素とを含む演算増幅
器のマクロモデルを用いたシミュレーション方法。 - 【請求項３】請求項１において、前記関数演算器は、第
一の入力値から第二の入力値が引かれる引算器と、前記
引算器の出力段が或るしきい値より小さい時は比例関係
にあって大きい時は飽和特性を示す非線形特性をもつリ
ミッタ回路とを含む演算増幅器のマクロモデルを用いた
シミュレーション方法。 - 【請求項４】請求項１において、前記関数演算器は、第
一の入力値から第二の入力値が引かれる引算器と、前記
引算器の出力段に過去の出力値の履歴を調べてこの出力
値が正弦波特性か矩形波特性かを判定する判定器とを含
む演算増幅器のマクロモデルを用いたシミュレーション
方法。 - 【請求項５】請求項１において、前記関数演算器は、第
一の入力値から第二の入力値が引かれる引算器と、前記
引算器の出力に増幅度を乗算する乗算器とを含む演算増
幅器のマクロモデルを用いたシミュレーション方法。 - 【請求項６】請求項１において、前記関数演算器は、第
一の入力値から第二の入力値が引かれる引算器と、前記
引算器の出力に増幅度を乗算する乗算器と、前記引算器
の出力が第一の加算値として入力される加算器と、前記
加算器の出力が入力され、その出力を前記加算器に第二
の加算値として入力する遅延器とを含む演算増幅器のマ
クロモデルを用いたシミュレーション方法。 - 【請求項７】請求項１において、前記関数演算器は、入
力段の引算器の代りに、第二の入力値をアースに落した
ことにより、第一の入力値の符号を反転する反転器とを
含む反転形演算増幅器のマクロモデルを用いたシミュレ
ーション方法。 - 【請求項８】請求項１において、前記関数演算器は、入
力段の引算器の代りに、第一の入力値をアースに落した
ことにより、第二の入力値の符号を保ったまま伝播する
伝播器とを含む非反転形演算増幅器のマクロモデルを用
いたシミュレーション方法。 - 【請求項９】請求項１において、前記関数演算器は、第
一の入力値Ｎから第二の入力値が引かれる引算器と、前
記引算器の出力に対して関数を出力する読み出し専用記
憶装置とを含む演算増幅器のマクロモデルを用いたシミ
ュレーション方法。 - 【請求項１０】請求項１において、前記関数演算器は、
第一の入力値から第二の入力値が引かれる引算器と、前
記引算器の出力に対するディジタルフィルタとを含む反
転形演算増幅器のマクロモデルを用いたシミュレーショ
ン方法。 - 【請求項１１】請求項１において、前記関数演算器は、
第一の入力値から第二の入力値が引かれる引算器と、前
記引算器の出力に対して種々の数値計算法を用意した要
素モデルとを含む演算増幅器のマクロモデルを用いたシ
ミュレーション方法。 - 【請求項１２】請求項１において、前記関数演算器は、
第一の入力値から第二の入力値が引かれる引算器と、前
記引算器の出力に対して種々のコンパイラ言語を用意し
た要素モデルとを含む演算増幅器のマクロモデルを用い
たシミュレーション方法。 - 【請求項１３】請求項１において、前記関数演算器は、
設計者にとって中身を知らなくてよいように、引数によ
って記述するだけで、マクロモデルを記述できるように
した引数記述の関数演算器のみからなる演算増幅器のマ
クロモデルを用いたシミュレーション方法。 - 【請求項１４】請求項１において、前記関数演算器は、
電源もしくはグランドの部分にキルヒホッフの法則によ
り記述された寄生コイルと、同様に記述された寄生コン
デンサと、同様に記述された寄生抵抗と、前記寄生素子
と関数演算器とのインターフェイス部分とを含む反転形
演算増幅器のマクロモデルを用いたシミュレーション方
法。 - 【請求項１５】請求項１から１１のいずれかにおいて、
前記演算増幅器のマクロモデルを用いて、入力信号と前
記演算増幅器の一つの入力端子に挿入されたインピーダ
ンス要素と、前記演算増幅器の出力端子と前記演算増幅
器の前記入力端子に挿入されたインピーダンス要素とを
含む帰還増幅器のマクロモデルを用いたシミュレーショ
ン方法。 - 【請求項１６】請求項１から１１のいずれかにおいて、
前記演算増幅器のマクロモデルを用いて、入力信号と前
記演算増幅器の一つの入力端子に挿入されたＡ−Ｄ変換
要素と、前記演算増幅器の出力端子と出力信号に挿入さ
れたＤ−Ａ変換要素とを含むディジタル信号処理装置の
マクロモデルを用いたシミュレーション方法。 - 【請求項１７】請求項１から１１のいずれかにおいて、
前記演算増幅器のマクロモデルを用いて、前記演算増幅
器の特性を測定するための信号発生器と、前記信号発生
器を前記演算増幅器に入力するための設定手段と、前記
演算増幅器の出力値が前記特性を確認するための観測手
段とを含むソフトウェアテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029190A JPH05225282A (ja) | 1992-02-17 | 1992-02-17 | 演算増幅器のマクロモデルを用いたシミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029190A JPH05225282A (ja) | 1992-02-17 | 1992-02-17 | 演算増幅器のマクロモデルを用いたシミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05225282A true JPH05225282A (ja) | 1993-09-03 |
Family
ID=12269286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029190A Pending JPH05225282A (ja) | 1992-02-17 | 1992-02-17 | 演算増幅器のマクロモデルを用いたシミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05225282A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10313222A (ja) * | 1997-03-13 | 1998-11-24 | Hitachi Ltd | 光受信回路 |
| US9037441B2 (en) | 2011-03-29 | 2015-05-19 | Rohm Co., Ltd. | Macro model of operational amplifier and circuit design simulator using the same |
-
1992
- 1992-02-17 JP JP4029190A patent/JPH05225282A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10313222A (ja) * | 1997-03-13 | 1998-11-24 | Hitachi Ltd | 光受信回路 |
| US9037441B2 (en) | 2011-03-29 | 2015-05-19 | Rohm Co., Ltd. | Macro model of operational amplifier and circuit design simulator using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Qi et al. | Nonlinear data utilization: From direct data lookup to behavioral modeling | |
| Giannini et al. | Nonlinear microwave circuit design | |
| Yeh et al. | Numerical methods for simulation of guitar distortion circuits | |
| D'Angelo et al. | New family of wave-digital triode models | |
| Cao et al. | Dynamic behavioral modeling of nonlinear microwave devices using real-time recurrent neural network | |
| Holmes et al. | Improving the robustness of the iterative solver in state-space modelling of guitar distortion circuitry | |
| Hélie | On the use of Volterra series for real-time simulations of weakly nonlinear analog audio devices: Application to the Moog ladder filter | |
| Darabundit et al. | Neural net tube models for wave digital filters | |
| Mao et al. | An efficient nonlinear adaptive filter algorithm based on the rectified linear unit | |
| D'Angelo et al. | An improved virtual analog model of the Moog ladder filter | |
| JPH05225282A (ja) | 演算増幅器のマクロモデルを用いたシミュレーション方法 | |
| JP2019203912A (ja) | 模倣音信号生成装置、電子楽器、非線形システム同定方法 | |
| Mačák | Real-time digital simulation of guitar amplifiers as audio effects | |
| Möller et al. | A measurement technique for highly nonlinear transfer functions | |
| Pedro et al. | Predictable behavior: Behavioral modeling from measured data | |
| Verspecht et al. | System level simulation benefits from frequency domain behavioral models of mixers and amplifiers | |
| Cuoco et al. | The" Smoothie" data base model for the correct modeling of non-linear distortion in FET devices | |
| de Dinechin et al. | Towards arithmetic-centered filter design | |
| KR102273384B1 (ko) | 분산 물질에 대한 전자기파 해석 방법 및 장치 | |
| King et al. | Time-domain simulation of passband S-parameter networks using complex baseband vector fitting | |
| Duarte | Signal processing system with programmable distortion characteristics for an electric guitar | |
| Tarr | The development of audio software with distortion | |
| Lunsford et al. | The relationship between bivariate Volterra analysis and power series analysis with application to the behavioral modeling of microwave circuits | |
| JP2000245062A (ja) | ハイブリッド電力系統解析装置 | |
| JP2539484B2 (ja) | アナログシミユレ―タ用発電機の模擬回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |