JPH05226500A - Mounting circuit board - Google Patents
Mounting circuit boardInfo
- Publication number
- JPH05226500A JPH05226500A JP3303672A JP30367291A JPH05226500A JP H05226500 A JPH05226500 A JP H05226500A JP 3303672 A JP3303672 A JP 3303672A JP 30367291 A JP30367291 A JP 30367291A JP H05226500 A JPH05226500 A JP H05226500A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- signal line
- power supply
- ground electrode
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004642 Polyimide Substances 0.000 abstract description 24
- 229920001721 polyimide Polymers 0.000 abstract description 24
- 239000000758 substrate Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000005672 electromagnetic field Effects 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000005259 measurement Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Landscapes
- Waveguides (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は実装回路基板に関し、特
に配線間のクロストークを大幅に低減した実装回路基板
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting circuit board, and more particularly to a mounting circuit board in which crosstalk between wirings is greatly reduced.
【0002】[0002]
【従来の技術】電子機器の大型化、高速化にともない、
実装回路基板にも高性能化が要請されている。複数個の
LSIチップを基板上に実装したマルチチップモジュー
ルが広く用いられている。2. Description of the Related Art With the increase in size and speed of electronic equipment,
Higher performance is also required for mounted circuit boards. A multi-chip module in which a plurality of LSI chips are mounted on a substrate is widely used.
【0003】C.T.BarlettらがIEEE P
roceedings of 37th Electr
onic Components Conferenc
e,1987,pp.518〜525“Multi−C
hip PackagingDesign for V
LSI−Based System”で報告している内
容について、図2(a)および(b)を参照して説明す
る。C. T. Barlett et al. Is IEEE P
rosecedings of 37th electr
onic Components Conference
e, 1987, pp. 518-525 "Multi-C
hip Packing Design for V
The contents reported in the "LSI-Based System" will be described with reference to FIGS. 2 (a) and 2 (b).
【0004】図2(a)ではシリコン基板1上に絶縁膜
となる第1のポリイミド層2aを形成したのち、グラン
ド電極4を形成し、その上に第2のポリイミド層2bを
形成し、つぎに一層目の信号配線層を形成する。一層目
の信号配線層には第1の信号線3aおよび第2の信号線
3bが形成されている。その上に第3のポリイミド層2
cを形成し、二層目の信号配線層となる第3の信号線3
cを形成し、最後にカバーポリイミド層2dが形成され
ている。In FIG. 2 (a), a first polyimide layer 2a to be an insulating film is formed on a silicon substrate 1, a ground electrode 4 is formed, and a second polyimide layer 2b is formed on the ground electrode 4. Then, the first signal wiring layer is formed. A first signal line 3a and a second signal line 3b are formed on the first signal wiring layer. A third polyimide layer 2 on top of it
The third signal line 3 which forms c and serves as the second signal wiring layer
c is formed, and finally the cover polyimide layer 2d is formed.
【0005】第1の信号線3aおよび第2の信号線3b
はグランド電極4との間でマイクロストリップ線路を構
成しており、それぞれの信号線の特性インピーダンスは
50±5Ωになっている。First signal line 3a and second signal line 3b
Forms a microstrip line with the ground electrode 4, and the characteristic impedance of each signal line is 50 ± 5Ω.
【0006】図2(a)の実装回路基板で問題となって
いた、配線間のクロストークを低減したものを図2
(b)を参照して説明する。隣接する信号線間にグラン
ド電極を形成して電磁場を遮蔽している。FIG. 2 shows a structure in which crosstalk between wirings, which has been a problem in the mounting circuit board of FIG. 2A, is reduced.
This will be described with reference to (b). A ground electrode is formed between adjacent signal lines to shield the electromagnetic field.
【0007】シリコン基板1上に絶縁膜となる第1のポ
リイミド層2aを形成したのち、第1のグランド電極4
aを形成する。その上に第2のポリイミド層2bを形成
し、つぎに一層目の信号配線層を形成する。一層目の信
号配線層には第1の信号線3a、第2のグランド電極4
b、第2の信号線3bが形成されている。その上に第3
のポリイミド層2cを形成し、二層目の信号配線層とな
る第3の信号線3cを形成し、最後にカバーポリイミド
層2dが形成されている。After forming a first polyimide layer 2a to be an insulating film on a silicon substrate 1, a first ground electrode 4 is formed.
a is formed. A second polyimide layer 2b is formed thereon, and then a first signal wiring layer is formed. The first signal line 3a and the second ground electrode 4 are provided in the first signal wiring layer.
b, the second signal line 3b is formed. Third on it
Is formed, a third signal line 3c to be a second signal wiring layer is formed, and finally a cover polyimide layer 2d is formed.
【0008】第1の信号線3aおよび第2の信号線3b
は第1のグランド電極4aとの間でマイクロストリップ
線路を構成しており、それぞれの信号線の特性インピー
ダンスは50±5Ωになっている。First signal line 3a and second signal line 3b
Forms a microstrip line with the first ground electrode 4a, and the characteristic impedance of each signal line is 50 ± 5Ω.
【0009】[0009]
【発明が解決しようとする課題】図2(a)の実装回路
基板では、第1の信号線3aと第2の信号線3bとの間
で電磁場が回り込んでクロストークが生じるのが問題で
ある。In the mounted circuit board of FIG. 2A, there is a problem that an electromagnetic field wraps around between the first signal line 3a and the second signal line 3b to cause crosstalk. is there.
【0010】図2(b)の実装回路基板では、第2のグ
ランド電極4bで遮蔽されてはいるが不充分である。第
1の信号線3aと第2の信号線3bとの間で電磁場が回
り込み、図2(a)の半分程度のクロストークが生じて
いる。In the mounted circuit board of FIG. 2 (b), it is not sufficient though it is shielded by the second ground electrode 4b. The electromagnetic field wraps around between the first signal line 3a and the second signal line 3b, and crosstalk of about half of FIG. 2A occurs.
【0011】配線の微細化にともない、配線間隔も狭く
なっている。高速化によりパルスの立ち上り時間が短く
なり、高周波成分の信号が大きくなっている。With the miniaturization of wiring, the wiring interval has become narrower. Due to the higher speed, the rise time of the pulse is shortened and the signal of high frequency component is increased.
【0012】さらに配線の微細化にともなう配線抵抗の
増大を補うために、配線の膜厚を厚くする必要がある。Further, in order to compensate for the increase in wiring resistance due to the miniaturization of wiring, it is necessary to increase the film thickness of the wiring.
【0013】いずれにしても配線間のクロストークの増
大につながり、配線間のクロストークの大幅な低減が重
要な課題となっている。In any case, this leads to an increase in crosstalk between wirings, and a significant reduction in crosstalk between wirings is an important issue.
【0014】[0014]
【課題を解決するための手段】本発明の実装回路基板
は、絶縁層を隔てて、第1の電源層および第1の信号層
からなる第1の配線層と、第2の電源層および第2の信
号層からなる第2の配線層とが形成され、前記絶縁層の
端部近傍を除く前記第1の電源層の端部と前記第2の電
源層と端部とが前記絶縁層を隔ててオーバーラップして
いるものである。According to another aspect of the present invention, there is provided a mounted circuit board, wherein a first wiring layer composed of a first power supply layer and a first signal layer, a second power supply layer and a second power supply layer are provided with an insulating layer therebetween. A second wiring layer formed of two signal layers is formed, and the end portion of the first power supply layer except the vicinity of the end portion of the insulating layer, the second power supply layer and the end portion form the insulating layer. They are separated and overlap each other.
【0015】[0015]
【実施例】本発明の第1の実施例について、図1(a)
を参照して説明する。EXAMPLE FIG. 1A shows a first example of the present invention.
Will be described.
【0016】シリコン基板1上に第1のポリイミド層2
aを形成したのち、一層目の配線層を形成する。一層目
の配線層は第1の信号線3aおよび第1のグランド電極
4aから成り立っている。つぎに第2のポリイミド層2
bを形成し、二層目の配線層を形成する。二層目の配線
層は第2の信号線3bおよび第2のグランド電極4bか
ら成り立っている。その上に第3のポリイミド層2cを
形成し、第3の信号線3cを形成している。さらにその
上にカバーポリイミド層2dを形成している。A first polyimide layer 2 on a silicon substrate 1
After forming a, the first wiring layer is formed. The first wiring layer is composed of the first signal line 3a and the first ground electrode 4a. Next, the second polyimide layer 2
b is formed, and the second wiring layer is formed. The second wiring layer is composed of the second signal line 3b and the second ground electrode 4b. A third polyimide layer 2c is formed on it, and a third signal line 3c is formed. Further, a cover polyimide layer 2d is formed on it.
【0017】第1の信号線3aは第2のグランド電極4
bとの間で、第2の信号線3bは第1のグランド電極4
aとの間でマイクロストリップ線路を構成しており、そ
れぞれの信号線の特性インピーダンスは50±5Ωにな
っている。The first signal line 3a is connected to the second ground electrode 4
b, the second signal line 3b is connected to the first ground electrode 4
A microstrip line is formed with a, and the characteristic impedance of each signal line is 50 ± 5Ω.
【0018】本実施例では第1の信号線3aと第2の信
号線3bとの間の電磁場は、第1のグランド電極4aお
よび第2のグランド電極4bにより遮蔽されており、ク
ロストークが大幅に低減できるという大きな利点があ
る。In this embodiment, the electromagnetic field between the first signal line 3a and the second signal line 3b is shielded by the first ground electrode 4a and the second ground electrode 4b, so that the crosstalk is greatly reduced. There is a great advantage that it can be reduced.
【0019】立ち上り時間1nsのパルスと充分に長い
20cmの配線を用いて、シミュレーションと測定を行
なった結果を表1に示す。Table 1 shows the results of simulation and measurement using a pulse having a rise time of 1 ns and a sufficiently long wiring of 20 cm.
【0020】[0020]
【表1】 [Table 1]
【0021】この結果から本実施例により、従来技術に
比べてクロストークを5桁も低減できるということが分
った。これは第1のグランド電極4aと第2のグランド
電極4bとの重なる領域6で、電磁波の顕著な遮蔽効果
が生じるためである。From this result, it was found that the present embodiment can reduce crosstalk by 5 digits as compared with the prior art. This is because in the area 6 where the first ground electrode 4a and the second ground electrode 4b overlap, a remarkable electromagnetic wave shielding effect is produced.
【0022】つぎに本発明の第2の実施例について、図
1(b)を参照して説明する。Next, a second embodiment of the present invention will be described with reference to FIG.
【0023】本発明の第1の実施例について、図1
(b)を参照して説明する。FIG. 1 shows the first embodiment of the present invention.
This will be described with reference to (b).
【0024】シリコン基板1上に第1のポリイミド層2
aを形成したのち、一層目の配線層を形成する。一層目
の配線層は第1の信号線3aおよび第1のグランド電極
4aから成り立っている。つぎに第2のポリイミド層2
bを形成する。この第2のポリイミド層2bにビア層5
を形成し、つぎに二層目の配線層を形成する。二層目の
配線層は第2の信号線3bおよび第2のグランド電極4
bから成り立っている。その上に第3のポリイミド層2
cを形成し、第3の信号線3cを形成している。さらに
その上にカバーポリイミド層2dを形成している。First polyimide layer 2 on silicon substrate 1
After forming a, the first wiring layer is formed. The first wiring layer is composed of the first signal line 3a and the first ground electrode 4a. Next, the second polyimide layer 2
b is formed. The via layer 5 is formed on the second polyimide layer 2b.
And then a second wiring layer is formed. The second wiring layer is the second signal line 3b and the second ground electrode 4
It consists of b. A third polyimide layer 2 on top of it
c is formed, and the third signal line 3c is formed. Further, a cover polyimide layer 2d is formed on it.
【0025】第1の信号線3aは第2のグランド電極4
bとの間で、第2の信号線3bは第1のグランド電極4
aとの間でマイクロストリップ線路を構成しており、そ
れぞれの信号線の特性インピーダンスは50±5Ωにな
っている。The first signal line 3a is connected to the second ground electrode 4
b, the second signal line 3b is connected to the first ground electrode 4
A microstrip line is formed with a, and the characteristic impedance of each signal line is 50 ± 5Ω.
【0026】本実施例では第1の信号線3aと第2の信
号線3bとの間の電磁場は、第1のグランド電極4a、
第2のグランド電極4bおよびビア層5により完全に遮
蔽されている。In this embodiment, the electromagnetic field between the first signal line 3a and the second signal line 3b is the first ground electrode 4a,
It is completely shielded by the second ground electrode 4b and the via layer 5.
【0027】シミュレーションおよび実測により、本実
施例では第1の実施例よりもさらにクロストークが低減
され、ほとんど0になることがわかった。クロストーク
を全くなくすことにより、高速信号を動作させることが
可能になった。From the simulation and the actual measurement, it was found that in this embodiment, the crosstalk is further reduced as compared with the first embodiment, and it becomes almost zero. By eliminating crosstalk altogether, it has become possible to operate high-speed signals.
【0028】[0028]
【発明の効果】配線層を増やすことなく、配線の特性イ
ンピーダンスおよび配線抵抗を変化させることなく、ク
ロストークの問題を解消することができた。The crosstalk problem can be solved without increasing the wiring layers and without changing the characteristic impedance and wiring resistance of the wiring.
【図1】(a)は本発明の第1の実施例を示す断面図で
ある。(b)は本発明の第2の実施例を示す断面図であ
る。FIG. 1A is a sectional view showing a first embodiment of the present invention. (B) is a sectional view showing a second embodiment of the present invention.
【図2】従来の実装回路基板を示す断面図である。FIG. 2 is a cross-sectional view showing a conventional mounted circuit board.
1 シリコン基板 2a 第1のポリイミド層 2b 第2のポリイミド層 2c 第3のポリイミド層 2d カバーポリイミド層 3a 第1の信号線 3b 第2の信号線 3c 第3の信号線 4 グランド電極 4a 第1のグランド電極 4b 第2のグランド電極 5 ビア層 6 グランド電極が重なる領域 1 Silicon Substrate 2a First Polyimide Layer 2b Second Polyimide Layer 2c Third Polyimide Layer 2d Cover Polyimide Layer 3a First Signal Line 3b Second Signal Line 3c Third Signal Line 4 Ground Electrode 4a First Ground electrode 4b Second ground electrode 5 Via layer 6 Region where ground electrodes overlap
Claims (4)
1の信号層からなる第1の配線層と、第2の電源層およ
び第2の信号層からなる第2の配線層とが形成され、前
記絶縁層の端部近傍を除く前記第1の電源層の端部と前
記第2の電源層と端部とが前記絶縁層を隔ててオーバー
ラップしている実装回路基板。1. A first wiring layer composed of a first power supply layer and a first signal layer and a second wiring layer composed of a second power supply layer and a second signal layer with an insulating layer interposed therebetween. And the end portion of the first power supply layer and the end portion of the second power supply layer excluding the vicinity of the end portion of the insulating layer overlap with each other with the insulating layer interposed therebetween.
を介して互いの接続されている請求項1記載の実装回路
基板。2. The mounted circuit board according to claim 1, wherein the first power supply layer and the second power supply layer are connected to each other through a via layer.
がグランドである請求項1記載の実装回路基板。3. The mounted circuit board according to claim 1, wherein the potentials of the first power supply layer and the second power supply layer are ground.
プモジュールを構成する請求項1記載の実装回路基板。4. The mounted circuit board according to claim 1, wherein a plurality of bare chips are mounted to form a multichip module.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303672A JPH05226500A (en) | 1991-11-20 | 1991-11-20 | Mounting circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303672A JPH05226500A (en) | 1991-11-20 | 1991-11-20 | Mounting circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226500A true JPH05226500A (en) | 1993-09-03 |
Family
ID=17923843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3303672A Pending JPH05226500A (en) | 1991-11-20 | 1991-11-20 | Mounting circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226500A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5688698A (en) * | 1994-03-31 | 1997-11-18 | Iowa State University Research Foundation | Method of fabricating a device having a wafer with integrated processing circuits thereon |
| JPH1140906A (en) * | 1997-07-23 | 1999-02-12 | Olympus Optical Co Ltd | Electric circuit board |
| WO2010100845A1 (en) * | 2009-03-03 | 2010-09-10 | パナソニック株式会社 | Semiconductor chip and semiconductor device |
| WO2015186720A1 (en) * | 2014-06-05 | 2015-12-10 | 株式会社村田製作所 | Transmission line member |
| US20190088388A1 (en) * | 2016-05-17 | 2019-03-21 | Murata Manufacturing Co., Ltd. | Transmission line substrate and electronic device |
-
1991
- 1991-11-20 JP JP3303672A patent/JPH05226500A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5688698A (en) * | 1994-03-31 | 1997-11-18 | Iowa State University Research Foundation | Method of fabricating a device having a wafer with integrated processing circuits thereon |
| JPH1140906A (en) * | 1997-07-23 | 1999-02-12 | Olympus Optical Co Ltd | Electric circuit board |
| WO2010100845A1 (en) * | 2009-03-03 | 2010-09-10 | パナソニック株式会社 | Semiconductor chip and semiconductor device |
| US8492895B2 (en) | 2009-03-03 | 2013-07-23 | Panasonic Corporation | Semiconductor device with grounding conductor film formed on upper surface of dielectric film formed above integrated circuit |
| WO2015186720A1 (en) * | 2014-06-05 | 2015-12-10 | 株式会社村田製作所 | Transmission line member |
| JPWO2015186720A1 (en) * | 2014-06-05 | 2017-04-20 | 株式会社村田製作所 | Transmission line member |
| US10050326B2 (en) | 2014-06-05 | 2018-08-14 | Murata Manufacturing Co., Ltd. | Transmission line |
| US20190088388A1 (en) * | 2016-05-17 | 2019-03-21 | Murata Manufacturing Co., Ltd. | Transmission line substrate and electronic device |
| US11037701B2 (en) * | 2016-05-17 | 2021-06-15 | Murata Manufacturing Co., Ltd. | Transmission line substrate and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2960276B2 (en) | Multilayer wiring board, semiconductor device using this substrate, and method of manufacturing multilayer wiring board | |
| KR910000241B1 (en) | Semiconductor device | |
| US5294751A (en) | High frequency signal transmission line structure having shielding conductor unit | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| US5761049A (en) | Inductance cancelled condenser implemented apparatus | |
| JPH05226500A (en) | Mounting circuit board | |
| JPS6016701A (en) | Microwave printed board circuit | |
| JP2571029B2 (en) | Microwave integrated circuit | |
| JPS629697A (en) | wiring board | |
| JP3082579B2 (en) | Shield case | |
| JP3116782B2 (en) | Circuit board with inductive cancellation capacitor | |
| JPS63170988A (en) | Hybrid integrated circuit | |
| JPH05335475A (en) | Circuit chip mounting device | |
| JP2940478B2 (en) | Shielded surface mount components | |
| JP3082789B2 (en) | Circuit device | |
| JP2830653B2 (en) | Multi-chip module | |
| JPS6079763A (en) | Semiconductor device | |
| JPH07130900A (en) | Semiconductor device | |
| JPH0322915Y2 (en) | ||
| JP2661570B2 (en) | High frequency device | |
| JPS5843553A (en) | Multi-chip lsi package | |
| JPH08293571A (en) | Package and semiconductor integrated circuit device using the same | |
| JPS5824957B2 (en) | Hand-made yuseki kairoyotasou high-senkiban | |
| JPH02213147A (en) | Mounting structure by flip chip method | |
| JP2908918B2 (en) | Thick film thin film hybrid multilayer circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990713 |