JPH05226579A - 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法 - Google Patents
伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法Info
- Publication number
- JPH05226579A JPH05226579A JP4059385A JP5938592A JPH05226579A JP H05226579 A JPH05226579 A JP H05226579A JP 4059385 A JP4059385 A JP 4059385A JP 5938592 A JP5938592 A JP 5938592A JP H05226579 A JPH05226579 A JP H05226579A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type semiconductor
- heat transfer
- heat
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 積層半導体装置の中央部に位置する集積回路
層から発生する熱を、ペルチェ効果を利用した薄膜伝熱
基板により中央部から層間縦配線および金属フィラーの
埋め込まれている周辺部に移動させ、積層半導体装置の
放熱特性を向上させる。 【構成】 ｎ型半導体素子領域３においては、基板周辺
部から中心部に向かって電流が流れ、かつｐ型半導体素
子領域４においては、中心部から周辺部に向かって電流
７が流れるように半導体素子領域を設置・配線５し、ペ
ルチェ効果を利用することにより基板中心部から周辺部
に向かう熱流束６を生じさせた伝熱基板を薄膜化し、得
られた薄膜伝熱基板１３を積層半導体装置に挾み込む。
層から発生する熱を、ペルチェ効果を利用した薄膜伝熱
基板により中央部から層間縦配線および金属フィラーの
埋め込まれている周辺部に移動させ、積層半導体装置の
放熱特性を向上させる。 【構成】 ｎ型半導体素子領域３においては、基板周辺
部から中心部に向かって電流が流れ、かつｐ型半導体素
子領域４においては、中心部から周辺部に向かって電流
７が流れるように半導体素子領域を設置・配線５し、ペ
ルチェ効果を利用することにより基板中心部から周辺部
に向かう熱流束６を生じさせた伝熱基板を薄膜化し、得
られた薄膜伝熱基板１３を積層半導体装置に挾み込む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の構造、詳
しくは半導体素子を利用した伝熱基板および半導体装置
および伝熱基板の製造方法に関するものである。
しくは半導体素子を利用した伝熱基板および半導体装置
および伝熱基板の製造方法に関するものである。
【０００２】
【従来の技術】トランジスタ層が縦方向に積層されてい
る多層構造デバイスを作成する方法の一つとして、ＣＵ
ＢＩＣ（Ｃｕｍｕｌａｔｉｖｅｌｙ Ｂｏｎｄｅｄ Ｉ
Ｃ）技術が知られている（林ら、Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ Ｗｏｒｌｄ １９９０．９，ｐｐ５８〜６４参
照）。
る多層構造デバイスを作成する方法の一つとして、ＣＵ
ＢＩＣ（Ｃｕｍｕｌａｔｉｖｅｌｙ Ｂｏｎｄｅｄ Ｉ
Ｃ）技術が知られている（林ら、Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ Ｗｏｒｌｄ １９９０．９，ｐｐ５８〜６４参
照）。
【０００３】図１２に、ＣＵＢＩＣ技術による３次元Ｌ
ＳＩ形成スループロセスの工程断面図を示す。図におい
て、まず、通常のＬＳＩプロセスを利用してバルクシリ
コン基板１上に、ＭＯＳＦＥＴからなる集積回路を形成
し、さらに選択ＣＶＤ法を利用してＭＯＳＦＥＴのＭｏ
Ｓｉ2／Ａｌ配線２１上にタングステンバンプ２２を形
成する（図１２（ａ））。
ＳＩ形成スループロセスの工程断面図を示す。図におい
て、まず、通常のＬＳＩプロセスを利用してバルクシリ
コン基板１上に、ＭＯＳＦＥＴからなる集積回路を形成
し、さらに選択ＣＶＤ法を利用してＭＯＳＦＥＴのＭｏ
Ｓｉ2／Ａｌ配線２１上にタングステンバンプ２２を形
成する（図１２（ａ））。
【０００４】このタングステンバンプ２２は、デバイス
／デバイス間の接続電極として用いる。その後、ＭＯＳ
ＦＥＴ形成面側に絶縁性のポリイミドを塗布し、その接
着層１５を介して支持基板１４に接着する。次に、ＭＯ
ＳＦＥＴの形成されたシリコン基板１の裏面より、選択
ポリッシングを行い、薄膜構造のＮＭＯＳＦＥＴを得る
（図１２（ｂ））。
／デバイス間の接続電極として用いる。その後、ＭＯＳ
ＦＥＴ形成面側に絶縁性のポリイミドを塗布し、その接
着層１５を介して支持基板１４に接着する。次に、ＭＯ
ＳＦＥＴの形成されたシリコン基板１の裏面より、選択
ポリッシングを行い、薄膜構造のＮＭＯＳＦＥＴを得る
（図１２（ｂ））。
【０００５】選択ポリッシングでは、シリコンの加工速
度に対してシリコン酸化物の加工速度が１０００分の１
程度となるような加工液を用いる。このため、ＭＯＳＦ
ＥＴのＬＯＣＯＳ酸化膜２の裏面まで加工面が達する
と、加工速度が著しく遅くなり、薄膜構造ＭＯＳＦＥＴ
（厚さ：１μｍ〜２μｍ）あるいは薄膜集積回路１７を
得ることができる。
度に対してシリコン酸化物の加工速度が１０００分の１
程度となるような加工液を用いる。このため、ＭＯＳＦ
ＥＴのＬＯＣＯＳ酸化膜２の裏面まで加工面が達する
と、加工速度が著しく遅くなり、薄膜構造ＭＯＳＦＥＴ
（厚さ：１μｍ〜２μｍ）あるいは薄膜集積回路１７を
得ることができる。
【０００６】次に、薄膜構造ＭＯＳＦＥＴ１７の表面側
（ここでは、ｎ＋ｐｏｌｙ−Ｓｉ配線２３あるいはＭｏ
Ｓｉ2／Ａｌ配線２１に流れる電気信号を薄膜構造ＮＭ
ＯＳＦＥＴ裏面側に接続することを目的として、薄膜集
積回路１７の裏面より、ＬＯＣＯＳ酸化膜上に形成され
たポリシリ配線層２３に至るスルーホール２４および裏
面配線２５を形成する（図１２（ｃ））。
（ここでは、ｎ＋ｐｏｌｙ−Ｓｉ配線２３あるいはＭｏ
Ｓｉ2／Ａｌ配線２１に流れる電気信号を薄膜構造ＮＭ
ＯＳＦＥＴ裏面側に接続することを目的として、薄膜集
積回路１７の裏面より、ＬＯＣＯＳ酸化膜上に形成され
たポリシリ配線層２３に至るスルーホール２４および裏
面配線２５を形成する（図１２（ｃ））。
【０００７】さらに、裏面側デバイス接続極として、接
着層１５のポリイミド膜にＡｕ／Ｉｎ合金が埋め込まれ
た構造を有するＡｕ／Ｉｎプール２６を形成する。な
お、Ａｕ／Ｉｎプール２６は、裏面Ｗ／Ａｌ配線２５，
スルーホール２４，ポリシリ配線２３，ＭｏＳｉ2／Ａ
ｌ配線２１を介して、薄膜集積回路１７の表面に形成さ
れているタングステンバンプ２２と、電気的に接続され
ていることに注意されたい。
着層１５のポリイミド膜にＡｕ／Ｉｎ合金が埋め込まれ
た構造を有するＡｕ／Ｉｎプール２６を形成する。な
お、Ａｕ／Ｉｎプール２６は、裏面Ｗ／Ａｌ配線２５，
スルーホール２４，ポリシリ配線２３，ＭｏＳｉ2／Ａ
ｌ配線２１を介して、薄膜集積回路１７の表面に形成さ
れているタングステンバンプ２２と、電気的に接続され
ていることに注意されたい。
【０００８】次に、薄膜構造ＭＯＳＦＥＴあるいは薄膜
集積回路１７を単位として、順次デバイスをボンディン
グしてゆく。ここでは、赤外線顕微鏡を用い、下層デバ
イス１６のＭＯＳＦＥＴ表面に形成されているタングス
テンバンプ２２と、上層デバイスである薄膜構造ＭＯＳ
ＦＥＴ裏面に形成されているＡｕ／Ｉｎプール２６との
位置合わせを行う（図１２（ｄ））。
集積回路１７を単位として、順次デバイスをボンディン
グしてゆく。ここでは、赤外線顕微鏡を用い、下層デバ
イス１６のＭＯＳＦＥＴ表面に形成されているタングス
テンバンプ２２と、上層デバイスである薄膜構造ＭＯＳ
ＦＥＴ裏面に形成されているＡｕ／Ｉｎプール２６との
位置合わせを行う（図１２（ｄ））。
【０００９】位置合わせ後、Ａｕ／Ｉｎ合金が溶融する
温度以上に試料を昇温・加圧し、溶融状態のＡｕ／Ｉｎ
プールにタングステンバンプを挿入させ、“ろう着”に
よるデバイス接続縦配線２７にて下層デバイスと、上層
デバイスとが電気的に接続される（図１２（ｅ））。最
後に、支持基板１４をエッチングにより除去することに
より、薄膜集積回路１７が積層された多層構造ＩＣを得
ている（図１２（ｆ））。
温度以上に試料を昇温・加圧し、溶融状態のＡｕ／Ｉｎ
プールにタングステンバンプを挿入させ、“ろう着”に
よるデバイス接続縦配線２７にて下層デバイスと、上層
デバイスとが電気的に接続される（図１２（ｅ））。最
後に、支持基板１４をエッチングにより除去することに
より、薄膜集積回路１７が積層された多層構造ＩＣを得
ている（図１２（ｆ））。
【００１０】
【発明が解決しようとする課題】かかる手段によって複
数の薄膜構造デバイスが積層された多層構造ＩＣを得る
ことができるわけであるが、一般に多層構造ＩＣの周辺
部には、熱伝導性の良い金属材料で入出力金属電極パッ
ドや金属縦配線（電源線やバス信号線）が形成してあ
り、かつ発熱源であるトランジスタ素子密度が低い。
数の薄膜構造デバイスが積層された多層構造ＩＣを得る
ことができるわけであるが、一般に多層構造ＩＣの周辺
部には、熱伝導性の良い金属材料で入出力金属電極パッ
ドや金属縦配線（電源線やバス信号線）が形成してあ
り、かつ発熱源であるトランジスタ素子密度が低い。
【００１１】一方、多層構造ＩＣ中心部は、トランジス
タ密度が高く、かつ各薄膜構造デバイス層は、熱伝導性
の悪いポリイミド樹脂接着層で上面あるいは下面が覆わ
れているため、温度上昇が顕著になる。このため、トラ
ンジスタの正常動作が阻害されるといった問題点があっ
た。
タ密度が高く、かつ各薄膜構造デバイス層は、熱伝導性
の悪いポリイミド樹脂接着層で上面あるいは下面が覆わ
れているため、温度上昇が顕著になる。このため、トラ
ンジスタの正常動作が阻害されるといった問題点があっ
た。
【００１２】本発明の目的は、ＩＣの中心部に蓄積され
た熱を熱伝導性の良い周辺部に移動させるための構造お
よびその製造方法を提供することにある。
た熱を熱伝導性の良い周辺部に移動させるための構造お
よびその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明による伝熱基板においては、ｎ型半導体素子
領域とｐ型半導体素子領域との複数の接合対を有する伝
熱基板であって、ｎ型半導体素子領域と、ｐ型半導体素
子領域との接合対は基板の中心部より周辺部へ向けてペ
ルチェ効果により熱移動を生じさせるものである。
め、本発明による伝熱基板においては、ｎ型半導体素子
領域とｐ型半導体素子領域との複数の接合対を有する伝
熱基板であって、ｎ型半導体素子領域と、ｐ型半導体素
子領域との接合対は基板の中心部より周辺部へ向けてペ
ルチェ効果により熱移動を生じさせるものである。
【００１４】また、伝熱基板は、２μｍ〜５０μｍ程度
の厚さを有するものである。
の厚さを有するものである。
【００１５】本発明による半導体装置においては、集積
回路基板と伝熱基板とが交互に積層され、周辺部に層間
接続縦配線，埋め込み金属フィラーを有する多層構造の
積層半導体装置であって、集積回路基板は、薄膜化され
たものであり、伝熱基板は、ｎ型半導体素子領域とｐ型
半導体素子領域との複数の接合対を有し、基板の中心部
より周辺部に向けてペルチェ効果により熱移動を生じさ
せるものであり、層間接続縦配線、あるいは埋め込み金
属フィラーは、各層の伝熱基板上で周辺部に移動した熱
を放熱させるものである。
回路基板と伝熱基板とが交互に積層され、周辺部に層間
接続縦配線，埋め込み金属フィラーを有する多層構造の
積層半導体装置であって、集積回路基板は、薄膜化され
たものであり、伝熱基板は、ｎ型半導体素子領域とｐ型
半導体素子領域との複数の接合対を有し、基板の中心部
より周辺部に向けてペルチェ効果により熱移動を生じさ
せるものであり、層間接続縦配線、あるいは埋め込み金
属フィラーは、各層の伝熱基板上で周辺部に移動した熱
を放熱させるものである。
【００１６】本発明による伝熱基板の製造方法において
は、基板の表面に形成された絶縁膜に複数個の凹部を形
成する工程と、前記凹部にｐ型半導体およびｎ型半導体
を埋め込む工程と、前記ｐ型半導体と前記ｎ型半導体と
を金属配線で接続する工程とを有するものである。
は、基板の表面に形成された絶縁膜に複数個の凹部を形
成する工程と、前記凹部にｐ型半導体およびｎ型半導体
を埋め込む工程と、前記ｐ型半導体と前記ｎ型半導体と
を金属配線で接続する工程とを有するものである。
【００１７】
【作用】本発明に係る伝熱基板構造では、ペルチェ効果
を利用する複数の半導体素子対が基板中央部より周辺部
に熱が移動するように配置されている。この伝熱基板を
薄膜化しても半導体素子の特性に影響を及ぼさない範囲
内であれば、基板中央部から周辺部への熱移動効果が損
なわれることはない。
を利用する複数の半導体素子対が基板中央部より周辺部
に熱が移動するように配置されている。この伝熱基板を
薄膜化しても半導体素子の特性に影響を及ぼさない範囲
内であれば、基板中央部から周辺部への熱移動効果が損
なわれることはない。
【００１８】この薄膜伝熱基板と薄膜集積回路基板とを
ポリイミドを用いて張り合わせ積層するとしても、得ら
れた積層半導体装置の中央部から周辺部への熱移動が可
能であり、さらに積層構造半導体装置の周辺部に形成し
てある層間金属縦配線や埋め込み金属フィラーを介して
効率良く外界に放熱させることが可能となる。
ポリイミドを用いて張り合わせ積層するとしても、得ら
れた積層半導体装置の中央部から周辺部への熱移動が可
能であり、さらに積層構造半導体装置の周辺部に形成し
てある層間金属縦配線や埋め込み金属フィラーを介して
効率良く外界に放熱させることが可能となる。
【００１９】本発明による積層構造半導体装置において
は、薄膜集積回路基板を熱伝導性の悪い有機接着材を用
いて張り合わせ積層したとしても、回路動作による発熱
を効率よく外界に放熱させることができる。
は、薄膜集積回路基板を熱伝導性の悪い有機接着材を用
いて張り合わせ積層したとしても、回路動作による発熱
を効率よく外界に放熱させることができる。
【００２０】
【実施例】以下に本発明の実施例を図によって説明す
る。実施例として、まずペルチェ効果を示す半導体対と
して、ｐ型シリコン・ゲルマ（Ｓｉ−Ｇｅ）とｎ型シリ
コン・ゲルマ半導体対を利用した伝熱基板について説明
する。
る。実施例として、まずペルチェ効果を示す半導体対と
して、ｐ型シリコン・ゲルマ（Ｓｉ−Ｇｅ）とｎ型シリ
コン・ゲルマ半導体対を利用した伝熱基板について説明
する。
【００２１】表１に、Ｓｉ−Ｇｅ系材料の熱電特性を示
す（村上 欣一および西田 勲夫，“熱電半導体とその
応用”，日刊工業新聞社，ＩＳＢＮ４−５２６−０２４
５４−６ Ｃ３０ ５５，ｐｐ１７５参照）。
す（村上 欣一および西田 勲夫，“熱電半導体とその
応用”，日刊工業新聞社，ＩＳＢＮ４−５２６−０２４
５４−６ Ｃ３０ ５５，ｐｐ１７５参照）。
【００２２】
【表１】
【００２３】Ｓｉ−Ｇｅ系材料のボロンあるいはリン等
の不純物を添加してｐ型半導体化あるいはｎ型半導体化
し、電流がｎ型半導体素子領域からｐ型半導体素子領域
に配線を施すことによりペルチェ効果により熱移動が生
じるわけである。
の不純物を添加してｐ型半導体化あるいはｎ型半導体化
し、電流がｎ型半導体素子領域からｐ型半導体素子領域
に配線を施すことによりペルチェ効果により熱移動が生
じるわけである。
【００２４】図１に示すがごとく、Ｓｉ基板１上にシリ
コン酸化膜２が形成され、そのｎ型半導体素子領域３に
おいては、基板周辺部から中心に向かって電流が流れ、
かつｐ型半導体素子領域４においては、中心部から周辺
部に向かって電流７が流れるように半導体素子領域を設
置し、配線５を施すことにより、基板中心部から周辺部
に矢印で示すように熱流束６が生じる。
コン酸化膜２が形成され、そのｎ型半導体素子領域３に
おいては、基板周辺部から中心に向かって電流が流れ、
かつｐ型半導体素子領域４においては、中心部から周辺
部に向かって電流７が流れるように半導体素子領域を設
置し、配線５を施すことにより、基板中心部から周辺部
に矢印で示すように熱流束６が生じる。
【００２５】すなわち、図１に示した半導体装置は、中
心部から周辺部への熱流束６を生じさせる伝熱基板とな
る。
心部から周辺部への熱流束６を生じさせる伝熱基板とな
る。
【００２６】図２から図７に、図１に示した構造を有す
る伝熱基板を形成するための工程を示す。まず、シリコ
ン基板１にシリコン酸化膜２を形成し（図２）、シリコ
ン酸化膜２にエッチングにより凹部８を形成する（図
３）。
る伝熱基板を形成するための工程を示す。まず、シリコ
ン基板１にシリコン酸化膜２を形成し（図２）、シリコ
ン酸化膜２にエッチングにより凹部８を形成する（図
３）。
【００２７】基板表面に蒸着法等によりＳｉ−Ｇｅ膜９
を堆積し（図４）、凹部８以外の酸化膜２上のＳｉ−Ｇ
ｅ膜をフォトリソグラフィー工程と、エッチング工程に
より除去して前記凹部８にＳｉ−Ｇｅを埋め込む。
を堆積し（図４）、凹部８以外の酸化膜２上のＳｉ−Ｇ
ｅ膜をフォトリソグラフィー工程と、エッチング工程に
より除去して前記凹部８にＳｉ−Ｇｅを埋め込む。
【００２８】なお、このＳｉ−Ｇｅ膜の埋め込み構造を
得る方法として、酸化膜２上のＳｉ−Ｇｅ膜９をポリッ
シングにより除去する方法を用いても良い。しかる後、
レジスト１０によるフォトマスクを用いて複数個の埋め
込みＳｉ−Ｇｅ領域の内、その半数個の領域にボロンを
イオン注入してｐ型半導体素子領域４とし（図５）、残
りの半数個の領域にリンをイオン注入してｎ型半導体素
子領域３とする（図６）。
得る方法として、酸化膜２上のＳｉ−Ｇｅ膜９をポリッ
シングにより除去する方法を用いても良い。しかる後、
レジスト１０によるフォトマスクを用いて複数個の埋め
込みＳｉ−Ｇｅ領域の内、その半数個の領域にボロンを
イオン注入してｐ型半導体素子領域４とし（図５）、残
りの半数個の領域にリンをイオン注入してｎ型半導体素
子領域３とする（図６）。
【００２９】層間絶縁膜１１を堆積した後、コンタクト
ホール１２およびアルミ配線５を通常のフォトリソグラ
フィーおよびドライエッチングにより形成する（図
７）。
ホール１２およびアルミ配線５を通常のフォトリソグラ
フィーおよびドライエッチングにより形成する（図
７）。
【００３０】なお、層間絶縁膜１１および素子分離酸化
膜２の熱抵抗を下げるため、それらの厚さをそれぞれ
０．５μｍ〜２μｍ程度と十分に薄膜化することが望ま
しい。
膜２の熱抵抗を下げるため、それらの厚さをそれぞれ
０．５μｍ〜２μｍ程度と十分に薄膜化することが望ま
しい。
【００３１】図７は、図１に示した伝熱基板の断面構造
図であるが、実際にペルチェ効果を利用して熱移動を生
じさせている領域は、厚さ数百ミクロンを有するシリコ
ン基板１上のｐ型半導体素子領域４およびｎ型半導体素
子領域３が形成されている表面層のみである。
図であるが、実際にペルチェ効果を利用して熱移動を生
じさせている領域は、厚さ数百ミクロンを有するシリコ
ン基板１上のｐ型半導体素子領域４およびｎ型半導体素
子領域３が形成されている表面層のみである。
【００３２】従って、下地シリコン基板１を除去するこ
とにより、より効率の高い薄膜熱伝導基板とすることが
できる。図８に、下地シリコン基板１を研磨あるいはエ
ッチングにより除去することにより、厚さを２μｍから
５０μｍとした薄膜伝熱基板１３を示す。ここでは、ｐ
型半導体４およびｎ型半導体３の素子分離酸化膜２下に
シリコン基板１の一部を残した場合を示したが、図９に
示すがごとく、全てのシリコン基板を除去しても良い。
ただし、この場合、機械的補強を目的として伝熱基板を
支持基板１４に接着層１５を介して接着した後、伝熱基
板を薄膜化する必要がある。
とにより、より効率の高い薄膜熱伝導基板とすることが
できる。図８に、下地シリコン基板１を研磨あるいはエ
ッチングにより除去することにより、厚さを２μｍから
５０μｍとした薄膜伝熱基板１３を示す。ここでは、ｐ
型半導体４およびｎ型半導体３の素子分離酸化膜２下に
シリコン基板１の一部を残した場合を示したが、図９に
示すがごとく、全てのシリコン基板を除去しても良い。
ただし、この場合、機械的補強を目的として伝熱基板を
支持基板１４に接着層１５を介して接着した後、伝熱基
板を薄膜化する必要がある。
【００３３】図１０（ａ）に、集積回路１６の形成され
ているシリコン基板１に、薄膜伝熱基板１３と、薄膜集
積回路１７とを絶縁性接着層１５を介して張り合わせた
積層構造半導体装置の断面図を示す。薄膜集積回路１７
は、従来の技術を示す図１２に示したように、集積回路
が形成されてシリコン基板を選択ポリッシング法により
薄膜化することにより得られる。
ているシリコン基板１に、薄膜伝熱基板１３と、薄膜集
積回路１７とを絶縁性接着層１５を介して張り合わせた
積層構造半導体装置の断面図を示す。薄膜集積回路１７
は、従来の技術を示す図１２に示したように、集積回路
が形成されてシリコン基板を選択ポリッシング法により
薄膜化することにより得られる。
【００３４】かかる積層半導体装置の構造の特徴は、回
路動作時に発熱するＭＯＳＦＥＴ等の半導体集積回路素
子形成領域１８を積層半導体装置中央部に配置し、その
周辺部に熱伝導性の良い金属材料からなる層間接続縦配
線１９や、埋め込み金属フィラー２０を形成して中央部
よりもその周辺部の熱伝導性を高くしてみることであ
る。
路動作時に発熱するＭＯＳＦＥＴ等の半導体集積回路素
子形成領域１８を積層半導体装置中央部に配置し、その
周辺部に熱伝導性の良い金属材料からなる層間接続縦配
線１９や、埋め込み金属フィラー２０を形成して中央部
よりもその周辺部の熱伝導性を高くしてみることであ
る。
【００３５】このような積層構造半導体装置の構造をと
ることで、図１０（ｂ）に示すがごとく半導体装置中央
部で発生した熱を薄膜伝熱基板１３により、周辺部に移
動させ、図１０（ｂ）では、図示を略しているが、周辺
部に形成してある層間金属縦配線や埋め込み金属フィラ
ーを通して放熱させる。
ることで、図１０（ｂ）に示すがごとく半導体装置中央
部で発生した熱を薄膜伝熱基板１３により、周辺部に移
動させ、図１０（ｂ）では、図示を略しているが、周辺
部に形成してある層間金属縦配線や埋め込み金属フィラ
ーを通して放熱させる。
【００３６】なお、上述した積層半導体装置の実施例で
は、バルクシリコン基板に形成された集積回路上に、薄
膜伝熱基板１３と薄膜集積回路１７とを張り合わせた場
合を示したが、図１１に示すがごとく、さらに多層構造
の積層半導体装置に適応できることは自明である。
は、バルクシリコン基板に形成された集積回路上に、薄
膜伝熱基板１３と薄膜集積回路１７とを張り合わせた場
合を示したが、図１１に示すがごとく、さらに多層構造
の積層半導体装置に適応できることは自明である。
【００３７】また、シリコン集積回路製造プロセスとの
整合性を加味して、ペルチェ効果を利用する半導体とし
てＳｉ−Ｇｅを使用したが、Ｓｉ−Ｇｅ以外の材料、例
えばＢｉ−Ｔｅ−Ｓｂ系材料でも良いことは自明であ
る。
整合性を加味して、ペルチェ効果を利用する半導体とし
てＳｉ−Ｇｅを使用したが、Ｓｉ−Ｇｅ以外の材料、例
えばＢｉ−Ｔｅ−Ｓｂ系材料でも良いことは自明であ
る。
【００３８】また、ペルチェ効果を利用するｐ型および
ｎ型半導体素子対の数には制限はないことは自明である
が、ただし、熱移動の方向を基板中心から周辺部へ移動
させるには、少なくともｐ型半導体素子領域では基板中
心から周辺部へ電流が流れ、一方ｎ型半導体素子領域で
は周辺部から中心部へ流れるようにしておく必要があ
る。
ｎ型半導体素子対の数には制限はないことは自明である
が、ただし、熱移動の方向を基板中心から周辺部へ移動
させるには、少なくともｐ型半導体素子領域では基板中
心から周辺部へ電流が流れ、一方ｎ型半導体素子領域で
は周辺部から中心部へ流れるようにしておく必要があ
る。
【００３９】
【発明の効果】以上述べたように本発明を適用するなら
ば、ペルチェ効果を利用して基板中央部から周辺部へと
熱移動させる伝熱基板を形成することができる。さら
に、薄膜半導体集積回路基板を張り合わせて得られる積
層構造半導体装置に薄膜伝熱基板を組み込むことによ
り、半導体装置中央部で発生した熱を周辺部に移動さ
せ、さらに周辺部に形成してある層間金属縦配線や埋め
込み金属フィラーを介して放熱させることを可能ならし
める。
ば、ペルチェ効果を利用して基板中央部から周辺部へと
熱移動させる伝熱基板を形成することができる。さら
に、薄膜半導体集積回路基板を張り合わせて得られる積
層構造半導体装置に薄膜伝熱基板を組み込むことによ
り、半導体装置中央部で発生した熱を周辺部に移動さ
せ、さらに周辺部に形成してある層間金属縦配線や埋め
込み金属フィラーを介して放熱させることを可能ならし
める。
【００４０】すなわち、半導体装置において、発熱によ
る温度上昇により動作特性が劣化するのは主に中央部に
形成されている半導体集積回路素子領域であることに着
目し、薄膜伝熱基板を用いて半導体集積回路素子部から
の熱を接続縦配線形成領域である周辺部へ移動ならしめ
ている。
る温度上昇により動作特性が劣化するのは主に中央部に
形成されている半導体集積回路素子領域であることに着
目し、薄膜伝熱基板を用いて半導体集積回路素子部から
の熱を接続縦配線形成領域である周辺部へ移動ならしめ
ている。
【００４１】このことにより、放熱特性の問題で積層数
に限界があるとされていた積層半導体装置の課題を解決
し、より多層・高密度の積層半導体装置の設計を可能な
らしめるものである。
に限界があるとされていた積層半導体装置の課題を解決
し、より多層・高密度の積層半導体装置の設計を可能な
らしめるものである。
【図１】本発明の実施例を説明するための伝熱基板の斜
視図である。
視図である。
【図２】本発明の実施例に係わる製造方法を説明するた
めの断面図である。
めの断面図である。
【図３】本発明の実施例に係わる製造方法を説明するた
めの断面図である。
めの断面図である。
【図４】本発明の実施例に係わる製造方法を説明するた
めの断面図である。
めの断面図である。
【図５】本発明の実施例に係わる製造方法を説明するた
めの断面図である。
めの断面図である。
【図６】本発明の実施例に係わる製造方法を説明するた
めの断面図である。
めの断面図である。
【図７】本発明の実施例に係わる製造方法を説明するた
めの断面図である。
めの断面図である。
【図８】本発明の実施例を説明するための薄膜熱伝基板
の断面図である。
の断面図である。
【図９】本発明の実施例を説明するための薄膜熱伝基板
の断面図である。
の断面図である。
【図１０】（ａ），（ｂ）は、本発明の実施例に係わる
積層半導体装置の構造および熱の流れ方向を説明するた
めの断面図である。
積層半導体装置の構造および熱の流れ方向を説明するた
めの断面図である。
【図１１】本発明の実施例を発展・応用させた積層半導
体装置の構造を説明するための断面図である。
体装置の構造を説明するための断面図である。
【図１２】従来の多層構造半導体装置の製造方法を説明
するための断面図である。
するための断面図である。
１ シリコン基板 ２ シリコン酸化膜 ３ ｎ型半導体素子領域 ４ ｐ型半導体素子領域 ５ 金属配線 ６ 熱の流れ ７ 電流の流れ ８ シリコン酸化膜に形成された凹部 ９ Ｓｉ−Ｇｅ膜 １０ レジスト １１ 層間絶縁膜 １２ コンタクトホール １３ 薄膜伝熱基板 １４ 支持基板 １５ 絶縁性接着層（ポリイミド） １６ シリコン基板表面層に形成された集積回路 １７ 薄膜集積回路 １８ 半導体集積回路素子形成領域 １９ 層間接続縦配線 ２０ 埋め込み金属フィラー
Claims (4)
- 【請求項１】 ｎ型半導体素子領域とｐ型半導体素子領
域との複数の接合対を有する伝熱基板であって、 ｎ型半導体素子領域と、ｐ型半導体素子領域との接合対
は基板の中心部より周辺部へ向けてペルチェ効果により
熱移動を生じさせるものであることを特徴とする伝熱基
板。 - 【請求項２】 伝熱基板は、２μｍ〜５０μｍ程度の厚
さを有するものであることを特徴とする請求項１に記載
の伝熱基板。 - 【請求項３】 集積回路基板と伝熱基板とが交互に積層
され、周辺部に層間接続縦配線，埋め込み金属フィラー
を有する多層構造の積層半導体装置であって、 集積回路基板は、薄膜化されたものであり、 伝熱基板は、ｎ型半導体素子領域とｐ型半導体素子領域
との複数の接合対を有し、基板の中心部より周辺部に向
けてペルチェ効果により熱移動を生じさせるものであ
り、 層間接続縦配線、あるいは埋め込み金属フィラーは、各
層の伝熱基板上で周辺部に移動した熱を放熱させるもの
であることを特徴とする半導体装置。 - 【請求項４】 基板の表面に形成された絶縁膜に複数個
の凹部を形成する工程と、 前記凹部にｐ型半導体およびｎ型半導体を埋め込む工程
と、 前記ｐ型半導体と前記ｎ型半導体とを金属配線で接続す
る工程とを有することを特徴とする伝熱基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059385A JPH05226579A (ja) | 1992-02-13 | 1992-02-13 | 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059385A JPH05226579A (ja) | 1992-02-13 | 1992-02-13 | 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226579A true JPH05226579A (ja) | 1993-09-03 |
Family
ID=13111766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4059385A Pending JPH05226579A (ja) | 1992-02-13 | 1992-02-13 | 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226579A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436467A (en) * | 1994-01-24 | 1995-07-25 | Elsner; Norbert B. | Superlattice quantum well thermoelectric material |
| US5550387A (en) * | 1994-01-24 | 1996-08-27 | Hi-Z Corporation | Superlattice quantum well material |
| JP2004207385A (ja) * | 2002-12-24 | 2004-07-22 | Rohm Co Ltd | マスク、その製造方法およびこれを用いた半導体装置の製造方法 |
| JP2011526081A (ja) * | 2008-06-27 | 2011-09-29 | クゥアルコム・インコーポレイテッド | 積層ｉｃ装置のための能動的熱制御 |
| JP2013191753A (ja) * | 2012-03-14 | 2013-09-26 | Fujitsu Ltd | 半導体装置及びその使用方法 |
| JP2014204123A (ja) * | 2013-04-09 | 2014-10-27 | ハーマン ベッカー オートモーティブ システムズ ゲーエムベーハー | 印刷回路基板一体型熱電冷却器／加熱器 |
-
1992
- 1992-02-13 JP JP4059385A patent/JPH05226579A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436467A (en) * | 1994-01-24 | 1995-07-25 | Elsner; Norbert B. | Superlattice quantum well thermoelectric material |
| US5550387A (en) * | 1994-01-24 | 1996-08-27 | Hi-Z Corporation | Superlattice quantum well material |
| JP2004207385A (ja) * | 2002-12-24 | 2004-07-22 | Rohm Co Ltd | マスク、その製造方法およびこれを用いた半導体装置の製造方法 |
| US7344805B2 (en) | 2002-12-24 | 2008-03-18 | Rohm Co., Ltd. | Mask and method for producing thereof and a semiconductor device using the same |
| JP2011526081A (ja) * | 2008-06-27 | 2011-09-29 | クゥアルコム・インコーポレイテッド | 積層ｉｃ装置のための能動的熱制御 |
| KR101318842B1 (ko) * | 2008-06-27 | 2013-10-17 | 퀄컴 인코포레이티드 | 적층 ｉｃ 디바이스들을 위한 능동 열 제어 |
| US8598700B2 (en) | 2008-06-27 | 2013-12-03 | Qualcomm Incorporated | Active thermal control for stacked IC devices |
| US8987062B2 (en) | 2008-06-27 | 2015-03-24 | Qualcomm Incorporated | Active thermal control for stacked IC devices |
| EP2304792B1 (en) * | 2008-06-27 | 2020-03-11 | QUALCOMM Incorporated | Active thermal control for stacked ic devices |
| JP2013191753A (ja) * | 2012-03-14 | 2013-09-26 | Fujitsu Ltd | 半導体装置及びその使用方法 |
| JP2014204123A (ja) * | 2013-04-09 | 2014-10-27 | ハーマン ベッカー オートモーティブ システムズ ゲーエムベーハー | 印刷回路基板一体型熱電冷却器／加熱器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240128146A1 (en) | Semiconductor package for enhanced cooling | |
| US7997087B2 (en) | Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics | |
| CN101714512B (zh) | 具有三维层叠结构的半导体器件的制造方法 | |
| Das et al. | Technology, performance, and computer-aided design of three-dimensional integrated circuits | |
| US8030113B2 (en) | Thermoelectric 3D cooling | |
| CN103219328B (zh) | 三维集成电路横向散热 | |
| US7344959B1 (en) | Metal filled through via structure for providing vertical wafer-to-wafer interconnection | |
| KR101554686B1 (ko) | 칩내 능동 열 전달 시스템을 포함하는 반도체 디바이스 | |
| TWI746213B (zh) | 晶片封裝結構及其形成方法 | |
| TW201013801A (en) | 3D integrated circuit device fabrication using interface wafer as permanent carrier | |
| JPS6281745A (ja) | ウエハ−規模のｌｓｉ半導体装置とその製造方法 | |
| TWI881190B (zh) | 密集閘極上閘極3d邏輯積體的層間電力輸送網路(pdn) | |
| Hayashi et al. | Fabrication of three-dimensional IC usingcumulatively bonded IC'(CUBIC) technology | |
| JP5355863B2 (ja) | 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス | |
| TW202240842A (zh) | 用於密集閘極上閘極３ｄ邏輯的多階層背面電力輸送網路 | |
| JPH11168157A (ja) | マルチチップ半導体装置 | |
| CN119517867A (zh) | 半导体装置、集成电路器件及其制造方法 | |
| CN101292348B (zh) | 具有增强的热和器件性能的可堆叠晶片或管芯封装 | |
| JPH05226579A (ja) | 伝熱基板とその伝熱基板を用いた半導体装置および伝熱基板の製造方法 | |
| US8664759B2 (en) | Integrated circuit with heat conducting structures for localized thermal control | |
| JP3048686B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002334967A (ja) | ３次元半導体チップ | |
| TWI897363B (zh) | 積體電路(ic)結構及其形成方法 | |
| JP4483123B2 (ja) | ３次元半導体チップ及びその製造方法 | |
| Topol et al. | 3D fabrication options for high-performance CMOS technology |