JPH0522862Y2 - - Google Patents

Info

Publication number
JPH0522862Y2
JPH0522862Y2 JP1983150433U JP15043383U JPH0522862Y2 JP H0522862 Y2 JPH0522862 Y2 JP H0522862Y2 JP 1983150433 U JP1983150433 U JP 1983150433U JP 15043383 U JP15043383 U JP 15043383U JP H0522862 Y2 JPH0522862 Y2 JP H0522862Y2
Authority
JP
Japan
Prior art keywords
transistor
voltage
resistor
diode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1983150433U
Other languages
Japanese (ja)
Other versions
JPS6059162U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15043383U priority Critical patent/JPS6059162U/en
Publication of JPS6059162U publication Critical patent/JPS6059162U/en
Application granted granted Critical
Publication of JPH0522862Y2 publication Critical patent/JPH0522862Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

【考案の詳細な説明】[Detailed explanation of the idea]

(産業上の利用分野) 本考案はオシロスコープ等における掃引回路に
係り、特に、のこぎり波のベースライン(休止
点)を安定化することができるようにしたものに
関する。 (従来技術) 一般に、オシロスコープにはのこぎり波を発生
するための掃引回路が設けられており、第1図乃
至第3図に示すような構成になつている。第1図
に示すものにおいては出力(OUT)におけるの
こぎり波のベースライン(休止点)は、ダイオー
ドD10、トランジスタQ10の夫々の順方向電圧降
下分とトランジスタQ10のベース・エミツタ間電
圧VBEとによつて決定されるようになつている。
トランジスタQ10のコレクタは高増幅率の反転増
幅器20の入力部AI(定電圧)に接続されてお
り、一方、トランジスタQ10のエミツタは方形波
発振器Gに接続されている。上記構成において掃
引時間(=のこぎり波の傾斜)を変化させるに際
しては、ダイオードD10のカソードと入力部AIと
の間に設けられたコンデンサCtの容量を変化さ
せたり、抵抗Rtの抵抗値を変化させたり、或い
はコンデンサCtと抵抗Rtとを同時に切り換えた
りすることにより広範囲の掃引レンジが得られる
ようになつている。ここで抵抗Rtの抵抗値を変
化させた場合においては抵抗Rtを流れる電流が
変化し、コンデンサCtの充電時間が変化するが、
抵抗Rtへの電流はのこぎり波の休止時もトラン
ジスタQ10を介して供給されるようになつてい
る。 しかるに、第1図に示す従来方式においては、
抵抗Rtを流れる電流を変化させるとトランジス
タQ10のVBEも共に変動することとなるため、掃
引時間の変更に伴つてのこぎり波のベースライン
が変動してしまうという欠点があつた。 また、第2図に示す従来例においては、反転増
幅器20の入力端と出力端との間に積分コンデン
サCtが接続されており、夫々の同一極同士が接
続されている2つのダイオード21,22の共通
端子側が入力ゲートに接続されていて、夫々の独
立端子のうちダイオード21側の端子は上記反転
増幅器20の出力端に、一方、ダイオード22側
の端子は上記反転増幅器20の入力端に夫々接続
されている。そして、反転増幅器20の入力端
は、スイツチ23を介して定電流源24に接続し
得るようになつており、スイツチ23は方形波発
振器25からの出力パルスに同期して制御される
ようになつている。 上記した回路では回路が待機状態にあるときに
はダイオード21,22は導通状態となり、反転
増幅器20には電圧帰還がかかるため出力電圧を
安定化することができ、ベースラインの安定化を
図ることができるように機能する。 上記した第2図に示す従来方式においては掃引
時間を広範囲に亘つて変化させた場合において
は、各素子特性のバラツキ等に起因するベースラ
インの変動を来すため、電流源24の電流Iを時
定数設定抵抗Rtに流れる電流よりも大きく設定
することによりその変動を抑制するようにしてい
た。 しかし、この手段では方形波発振器25のイン
ピーダンスを低くしたり、時定数設定抵抗Rtの
抵抗値を小さくしたりすることができなくなるた
め高速掃引に対応することができなくなるという
問題があつた。 また、第3図に示すものにおいては、ダイオー
ド21に代えて電流制御回路26を使用したもの
であるが、ベースラインの安定度は高いものの、
回路が複雑になつたり、部品点数が増加したりす
る欠点があり、採用し得ないものであつた。 (考案の目的) 本考案は上記した点に鑑みてなされたものであ
り、その目的は簡単な構成でベースラインの安定
化を図ることができるようにしたオシロスコープ
等における掃引回路を提供することにある。 (考案の構成) 本考案に係るオシロスコープ等における掃引回
路は ミラー積分回路と方形波発振器との間にバイア
ス電圧を変化させることができるようになつてい
るトランジスタが介挿されている形式のオシロス
コープ等における掃引回路であつて、上記トラン
ジスタを通過する電流を検出するために配置され
る上記トランジスタと同種の検出トランジスタ
と、該検出トランジスタからの検出信号に応じて
上記トランジスタのバイアス電圧を制御するため
のFETとを備え、上記検出トランジスタは、そ
のエミツタが反転増幅器の入力端に、そのコレク
タ及びベースが抵抗を介して定電圧電源と上記
FETのゲートにそれぞれ接続され、上記FETの
ドレインが定電圧電源に、ソースが抵抗を介して
他の定電圧電源にそれぞれ接続されると共に、ダ
イオードを介して上記トランジスタのベースに接
続されていることを特徴とする。 (実施例) 本考案に係るオシロスコープ等における掃引回
路を実施例として示す第4図乃至第6図に基づい
て説明する。 図中、入力端INからの信号は抵抗R1を経てダ
イオードD1のアノードとトランジスタQ1のエミ
ツタとに夫々入力されるようになつている。ダイ
オードD1のカソードとトランジスタQ1のコレク
タとの間にはコンデンサCtが接続されていて、
トランジスタQ1のコレクタは反転増幅器1の入
力端に、また、ダイオードD1のカソードは上記
反転増幅器1の出力端に夫々接続されている。
Q2は能動素子、上例ではトランジスタQ1を通過
する電流、即ち、コレクタ電流を検出するための
検出部、Q3は該検出部Q2からの信号により上記
トランジスタQ1のバイアス電圧を制御するため
の制御部である。図示例においては検出部Q2と
してトランジスタが、制御部としてFETが夫々
用いられており、トランジスタQ2のエミツタは
反転増幅器1の入力端に、そのコレクタ及びベー
スは、抵抗Rtを介して定電圧電源(図示しない)
とFET(Q3)のゲートに夫々接続されている。
FET(Q3)のドレインは定電圧電源(図示しな
い)に接続されており、ソースは抵抗R2を介し
て他の定電圧電源(図示しない)に接続されてい
ると共に、ダイオードD2を介してトランジスタ
Q1のベースに接続されている。ここで、トラン
ジスタQ1とトランジスタQ2とが同種のものであ
るとすると、抵抗Rtを流れる電流の変化、即ち
トランジスタQ1のコレクタ電流の変化に伴うベ
ース・エミツタ間電圧VBE1の変化分は、同量の電
流が流れるトランジスタQ2のベース・エミツタ
間電圧VBE2の変化分と同量であり、これをソース
フオロ7のFETQ3及び抵抗R2により検出し、こ
の検出信号をレベルシフト用として用いられてい
るダイオードD2を通してトランジスタQ1のベー
スに供給することによつて、トランジスタQ1の
エミツタ電圧を安定化することができる。したが
つて、掃引時間の変化(抵抗Rtの抵抗値の変化)
に伴うのこぎり波のベースライン(休止電圧)の
変動を適確に抑制することができる。 以下、動作原理について更に詳述する。 先ず、ミラー掃引回路の基本回路は第5図で示
すように構成される。この回路において、掃引休
止時には、ゲートGがハイレベルHとなり、ダイ
オード21及びダイオード22は共にオン状態と
なつてダイオード21の電流とダイオード22の
電流(抵抗Rtの抵抗値によつて決定する)とが
平衡したときには出力端は或る直流レベルに設定
される。そして反転増幅器20の入力端の電圧は
一定であるため出力端OUTにおける出力電圧Vo
は、 Vo=V20+V22−V21 で与えられる(ただしVoは出力電圧、V22はダイ
オード22の両端電圧、V21はダイオード21の
両端電圧)。ここで抵抗Rtは一般的に50倍〜1000
倍程度変化するためダイオード22の両端電圧は
その順方向電圧特性に応じて変化し、上記出力電
圧Voもそれに伴つて変化することとなる。 第1図に示すものは第5図に示すものの回路構
成におけるダイオードD22に代えてトランジスタ
Q10を利用したものであり、この場合の出力電圧
Voは Vo=VB+VBE−V21 (ただしVBはトランジスタQ10のベース電圧で
ある)となるが、本質的に第5図に示したものと
同様である。 本考案においては上記したトランジスタQ10の
VBE変化分を補正するものであつて第4図に示す
如き構成とすることにより、出力電圧Voは Vo=VB1+VBE1−VD1 (ただし、VB1はトランジスタQ1のベース電
圧、VBE1はトランジスタQ1のベース・エミツタ
間電圧、VD1はダイオードD1の端子間電圧であ
り、以下同様である) となるが、VB1は VB1=VA−VBE2+VS (ただし、VAは反転増幅器の入力端電圧、VS
はFETQ3とダイオードD2によるシフト分(一
定)) であるため結局 Vo=VA−VBE2+VS+VBE1−VD1 となる。 以上のことから、従来、抵抗Rtの変化に伴う
Vo(出力電圧)の変化量は、トランジスタQ10の
VBEの変化に起因するものであつたが、本考案に
おいては、トランジスタQ1とトランジスタQ2と
に同量の電流が流れるため、トランジスタQ1の
VBEの変化分ΔVBE1はトランジスタQ2のそれと略
等しくなり ΔVBE1ΔVBE2 とすることができる。 したがつて、出力Voは、VBE1とVBE2との変化
分の相殺により一定値となる。 次に、第2図において説明した従来例と第4図
に示す本考案に係る掃引回路との比較について説
明するに、先ず、従来例においては、掃引休止時
にスイツチ23を閉じて定電流源24を接続し抵
抗Rtの抵抗値の変化に拘らず略一定の電流を供
給することによつて出力Voの変動を少なくしよ
うとするものであり、 Vo=VA+VD2−VD1 ……(1) となるが、本考案のものにおいては上記したよう
に Vo=VA+VS−VD1+VBE1−VBE2 ……(2) となる。 ここで、VD1を一定とすれば、上記(1)式及び(2)
式は夫々下記(1)′式及び(2)′のようになる。 Vo=VD2+Vcpost1 ……(1)′ (ただし、VA−VD1=cpost1とする) Vo=VBE1−VBE2+Vcpost2 ……(2)′ (ただし、VA+VS−VD1=Vcpost2とする)。こ
れを特性図として示すと第6図Bに示すような関
係になり、変動分は ΔVo=ΔVBE1−ΔVBE2 となる。したがつて、その変動分は素子の特性上
のバラツキが限度となるが、第2図に示した従来
例においては第6図Aに示すような変動を呈し、 ΔVo=ΔVD22 となる。このことから仮に素子の特性にバラツキ
がないとしても出力Voは変動してしまうことと
なる。 本考案に係る回路と従来方式に係る回路とを抵
抗Rtを1〜1000倍まで可変させてその出力Voの
変動を測定したところ下表の如き結果を得た。
(Field of Industrial Application) The present invention relates to a sweep circuit in an oscilloscope or the like, and particularly relates to a sweep circuit capable of stabilizing the baseline (resting point) of a sawtooth wave. (Prior Art) Generally, an oscilloscope is provided with a sweep circuit for generating a sawtooth wave, and has a configuration as shown in FIGS. 1 to 3. In the case shown in Fig. 1, the baseline (resting point) of the sawtooth wave at the output (OUT) is determined by the forward voltage drops of diode D 10 and transistor Q 10 , and the base-emitter voltage V of transistor Q 10 . It has become determined by BE and.
The collector of the transistor Q 10 is connected to the input AI (constant voltage) of the high-amplification inverting amplifier 20, while the emitter of the transistor Q 10 is connected to the square wave oscillator G. In the above configuration, when changing the sweep time (=slope of the sawtooth wave), the capacitance of the capacitor Ct provided between the cathode of the diode D10 and the input section AI is changed, or the resistance value of the resistor Rt is changed. A wide sweep range can be obtained by switching the capacitor Ct and the resistor Rt at the same time. Here, when the resistance value of resistor Rt is changed, the current flowing through resistor Rt changes, and the charging time of capacitor Ct changes.
The current to the resistor Rt is supplied through the transistor Q10 even when the sawtooth wave is at rest. However, in the conventional method shown in Figure 1,
When the current flowing through the resistor Rt is changed, the V BE of the transistor Q10 also changes, so there is a drawback that the baseline of the sawtooth wave changes as the sweep time changes. Furthermore, in the conventional example shown in FIG. 2, an integrating capacitor Ct is connected between the input terminal and the output terminal of the inverting amplifier 20, and two diodes 21 and 22 whose respective same poles are connected are connected. The common terminal side of each of the independent terminals is connected to the input gate, and the terminal on the diode 21 side is connected to the output terminal of the inverting amplifier 20, while the terminal on the diode 22 side is connected to the input terminal of the inverting amplifier 20. It is connected. The input terminal of the inverting amplifier 20 can be connected to a constant current source 24 via a switch 23, and the switch 23 can be controlled in synchronization with the output pulse from the square wave oscillator 25. ing. In the above circuit, when the circuit is in a standby state, the diodes 21 and 22 are in a conductive state, and voltage feedback is applied to the inverting amplifier 20, so that the output voltage can be stabilized, and the baseline can be stabilized. It works like this. In the conventional method shown in FIG. 2 described above, when the sweep time is varied over a wide range, the baseline changes due to variations in the characteristics of each element, so the current I of the current source 24 is changed. By setting the current larger than the current flowing through the time constant setting resistor Rt, the fluctuation thereof was suppressed. However, this method has the problem that it is no longer possible to lower the impedance of the square wave oscillator 25 or to lower the resistance value of the time constant setting resistor Rt, making it impossible to handle high-speed sweeps. Furthermore, in the case shown in FIG. 3, a current control circuit 26 is used in place of the diode 21, but although the baseline stability is high,
This method had drawbacks such as a complicated circuit and an increased number of parts, and could not be adopted. (Purpose of the invention) The present invention was made in view of the above points, and its purpose is to provide a sweep circuit for an oscilloscope, etc. that can stabilize the baseline with a simple configuration. be. (Structure of the invention) The sweep circuit in an oscilloscope, etc. according to the invention is an oscilloscope, etc. in which a transistor is inserted between the Miller integrating circuit and the square wave oscillator so as to be able to change the bias voltage. The sweep circuit includes a detection transistor of the same type as the transistor arranged to detect a current passing through the transistor, and a detection transistor for controlling a bias voltage of the transistor in accordance with a detection signal from the detection transistor. The detection transistor has its emitter connected to the input terminal of the inverting amplifier, and its collector and base connected to the constant voltage power supply via a resistor.
The drain of the FET is connected to a constant voltage power supply, the source is connected to another constant voltage power supply via a resistor, and the base of the transistor is connected to the base of the transistor via a diode. It is characterized by (Embodiment) A sweep circuit in an oscilloscope or the like according to the present invention will be explained based on FIGS. 4 to 6 as an embodiment. In the figure, a signal from an input terminal IN is inputted to the anode of a diode D1 and the emitter of a transistor Q1 through a resistor R1. A capacitor Ct is connected between the cathode of the diode D 1 and the collector of the transistor Q 1 .
The collector of the transistor Q 1 is connected to the input terminal of the inverting amplifier 1, and the cathode of the diode D 1 is connected to the output terminal of the inverting amplifier 1.
Q 2 is an active element, in the above example, a detection section for detecting the current passing through the transistor Q 1 , that is, the collector current, and Q 3 controls the bias voltage of the transistor Q 1 by the signal from the detection section Q 2 . This is a control unit for In the illustrated example, a transistor is used as the detection section Q 2 and an FET is used as the control section. The emitter of the transistor Q 2 is connected to the input terminal of the inverting amplifier 1, and the collector and base are connected to a constant voltage via a resistor Rt. Power supply (not shown)
and the gate of FET (Q 3 ), respectively.
The drain of the FET (Q 3 ) is connected to a constant voltage power supply (not shown), and the source is connected to another constant voltage power supply (not shown) through a resistor R 2 and also through a diode D 2 . transistor
Connected to the base of Q1 . Here, assuming that the transistor Q 1 and the transistor Q 2 are of the same type, the change in the base-emitter voltage V BE1 due to the change in the current flowing through the resistor Rt, that is, the change in the collector current of the transistor Q 1 is , is the same amount as the change in the base-emitter voltage V BE2 of the transistor Q 2 through which the same amount of current flows, and this is detected by the FET Q 3 of the source filter 7 and the resistor R 2 , and this detection signal is used for level shifting. By feeding the base of transistor Q 1 through the diode D 2 used, the emitter voltage of transistor Q 1 can be stabilized. Therefore, the change in sweep time (change in resistance value of resistor Rt)
It is possible to appropriately suppress fluctuations in the baseline (resting voltage) of the sawtooth wave caused by this. The operating principle will be explained in more detail below. First, the basic circuit of the mirror sweep circuit is constructed as shown in FIG. In this circuit, when the sweep is paused, the gate G becomes a high level H, and both the diode 21 and the diode 22 are turned on, and the current of the diode 21 and the current of the diode 22 (determined by the resistance value of the resistor Rt) are changed. When the voltage is balanced, the output terminal is set to a certain DC level. Since the voltage at the input end of the inverting amplifier 20 is constant, the output voltage Vo at the output end OUT
is given by Vo=V 20 +V 22 −V 21 (where Vo is the output voltage, V 22 is the voltage across the diode 22, and V 21 is the voltage across the diode 21). Here resistance Rt is generally 50 times ~ 1000
Since the voltage changes by about twice as much, the voltage across the diode 22 changes according to its forward voltage characteristics, and the output voltage Vo also changes accordingly. The circuit shown in Fig. 1 is a transistor in place of the diode D22 in the circuit configuration shown in Fig. 5.
Q 10 is used, and the output voltage in this case is
Vo becomes Vo=V B +V BE -V 21 (where V B is the base voltage of transistor Q10 ), which is essentially the same as shown in FIG. In the present invention, the above-mentioned transistor Q10 is
This is to correct the V BE variation, and by using the configuration shown in Figure 4, the output voltage Vo is Vo = V B1 + V BE1 - V D1 (where, V B1 is the base voltage of transistor Q 1 , V BE1 is the voltage between the base and emitter of transistor Q 1 , V D1 is the voltage between the terminals of diode D 1 , and the same applies hereafter), but V B1 is V B1 = V A − V BE2 + V S (however, V A is the input terminal voltage of the inverting amplifier, V S
is the shift amount (constant) due to FETQ 3 and diode D 2 ), so in the end Vo = V A − V BE2 + V S + V BE1 − V D1 . From the above, conventionally, due to changes in resistance Rt,
The amount of change in Vo (output voltage) is
This was caused by a change in V BE , but in the present invention, since the same amount of current flows through transistor Q 1 and transistor Q 2 ,
The change in V BE ΔV BE1 is approximately equal to that of transistor Q 2 and can be set as ΔV BE1 ΔV BE2 . Therefore, the output Vo becomes a constant value by canceling out the changes in V BE1 and V BE2 . Next, a comparison will be made between the conventional example explained in FIG. 2 and the sweep circuit according to the present invention shown in FIG. The purpose is to reduce fluctuations in the output Vo by connecting the resistor Rt and supplying a nearly constant current regardless of changes in the resistance value of the resistor Rt, Vo=V A +V D2 −V D1 ……(1 ) However, in the case of the present invention, as mentioned above, Vo=V A +V S −V D1 +V BE1 −V BE2 (2). Here, if V D1 is constant, the above equation (1) and (2)
The equations are as shown below (1)' and (2)', respectively. Vo=V D2 +V cpost1 ……(1)′ (V A −V D1 = cpost1 ) Vo=V BE1 −V BE2 +V cpost2 ……(2)′ (V A +V S −V D1 = V cpost2 ). If this is shown as a characteristic diagram, the relationship will be as shown in FIG. 6B, and the variation will be ΔVo=ΔV BE1 −ΔV BE2 . Therefore, the variation amount is limited to variations in the characteristics of the elements, but in the conventional example shown in FIG. 2, the variation is as shown in FIG. 6A, and ΔVo=ΔV D22 . For this reason, even if there is no variation in the characteristics of the elements, the output Vo will fluctuate. When the resistance Rt of the circuit according to the present invention and the circuit according to the conventional method was varied from 1 to 1000 times and the fluctuations in the output Vo were measured, the results shown in the table below were obtained.

【表】 この表からも明らかなように本考案のものにお
いては優れた特性が得られる。 (考案の効果) 本考案に係るオシロスコープ等における掃引回
路によれば、掃引時間を大巾に変化させても出力
信号(のこぎり波)のベースラインが変動してし
まうことはなく、常に安定した出力信号を得るこ
とができる。したがつて、オシロスコープに利用
した場合にはブラウン管面上の掃引開始点を常に
安定させることができ、高精度の測定を行なわせ
ることができる。
[Table] As is clear from this table, the product of the present invention has excellent characteristics. (Effects of the invention) According to the sweep circuit in an oscilloscope, etc. according to the invention, the baseline of the output signal (sawtooth wave) does not fluctuate even if the sweep time varies widely, and the output is always stable. I can get a signal. Therefore, when used in an oscilloscope, the sweep starting point on the cathode ray tube surface can always be stabilized, and highly accurate measurements can be performed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図乃至第3図は従来の掃引回路を示す回路
図、第4図及び第6図は本考案に係るオシロスコ
ープ等における掃引回路の実施例を示し、第4図
は回路図、第5図は動作原理説明のための基本的
回路図、第6図は特性比較図である。 Q1……能動素子、Q2……検出部、Q3……制御
部。
1 to 3 are circuit diagrams showing conventional sweep circuits, FIGS. 4 and 6 show embodiments of the sweep circuit in an oscilloscope, etc. according to the present invention, FIG. 4 is a circuit diagram, and FIG. 6 is a basic circuit diagram for explaining the operating principle, and FIG. 6 is a characteristic comparison diagram. Q 1 ... active element, Q 2 ... detection section, Q 3 ... control section.

Claims (1)

【実用新案登録請求の範囲】 ミラー積分回路と方形波発振器との間にバイア
ス電圧を変化させることができるようになつてい
るトランジスタが介挿されている形式のオシロス
コープ等における掃引回路であつて、 上記トランジスタを通過する電流を検出するた
めに配置される上記トランジスタと同種の検出ト
ランジスタと、該検出トランジスタからの検出信
号に応じて上記トランジスタのバイアス電圧を制
御するためのFETとを備え、上記検出トランジ
スタは、そのエミツタが反転増幅器の入力端に、
そのコレクタ及びベースが抵抗を介して定電圧電
源と上記FETのゲートにそれぞれ接続され、上
記FETのドレインが定電圧電源に、ソースが抵
抗を介して他の定電圧電源にそれぞれ接続される
と共に、ダイオードを介して上記トランジスタの
ベースに接続されていることを特徴とするオシロ
スコープ等における掃引回路。
[Claims for Utility Model Registration] A sweep circuit for an oscilloscope, etc., in which a transistor capable of changing the bias voltage is inserted between a Miller integrating circuit and a square wave oscillator, a detection transistor of the same type as the transistor arranged to detect the current passing through the transistor; and an FET for controlling a bias voltage of the transistor in accordance with a detection signal from the detection transistor; The transistor has its emitter connected to the input terminal of the inverting amplifier.
Its collector and base are connected to a constant voltage power source and the gate of the FET through a resistor, the drain of the FET is connected to the constant voltage power source, and the source is connected to another constant voltage power source through a resistor, A sweep circuit in an oscilloscope, etc., characterized in that the sweep circuit is connected to the base of the transistor via a diode.
JP15043383U 1983-09-30 1983-09-30 Sweep circuit in oscilloscope, etc. Granted JPS6059162U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15043383U JPS6059162U (en) 1983-09-30 1983-09-30 Sweep circuit in oscilloscope, etc.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15043383U JPS6059162U (en) 1983-09-30 1983-09-30 Sweep circuit in oscilloscope, etc.

Publications (2)

Publication Number Publication Date
JPS6059162U JPS6059162U (en) 1985-04-24
JPH0522862Y2 true JPH0522862Y2 (en) 1993-06-11

Family

ID=30333655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15043383U Granted JPS6059162U (en) 1983-09-30 1983-09-30 Sweep circuit in oscilloscope, etc.

Country Status (1)

Country Link
JP (1) JPS6059162U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62105054A (en) * 1985-10-31 1987-05-15 Iwatsu Electric Co Ltd Oscilloscope sawtooth wave generation circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846712A (en) * 1981-09-11 1983-03-18 Matsushita Electric Ind Co Ltd Sweep signal generator

Also Published As

Publication number Publication date
JPS6059162U (en) 1985-04-24

Similar Documents

Publication Publication Date Title
JPH0544845B2 (en)
US5420530A (en) Voltage comparator with hysteresis
US4152675A (en) Crystal oscillator with adjustable duty cycle
US4367437A (en) Reference voltage generator
JP2542722B2 (en) Asymmetric signal generation circuit
US4091339A (en) Oscillator
US4494088A (en) Oscillator with capacitor charged and discharged by current proportional to a reference current
JP2623739B2 (en) Sawtooth oscillation circuit
US3986056A (en) Circuit for transforming a trigger signal into a pulse
JPH084748Y2 (en) Reference voltage circuit and oscillator circuit
JPS6017953Y2 (en) oscillator
JP3272205B2 (en) Oscillator circuit
RU1790799C (en) Crystal oscillator
KR960008284B1 (en) Oscillation circuit
JPH069583Y2 (en) Constant voltage power supply circuit
JPS588774B2 (en) gradient wave signal generator
JPS59108413A (en) Automatic level adjusting circuit
SU1404954A1 (en) Oscilloscope scanning generator
JPS6035305Y2 (en) Square wave signal generation circuit
JPS5916441B2 (en) demodulator
JPH063469B2 (en) Bipolar voltage detection circuit
JPH0340978B2 (en)
JPH0518306B2 (en)
JPH04262606A (en) Transistor bias circuit
JPH0567082B2 (en)