JPH0522912B2

JPH0522912B2 -

Info

Publication number: JPH0522912B2
Application number: JP1393083A
Authority: JP
Inventors: Tamihei Hiramatsu
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-01-31
Filing date: 1983-01-31
Publication date: 1993-03-31
Also published as: JPS59139076A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はいわゆるランゲージ・ラボラトリ・シ
ステムと呼ばれる集団語学学習方式に用いる集団
語学学習装置に関し、該装置に有音区間と無音区
間から構成される各単位文章からなる教材用の音
声信号の記憶媒体としてのランダムアクセスメモ
リと、各単位文章を文章単位で読み出させるため
の情報を記憶するインデツクスメモリを設け、上
記教材の有音区間のみを上記ランダムアクセスメ
モリに記憶し、無音区間はその長さに対応した時
間データのみ上記文章単位で読み出させるための
情報のひとつとして上記インデツクスメモリに記
憶するようにしたものである。

〔背景技術とその問題点〕

一般にいわゆるLL−システム（ランゲージ・
ラボラトリ・システム）と呼ばれる集団語学学習
方式では基本となる定型文章の繰り返し練習がそ
の主な内容とされている。

そのために、先ず生徒人数分の教材複製テープ
を作成し、生徒は該複製テープを生徒毎に配置さ
れたLL用テープレコーダを用いて各自のペース
で再生して英会話等の語学練習をするという方式
が採られていた。

そのため、上述の如き従来の方式では生徒人数
分のLL用テープレコーダが必ず必要であり、LL
−システムの規模が大きくなるほど該システムを
作るための費用が大きくなるという欠点がある。

また、テープレコーダの記録再生動作は、本来
磁気テープに沿つて行なわれる、いわゆる順次動
作であり、生徒が任意に教材の特定部分を選択し
て練習しようとする場合など、テープの巻き戻
し、早送り等に時間がかかり直ちに該選択に対応
することができない。

さらに、テープレコーダの動作は各々独立して
いるため総てのテープレコーダを同期させて生徒
全員が同時に同一文章を聞く等の学習が困難であ
りまたテープレコーダとビデオテープレコーダや
コンピユータ等の他の機器とを同期させて使用す
ることができない。

〔発明の目的〕

本発明は上述の如き実情に鑑みてなされたもの
であり、LL−システムにおける教材の記憶媒体
としてランダムアクセスメモリ（以下「RAM」
という）を用いることによりLL−システムを用
いた語学学習方式の多様化を図ること及び上記
RAMに語学学習用の音声教材の有音部分のみ記
憶させることによりRAMの記憶容量の巨大化を
防止することを目的とする。

〔発明の概要〕

本発明は上記目的を達成するため一単位文章が
有音区間と無音区間から成る教材用の音声信号の
有音区間の音声データをランダムアクセスメモリ
に記憶するとともに、上記ランダムアクセスメモ
リに記憶した各単位文章の音声データの記憶場所
を示すデータとともに上記無音区間の長さを示す
時間データをインデツクスメモリに記憶し、上記
インデツクスメモリに記憶した各データに基いて
上記ランダムアクセスメモリから音声データを時
分割に読出し、文章単位の教材用の音声信号を親
器から子器に供給するようにしたことをその要旨
とする。

〔実施例〕

以下、本発明に係る一実施例を第１図ないし第
８図を用いて説明する。

先ず、本発明に係る集団語学学習装置の具体的
な実施例の説明に先立ち、本発明の基本的な構成
及び動作を第１図及び第２図を用いて概説する。

本発明に係る集団語学学習装置は第１図に示す
ように一台の親器１と複数台（例えば生徒人数
分）の子器２とから成る。

上記親器１には語学学習用の音声教材を記憶す
るためのRAM３が設けられておりこのRAM３
には第２図に示すように音声教材を構成する各単
位文章の有音区間のみを所定の標本化周期、及び
量子化レベルでデジタル符号化したデータ信号が
所定の記憶番地（以下「RAMアドレス」とい
う）に記憶される。

また、親器１はインデツクスメモリ４を有し、
このインデツクスメモリ４には上記RAM３の読
み出し制御用の情報として上記RAM３に記憶さ
れる各文章の文頭RAMアドレス、文尾RAMア
ドレス、及び各文章間の無音区間の長さを示す時
間データが記憶される。

次に前記子器２は各生徒の手許に一台づつ配さ
れ、上記インデツクスメモリ４を操作するための
操作器５とRAM３から読み出されたデータ信号
をアナログ信号に変換するデジタル−アナログ
（Ｄ／Ａ）変換器６、及びヘツドホン１１を備え
て成る。

上記親器１と各子器２は信号分配器７を介して
形成される信号ラインにより接続されている。

上記信号分配器７にはパルス発生器８から出力
される基準パルスが供給されており、各子器２の
操作器５から出力される操作指令信号は上記基準
パルスと同期して時分割的に順次インデツクスメ
モリ４に供給される。このインデツクスメモリ４
は上記操作指令信号にて指令される各文章単位の
データ信号をRAM３から読み出させる。そし
て、RAM３から読み出された各データ信号は信
号分配器７により標本化周期で時分割的に各子器
２のＤ／Ａ変換器６に順次分配供給され音声教材
のアナログ信号に変換される。さらにアドレス化
された音声信号はヘツドホン１１を通じて各生徒
に供給される。

すなわち、ある生徒が子器２に設けられた操作
器５を操作することにより例えば第ｎ番目の文章
の読み出しを指定すると、前記インデツクスメモ
リ４は第ｎ番目の文章の文頭RAMアドレス、及
び文尾RAMアドレスを指定する信号をRAM３
に供給し、これによりRAM３から第ｎ番目の文
章の有音区間のデータ信号を出力させる。また、
上記インデツクスメモリ４は第ｎ番目の文章の無
音区間の長さを指定し、第ｎ番目の文章が読み出
された後所定の無音区間経過後に次の文章の読み
出しを行なわせる。

上述の如き構成の集団語学学習装置の親器１は
教材用の音声信号の有音区間のみを所定の標本化
周期、及び量子化レベルでデジタル符号化し、こ
れにより得られるデータ信号をRAM３に記憶
し、各子器２に供給すべきデータ信号をRAM３
から時分割多重読み出しして各子器２に分配供給
する。そして、各子器２のＤ／Ａ変換器６は標本
化周期で信号分配器７から供給されてきたデータ
信号をアナログ信号に復号する。これにより各生
徒には上記親器１から教材用の音声信号が供給さ
れる。

このように、本発明を適用した集団語学学習装
置では従来のデープレコーダを用いて行なう語学
学習と同様に各生徒の子器の操作に応じて任意の
教材用の音声信号を供給することができる。

また、RAM３から文章単位で読み出させる情
報としてインデツクスメモリ４に文頭RAMアド
レス、文尾RAMアドレス、及び無音区間長の時
間データを記憶することによりRAM３にはデジ
タル符号化された有音区間のデータ信号のみを記
憶させればよく、これによりRAM３の記憶容量
の巨大化を緩和することができる。

次に本発明に係る具体的な実施例を説明する。
なお、本実施例における集団語学学習装置は親器
と子器との間で音声帯域4.0〔ＫHz〕の教材用の音
声信号を授受するとともに1000秒分の音声信号の
有音区間を記憶するRAMを備えたものとする。

また、この実施例では4.0〔ＫHz〕の音声帯域の
音声信号を取扱うためサンプリング定理に基づき
標本化周波数を8.0〔ＫHz〕（標本化周期：125
〔μsec〕）とする。

さらに、上記1000秒分の音声信号を記憶する
RAMに記憶されるデータ信号の量子化レベルを
８〔bit〕とするとRAMの記憶容量は標本化周波
数と量子化ビツトと記憶時間を乗じたものとなる
からRAMの記憶容量は、８×10³〔Hz〕×８〔bit〕×1000〔sec〕＝64×10⁶
〔bit〕≡８×10⁶〔byte〕となる。

また、本実施例においては各文章間の無音区間
の最も長い区間を32〔sec〕とし、記憶すべき文章
数を256とする。

この実施例において、教材用の音声信号は、信
号入力端子２０から有音検出回路２１に供給され
る。

上記有音検出回路２１は、教材用の音声信号に
ついてエンベロープ検出を行なうことにより、各
単位文章の有音区間と無音区間とを判別し、各無
音区間の終了タイミングを示す第１のスタートパ
ルスS₁、各単位文章の開始タイミングを示す第２
のスタートパルスS₂、各有音区間の開始タイミン
グを示す第３のスタートパルスS₃、各有音区間の
終了タイミングを示すエンドパルスEP、有音区
間中に論理「１」となるゲート制御信号GCSを
形成するとともに、各単位文章の有音区間の音声
信号をアナログ−デジタル（Ａ／Ｄ）変換器２２
に供給する。上記有音検出回路２１にて形成され
る第１のスタートパルスS₁は、後述するインデツ
クスメモリ３１の無音区間長記憶欄３４にロード
指令信号として供給され、また、第２のスタート
パルスS₂はセンテンスレジスタ２３にインクリメ
ント指令信号として供給され、そして第３のスタ
ートパルスS₃はインデツクスメモリ３１の文頭ア
ドレス記憶欄３２にロード指令信号として供給さ
れる。さらに、上記有音検出回路２１にて形成さ
れるエンドパルスEPはタイマレジスタ２４にク
リア指令信号として供給されるとともにインデツ
クスメモリ３１の文尾アドレス記憶欄３２にロー
ド指令信号として供給され、また、ゲート制御信
号GCSは、基準パルス発生器２５から出力され
る基準パルスSPをアドレスレジスタ２６にイン
クリメント指令信号として供給するANDゲート
２７に供給される。

ここで、上記基準パルス発生器２５は、125
〔μsec〕周期の基準パルスSPを出力する。上記基
準パルスSPは、上記ANDゲート２７に供給され
ているとともに、カウンタ２８に供給されてい
る。さらに、上記基準パルスSPは上記Ａ／Ｄ変
換器２２に標本化クロツクとして供給されている
とともに、後述するRAM３０に書込みクロツク
として供給されている。

上記Ａ／Ｄ変換器２２は、有音検出回路２１か
ら供給される音声信号について、上記基準パルス
SPに基いて標本化周期125〔μsec〕、量子化レベル
８〔bit〕のデジタル符号化を行なう。このＡ／Ｄ
変換器２２にて教材用の音声信号の有音部分をデ
ジタル符号化して得られるデータ信号は、後述す
るRAM３０に供給される。

また、上記カウンタ２８は、8bitカウンタにて
構成されており、上記基準パルス発生器２５から
供給される基準パルスSPを計数して、32〔μsec〕
周期のカウントパルスCPを出力する。上記カウ
ントパルスCPは、タイマレジスタ２４にインク
リメント指令信号として供給されている。

上記タイマレジスタ２４は、10bitレジスタに
て構成されており、10bitの時間データを出力す
る。このタイマレジスタ２４は、その内容が上記
有音区間検出回路２１から供給されるエンドパル
スEPにてクリアされ、上記カウントパルスCPに
て32〔μsec〕毎にインクリメントされることによ
つて、上記エンドパルスEPのタイミングすなわ
ち教材用の音声信号の各単位文章の有音区間の終
了タイミング後の無音区間の長さを示す時間デー
タTDを出力する。上記タイマレジスタ２４は、
最長で32×2¹⁰〔μsec〕≒32〔msec〕を示す時間デ
ータTDを出力することができる。上記タイマレ
ジスタ２４にて得られる時間データTDは、後述
するインデツクスメモリ３１の無音区間長記憶欄
３４に供給されている。

また、上記センテンスレジスタ２３は、8bitの
アドレス指定信号AASを出力する。このセンテ
ンスレジスタ２３は、その内容が上記有音検出回
路２１から供給される第２のスタート信号S₂にて
教材用の音声信号の各単位文章の開始タイミング
毎にインクリメントされることによつて、上記各
単位文章を示す一連の文章番号に対応する記憶番
地SNを指定するアドレス指定信号AASを出力す
る。上記センテンスレジスタ２３にて得られるア
ドレス指定信号AASは、後述するインデツクス
メモリ３１に供給されている。

さらに、上記アドレスレジスタ２６は、23bit
レジスタにて構成されており、23bitのアドレス
信号を出力する。このアドレスレジスタ２６は、
上記有音検出回路２１から出力されるゲート制御
信号GCSによつてANDゲート２７が開成されて
いる期間すなわち教材用の音声信号の各単位文章
の有音区間中に基準パルス発生器２５から供給さ
れる基準パルスSPにて125〔μsec〕毎にインクリ
メントされることによつて、上記基準パルスSP
に同期したRAMアドレス信号RASを出力する。
すなわち、上記アドレスレジスタ２６から出力さ
れるRAMアドレス信号RASは、教材用の音声信
号の各単位文章の有音区間中にのみインクリメン
トされるようになつている。そして、上記アドレ
スレジスタ２６にて得られるRAMアドレス信号
RASは、後述するRAM３０にRAMアドレス指
定信号として供給されているとともに、インデツ
クスメモリ３１の文頭アドレス記憶欄３２および
文尾アドレス記憶欄３３に供給されている。上記
RAM３０は、アドレスレジスタ２６から23bitの
RAMアドレス信号RASが供給されているととも
に、基準パルス発生器２５から125〔μsec〕周期で
出力される基準パルスSPが書込みクロツクとし
て供給されており、Ａ／Ｄ変換器２２から供給さ
れる8bitのデータ信号が上記RAMアドレス信号
RASにて指定される記憶場所に上記基準パルス
SPのタイミング毎に書込まれる。このRAM３０
は教材用の音声信号の有音区間のデータ信号を記
憶するものであり、このRAM３０は、前述した
如く８×10⁶〔byte〕の記憶容量を有している。

また、上記インデツクスメモリ３１は、上記
RAM３０の読出し制御用のインデツクス情報信
号を記憶するものであり、各々256ワード分の記
憶容量を有する文頭アドレス記憶欄３２と文尾ア
ドレス記憶欄３３と無音区間長記憶欄３４とに記
憶場所が分割して用いられるRAMにて構成され
ている。このインデツクスメモリ３１は、センテ
ンスレジスタ２３から8bitのアドレス指定信号が
供給されており、このアドレス指定信号によつて
各記憶欄３２，３３，３４の各記憶番地が共通に
指定される。

上記インデツクスメモリ３１の無音区間長記憶
欄３４には、上記有音検出回路２１から教材用の
音声信号の各単位文章の無音区間の終了、すなわ
ち次の文章の有音区間の開始タイミング毎に出力
される第１のスタートパルスS₁がロード信号とし
て供給されており、タイマレジスタ２４から供給
される10bitの時間データTDが無音区間の長さを
示す情報として上記アドレス指定信号にて指定さ
れる記憶番地に上記第１のスタートパルスS₁のタ
イミング毎に書込まれる。また、上記インデツク
スメモリ３１の文頭アドレス記憶欄３２には、上
記有音検出回路２１から上記第１のスタートパル
スS₁より僅かに遅れて出力される第３のスタート
パルスS₃がロード信号として供給されており、上
記アドレスレジスタ２６から供給される23bitの
RAMアドレス信号RASが先頭アドレスを示す情
報として上記アドレス指定信号AASにて指定さ
れる記憶番地SNに上記第３のスタートパルスの
タイミング毎に書込まれる。さらに、上記インデ
ツクスメモリ３１の文尾アドレス記憶欄３３に
は、教材用の音声信号の各単位文章の有音区間の
終了タイミング毎に出力されるエンドパルスEP
が上記有音検出回路２１からロード指令信号とし
て供給されており、上記アドレスレジスタ２６か
ら供給される23bitのアドレス信号が文尾アドレ
スを示す情報として上記アドレス指定信号AAS
にて指定される記憶番地SNに上記エンドパルス
EPのタイミング毎に書込まれる。

上述の如き構成の実施例は、信号入力端子２０
に例えば第４図Ａに示すような教材用の音声信号
が供給されたとすると、次のような記憶動作を行
なう。なお、記憶動作の開始時にはカウンタ２
８、各レジスタ２３，２４，２６等は全てクリア
されているものとする。

有音検出回路２１は、信号入力端子２０から音
声信号が供給されると、先ず上記音声信号の第１
番目の単位文章（No.１）の開始部分を検出して、
第４図Ｂに示すように第２のスタートパルスS₂を
出力し、センテンスレジスタ２３をインクリメン
トする。上記センテンスレジスタ２３は、上記第
１番目の単位文章（NO.1）を示すアドレス指定
信号AASを出力し、このアドレス指定信号AAS
によつてインデツクスメモリ３１の各記憶欄３
２，３３，３４の記憶番地SNの指定を行なう。

また、上記有音検出回路２１は、上記第２のス
タートパルスS₂と略同時に第４図Ｃに示すように
論理「１」のゲート制御信号GCSを出力し、上
記音声信号の有音期間に亘つてANDゲート２７
を開成させる。上記ANDゲート２７の開成によ
つて、アドレスレジスタ２６は、基準パルス発生
器２５からの基準パルスSPにて32〔μsec〕毎にイ
ンクリメントされ、RAM３０にデータ信号の記
憶場所を指定すRAMアドレス信号RASを供給す
る。上記RAM３０には、上記RAMアドレス信
号RASにて指定される記憶場所に上記第１番目
の単位文章（NO.1）の有音区間の音声信号をデ
ジタル符号化してデータ信号が順次に書込まれ
る。このとき、上記有音検出回路２１から上記第
２のスタートパルスS₂の直後に出力される第３の
スタートパルスS₃によつて、上記第１番目の単位
文章（NO.1）のデータ信号を最初に書込むRAM
３０の記憶場所を指定するRAMアドレス信号が
文頭RAMアドレスとしてインデツクスメモリ３
１の先頭アドレス記憶欄３２に書込まれる。

さらに、上記有音検出回路２１は、上記第１の
単位文章（NO.1）の有音区間のデータ信号を
Ａ／Ｄ変換器２２からRAM３０に供給し終える
と、上記ANDゲート２７を閉成してアドレスレ
ジスタ２６のインクリメントを停止するととも
に、エンドパルスEPをタイマレジスタ２４およ
びインデツクスメモリ３１の文尾アドレス記憶欄
３３に供給する。上記インデツクスメモリ３１の
文尾アドレス記憶欄３３には、上記エンドパルス
EPによつて、上記第１番目の単位文章（NO.1）
のデータ信号を最後に書込んだRAM３０の記憶
場所を指定しているRAMアドレス信号が文尾
RAMアドレスとして書込まれる。また、上記タ
イマレジスタ２４は、上記エンドパルスEPによ
つて第１番目の単位文章（NO.1）の無音区間の
始めにクリアされる。

そして、上記有声検出回路２１が上記第１の単
位文章（NO.1）の無音区間の終りを検出して第
１のスタートパルスS₁を出力すると、この第１の
スタートパルスS₁によつて上記タイマレジスタ２
４からの時間データがインデツクスメモリ３１の
無音区間長記憶欄３４に書込まれる。

次に、上記有音検出回路２１は、信号入力端子
２０から供給される音声信号の第２番目の単位文
章（NO.2）の開始部分を検出し、再び第２のス
タートパルスS₂を出力する。

以下、同様に上述した如き動作を繰り返し
RAM３０には音声信号の各単位文章の有音部分
のみすき間なく記憶されるとともに、インデツク
スメモリ３１の前記文頭アドレス記憶欄３２には
各単位文章の有音部分の最初のRAMアドレス信
号が文頭アドレスとして、文尾アドレス記憶欄３
３には有音部分の最後のRANアドレス信号が文
尾アドレスとして記憶されるとともに、無音区間
長記憶欄３４には各単位文章の無音区間長の時間
データが記憶される。

次に本発明に係る集団語学学習装置の読み出し
時の構成、及び動作を説明する。

なお、説明の便宜上、本実施例においては一台
の親器１００と一台の子器１０１との間で信号を
授受する場合について説明する。

４０は各生徒の手許に用意される子器１０１に
設けられた操作器であり、フオアード・ストツ
プ・スイツチ４１、ジヤンプ・スイツチ４２、及
びジヤンプ先指定器４３を備えてなる。

上記操作器４０は上記各スイツチ４１，４２、
及び指定器４３の操作により後述する各種出力を
親器１００に供給する。

すなわち、上記フオアード・ストツプ・スイツ
チ４１はフオアード・モードの時に論理「１」
を、ストツプ・モードの時に論理「０」となる二
値信号をゲート操作信号GOPとして第１ないし
第３のANDゲート４５，４６，４７に供給する。

また、ジヤンプ・スイツチ４２はジヤンプ・モ
ード時のときに論理「１」の第１、及び第２のジ
ヤンプ信号JP₁，JP₂をロード指令信号として出
力する。上記第１のジヤンプ信号JP₁は上記ジヤ
ンプ・スイツチ４２を操作した時点で出力されセ
ンテンスレジスタ２３に供給される。上記ジヤン
プ先指定器４２は8bitで構成されており、ジヤン
プ・モード時のジヤンプ先の文章番号（No.１〜No.
256）を指定するジヤンプ先指定信号JASを出力
する。そして、上記ジヤンプ先指定信号JASは上
記第１のジヤンプ信号JP₁によりセンテンスレジ
スタ２３にロードされる。

上記センテンスレジスタ２３は上記ジヤンプ先
指定信号JASにより指定された文章に対応するイ
ンデツクスメモリ３１の記憶番地を指定するアド
レス指定信号AASをインデツクスメモリ３１に
供給する。

前記第２のジヤンプ信号JP₂は上記第１のジヤ
ンプ信号JP₁の直後に出力され、ORゲート４８
を介してアドレスレジスタ２６にロード指令信号
として供給される。これにより該アドレスレジス
タ２６には上記アドレス指定信号AASにより指
定されたインデツクスメモリ３１の所定記憶番地
の文頭アドレス記憶欄３２に記憶されている文頭
RAMアドレスがロードされる。

次に４９はフリツプ・フロツプ回路（以下
「FF」という）であり、このFF４９は後述する
コンパレータ（以下「CMP」という）₁５０から
各文章の有音区間の終了とともに出力されるセン
テンスエンドパルスSEPによりセツトされ、
CMP₂５１から無音区間の終了とともに出力され
る第２のタイマエンドパルスTEP₂によりリセツ
トされる。そして、このFF４９から出力される
肯定出力QSは前記第２のANDゲート４６に供給
されるとともに、インバータ５２を介して得られ
る該肯定出力QSの反転出力は前記第１、及び
第３のANDゲート４５，４７に供給される。

また、上記第１、及び第３のANDゲート４５，
４７には常時基準パルス発生器２５から出力され
る基準パルスSPが供給され、上記第２のANDゲ
ート４６にはカウンタ２８から出力されるカウン
トパルスCPが供給される。

よつて、上記第１、及び第３のANDゲート４
５，４７は上記FF４９に上記第２のタイマエン
ドパルスTEP₂が供給されてからセンテンスエン
ドパルスSEPが供給されるまでの間、すなわち各
単位文章の有音区間の間開成される。

上記第２のANDゲート４６は上記FF４９にセ
ンテンスエンドパルスSEPが供給されてから、第
２のタイマエンドパルスTEP₂が供給されるまで
の間、すなわち各単位文章の無音区間の間開成さ
れる。

そして、上記第１のANDゲート４５はゲート
が開成されているときにアドレスレジスタ２６に
基準パルスSPをインクリメント指令信号として
供給する。

上記アドレスレジスタ２６は文頭アドレス記憶
欄３２からロードされてきた文頭RAMアドレス
を上記基準パルスSPにてインクリメントしつつ
RAMアドレス信号RASを読み出し指令信号とし
てRAM３０に供給する。RAM３０は上記RAM
アドレス信号RASにて指定されたRAMアドレス
に記憶しているデータ信号を上記第３のANDゲ
ート４７に供給する。

また、上記アドレスレジスタ２６はRAMアド
レス信号RASをCMP₁５０に供給する。

該CMP₁５０にはインデツクスメモリ３１の文
尾アドレス記憶欄３３から文尾RAMアドレスを
指定する信号が供給される。

上記CMP₁５０は上記アドレスレジスタ２６か
ら供給されたRAMアドレスと文尾RAMアドレ
スとを比較し、それ等各RAMアドレスが等しく
なつたとき、すなわち有音部分が終了した時点で
センテンスエンドパルスSEPを出力する。

該センテンスエンドパルスSEPは前記FF４９
のセツト入力に供給され、該FF４９をセツトす
るとともに、タイマレジスタ２４に供給され該タ
イマレジスタ２４をクリアする。

上記第２のANDゲート４６にはカウンタ２８
から出力される32〔msec〕周期のカウントパルス
CPが供給されており、ゲートが開成されている
とき、すなわち、無音区間の間上記タイマレジス
タ２４に上記カウントパルスCPをインクリメン
ト指令信号として供給する。

上記タイマレジスタ２４は上記第２のANDゲ
ート４６を介して供給されるカウントパルスCP
を計数し、カウント数を表す計測信号MSを
CMP₂５１に供給する。

また、インデツクスメモリ３１の無音区間長記
憶欄３４は記憶されている所定単位文章の無音区
間の長さに相当する時間データTDを上記CMP₂
５１に供給する。

そして、該CMP₂５１は上記タイマレジスタ２
４から供給される計測信号MSと無音区間長記憶
欄３４から供給される時間データTDが一致した
とき、すなわち介単位文章の無音区間が終了した
時点で第１、及び第２のタイマエンドパルス
TEP₁，TEP₂を出力する。

該第１のタイマエンドパルスTEP₁はインクリ
メント指令信号としてセンテンスレジスタ２３に
供給される。

また、上記第２のタイマエンドパルスTEP₂は
FF４９に供給され、該FF４９をリセツトすると
ともにORゲート４８を介してアドレスレジスタ
２６にロード指令信号として供給される。これに
よりアドレスレジスタ２６に文頭アドレス記憶欄
３２に記憶されている文頭RAMアドレスがロー
ドされる。

前記第３のANDゲート４７にはRAM３０か
ら出力される各文章のデータ信号が供給される。

この第３のANDゲート４７は各単位文章の有
音区間の間開成され、RAM３０から供給される
上記データ信号を子器１０１の基準パルスSPが
供給されたＤ／Ａ変換器５３に供給する。

そして該Ｄ／Ａ変換器５３は供給されたデータ
信号を復号して音声信号をイヤホン５４に供給す
る。

次に読み出し時に上述した如き構成を有する集
団語学学習装置の読み出し時動作を説明する。

ここで、読み出し時動作とは前述した如き記憶
時動作によりインデツクスメモリ３１、及び
RAM３０に記憶された教材を単位文章毎に読み
出し再生する動作をいう。

すなわち、センテンスレジスタ２３により指定
されるインデツクスメモリ３１の各文章の記憶番
地SN１〜SN２５６に記憶された文頭RAMアド
レス、及び文尾RAMアドレスを読み出しRAM
３０に記憶された各文章の有音区間を読み出させ
るとともに、インデツクスメモリ３１の無音区間
長記憶欄３４に記憶された時間データTDに対応
した無音区間を設けることにより一単位文章の読
み出しを終了する。

また、上述の如き読み出し時動作は前記フオア
ード・ストツプ・スイツチ４１を操作した場合の
フオアード・モード、又はストツプ・モード、及
びジヤンプ・スイツチ４２を操作するとともにジ
ヤンプ先指定器４３にてジヤンプ先文章を指定す
る場合のジヤンプ・モードの三種類の基本動作に
分けられる。

そこで、先ず上記フオアード・モードの動作を
説明する。

動作開始時には初期状態としてセンテンスレジ
スタ２３、アドレスレジスタ２６、及びタイマレ
ジスタ２４等はすべてクリアされている。そし
て、フオアード・ストツプ・スイツチ４１をON
することにより該スイツチ４１はゲート操作信号
GOPとしてレベル「１」の二値信号を第１ない
し第３のANDゲート４５，４６，４７の各入力
端子に供給する。

また、この時点でFF４９はリセツトされてお
り、FF４９の肯定出力QS（レベル「０」）は第２
のANDゲート４６に供給され該ゲート４６を閉
成するとともに上記肯定出力QSの反転出力
（レベル「１」）は第１、及び第３のANDゲート
４５，４７に供給されこれ等のゲート４５，４７
を開く。

これにより、第１のANDゲート４５は基準パ
ルス発生器２５から供給される基準パルスSPを
アドレスレジスタ２６に供給するとともに、第３
のANDゲート４７は後述するようにRAM３０
から出力されるデータ信号を子器１０１のＤ／Ａ
変換器５３に供給する。

一方、初期状態レジスタ２４ではCMP₂５１は
先ず第１、及び第２のタイマエンドパルス
TEP₁，TEP₂を出力する。

ここで、第１のタイマエンドパルスTEP₁はセ
ンテンスレジスタ２３に供給され該センテンスレ
ジスタ２３をインクリメントしこれによりセンテ
ンスレジスタ２３から出力されるアドレス指定信
号AASはインデツクスメモリ３１の第１の文章
の記憶番地「SN１」を指定し、その内容を読み
出させる。

すなわち、先ず第１の記憶番地「SN１」の文
頭アドレス記憶欄３２に記憶された文頭RAMア
ドレスが読み出され、該文頭RAMアドレスを指
定するRAMアドレス信号RAPは第２のタイマエ
ンドパルスTEP₂によりアドレスレジスタ２６に
ロードされる。これによりアドレスレジスタ２６
の内容は第１番目の文章の文頭RAMアドレスと
なる。

一方、該アドレスレジスタ２６には前記第１の
ANDゲート４５から出力される基準パルスSPが
供給され、アドレスレジスタ２６をインクリメン
トする。よつて、アドレスレジスタ２６において
RAMアドレス信号RAPは文頭RAMアドレスか
ら125〔μsec〕のタイミングで後述するセンテンス
エンドパルスSEPが供給されるまでインクリメン
トされ続ける。そして該アドレスレジスタ２６は
それ等RAMアドレス信号RASをRAM３０に供
給する。

これによりRAM３０は第１番目の文章を記憶
した文頭RAMアドレスから順次記憶されたデー
タ信号を読み出し第３のANDゲート４７に供給
する。第３のANDゲート４７は供給されたデー
タ信号を子器１０１のＤ／Ａ変換器５３に供給す
る。

また、上記アドレスレジスタ２６は上記RAM
アドレス信号RAPをCMP₁５０の片側入力に供給
する。そして該CMP₁５０にはインデツクスメモ
リ３１の第１の記憶番地「SN１」の文尾アドレ
ス記憶欄３３から文尾RAMアドレスが供給され
ており、上記アドレスレジスタ２６から供給され
るRAMアドレス信号が文尾RAMアドレスまで
インクリメントされたときに、CMP₁５０は第６
図Ａに示すようにセンテンスエンドパルスSEを
出力する。

そして、該センテンスエンドパルスSEは前記
FF４９のセツト入力に供給され、該FF４９をセ
ツトするとともにタイマレジスタ２４に供給され
該タイマレジスタ２４をクリアする。

また、上記FF４９をセツトすることにより前
記第２のANDゲート４６を開くとともに第１、
及び第３のANDゲート４５，４７を閉じる。

したがつて基準パルスSPによるアドレスレジ
スタ２６のインクリメントは停止しRAM３０か
らの読み出しは停止するとともにタイマレジスタ
２４にはカウントパルスCPが供給されタイマレ
ジスタ２４は該カウントパルスCPを計数して計
測信号MSを前記CMP₂５１の片側入力に供給す
る。

またCMP₂５１にはインデツクスメモリ３１の
第１の記憶番地「SN１」の無音区間長記憶欄３
４に記憶されている第１番目の単位文章の無音区
間の長さ分の計測信号MSが供給されている。

したがつて上記タイマレジスタ２４から上記長
さ分の計測信号MSが出力されたときCMP₂５１
は再び第１、及び第２のタイマエンドパルス
TEP₁，TEP₂を出力する。

以降、第１のタイマエンドパルスTEP₁により
センテンスレジスタ２３をインクリメントしイン
デツクスメモリ３１の第２以降の記憶番地「SN2
〜SN256」の読み出しを行なう。

これにより各生徒には第６図Ｃに示すような復
号された音声信号が供給される。

次に、ストツプ・モード時の動作を説明する。
フオアード・ストツプ・スイツチ４１をストツプ
側にセツトすると操作信号OPとしてレベル「０」
の二値信号が第１ないし第３のANDゲート４５，
４６，４７に供給される。

よつてこれら各ゲート４５，４６，４７は閉じ
られアドレスレジスタ２６、タイマレジスタ２４
のインクリメントが停止されRAM３０のデータ
信号も出力されない。

次にジヤンプ・モード時の動作を説明する。前
記子器１０１のジヤンプ・スイツチ４２をセツト
するとともに、ジヤンプ先指定器４３にてジヤン
プ先の文章番号（例えば第ｎ番目の文章）を指定
する。

これにより上記ジヤンプ・スイツチ４２からは
第７図Ａに示すような第１、及び第２のジヤンプ
信号JP₁，JP₂が出される。

そして、第１のジヤンプ信号JP₁は第ｎ番目の
文章の読み出しを指令するジヤンプ先指定信号
JASを上記指定器４３からセンテンスレジスタ２
３にロードし、これによりインデツクスメモリ３
１の第ｎ番目の記憶番地「SNn」がアクセスさ
れる。

これによりインデツクスメモリ３１の第ｎ番目
の記憶番地「SNn」の文頭アドレス記憶欄３２
から第ｎ番目の文章の文頭RAMアドレスが読み
出される。この文頭RAMアドレスは第２のジヤ
ンプ信号JP₂によりアドレスレジスタ２６にロー
ドされる。

それ以後、例えば自動的にフオアード・ストツ
プ・スイツチ４１のフオアード・モードにセツト
される等してアドレスレジスタ２６はインクリメ
ントされ第ｎ番目の文章のデータ信号をRAM３
０に読み出させる。さらに、各生徒には第７図Ｂ
に示すような復号された音声信号が供給される。

よつてジヤンプ・モードの時は各生徒が所望す
る任意な文章を自由に選択して読み出させること
ができる。

上述の記載から明らかなように本実施例に係る
集団語学学習装置の動作は上述した如き三種類の
基本動作を任意に選択することにより、RAM３
０に記憶された教材を順番どおりに順次読み出さ
せること、任意な文章を読み出させること、及び
読み出しを停止させることの各動作を自由に行な
わせることができる。

本発明に係る集団語学学習装置におけるRAM
３０からのデータ信号の読み出し、又は無音区間
の設定はインデツクスメモリ３１の各記憶番地
「SN1〜SN256」に予め記憶された時間データに
より制御される。

したがつて、インデツクスメモリ３１の記憶番
地相互の順序を入れ換えることにより例えば利用
頻度の高い文章順にRAM３０の出力を変更した
りする編集を行なうことができる。

たとえば第８図のブロツク図にて示すようにイ
ンデツクスメモリ３１をオフラインにてマイクロ
コンピユータ６０等により制御して編集を行な
う。

６０はマイクロコンピユータであり、６１，６
２は各々５６bitで構成される出力レジスタ、及
び入力レジスタである。

また、マイクロコンピユータ６０はインデツク
スメモリ３１の記憶番地「SN1〜SN256」を指定
するアドレス指定信号AAS、及び読み出し又は
書き込みを指令する指令信号CSをインデツクス
メモリに供給する。

これにより、例えば第ｉ番目の記憶番地
「SNi」と第ｋ番目の記憶番地「SNk」の記憶内
容を変更する場合は、先ず、第ｉ番目の記憶番地
「SNi」を指定するアドレス指定信号AAS及び読
み出しを指令する指令信号CSをインデツクスメ
モリ３１に供給する。よつて、インデツクスメモ
リ３１の第ｉ番目の記憶番地「SNi」の記憶内容
が入力レジスタ６２に読み出される。そして読み
出された情報はマイクロコンピユータ６０により
制御され出力レジスタ６１に書き込まれる。

次に、第ｋ番目の記憶番地「SNk」を指定す
るアドレス指定信号AAS、及び読み出しを指令
する指令信号CSをインデツクスメモリ３１に供
給する。

これにより、第ｋ番目の記憶番地「SNk」の
記憶内容は入力レジスタ６２に読み出される。

そして、インデツクスメモリ３１に第ｋ番目の
記憶番地「SNk」を指定するアドレス指定信号
AAS、及び書き込みを指令する指令信号CSを供
給することにより上記出力レジスタ６１に記憶さ
れていた第ｉ番目の記憶番地「SNi」の記憶内容
が第ｋ番目の記憶番地「SNk」に供給され書き
込まれる。以後、同様に第ｉ番目の記憶番地
「SNi」に第ｋ番目に記憶番地「SNk」に記憶さ
れていた記憶内容を書き込む。

よつて、上述の動作により第ｉ番目と第ｋ番目
の記憶番地「SNi，SNk」の記憶内容が入れ換え
られる。

また、この際無音区間の長さをマイクロコンピ
ユータにより任意に設定することができる。

すなわち、無音区間の長さを有音部分の長さに
比例させたり、有音部分の長さに関係なく常に一
定の長さに設定することができる。

〔発明の効果〕

上述の記載から明らかなように、本発明に係る
集団語学学習装置では、音声信号の記憶媒体とし
てRAMを用い、このRAMに記憶された音声デ
ータを時分割に読出し、文章単位の教材用の音声
信号を親器から子器に供給するので、上記この
RAMから音声データを時分割多重読み出しする
ことができる。従つて、本装置を使用する生徒
は、従来のLL−システムと同様に事故のペース
で学習をすることはもとより各生徒全員が同時に
同一の文章を聞いたり、ビデオテープレコーダ等
のたの学習機器と同期した学習をすることが可能
となる。

また、本発明に係る集団語学学習装置では、音
声信号の記憶媒体としてRAMを用いているの
で、テープレコーダによる語学学習装置における
テープの巻き戻しや早送りなどの操作を必要とす
ることがなく、各生徒が任意の文章を読み出して
学習する際に、極めて迅速に所望の文章を読み出
すことができる。

また、上記RAMには、一単位文章が有音区間
と無音区間から成る教材用の音声信号の有音区間
の音声データのみを記憶するので、無音区間のた
めの記憶領域を必要としない。これにより、
RAMの記憶容量の巨大化を防止することができ
る。なお、無音区間は、その長さを示す時間デー
タとしてインデツクスメモリに記憶することによ
り、任意に設定することができる。

さらに、本発明に係る集団語学学習装置では、
上述のように音声信号の記憶媒体としてRAMを
用いているので、アドレスの指定により上記
RAMの記憶場所から音声データを読み出すこと
ができる。そして、上記音声データの文章単位の
読み出しはインデツクスメモリに記憶した情報に
より制御されるため、インデツクスメモリに記憶
された各々の情報の順序を文章単位で変更するこ
とにより目的に応じてRAMの出力順序を編集す
ることができる。

【図面の簡単な説明】

第１図は本発明を適用した集団語学学習装置の
基本的構成を示すブロツク図、第２図は第１図に
示す集団語学学習装置にて取扱う音声信号の模式
図である。第３図は本発明に係る集団語学学習装
置の記憶時の電気的構成を示すブロツク図であ
る。第４図は第３図に示す本装置の記憶時動作を
示すタイムチヤートであり、第４図Ａは音声信
号、第４図Ｂは第１ないし第３のスタートパル
ス、及びエンドパルス、第４図Ｃはゲート制御信
号を各々示す波形図である。第５図は本発明に係
る集団語学学習装置の読み出し時の電気的構成を
示すブロツク図である。第６図は第５図に示す本
装置のフオアード・モードでの読み出し動作を示
すタイムチヤートであり、第６図Ａは第１、及び
第２のタイマエンドパルスTEP₁，TEP₂、セン
テンスエンドパルスSE、第６図Ｂはフリツプ・
フロツプ回路の肯定出力、第６図Ｃは読み出され
復号された音声信号を各々示す波形図である。第
７図は第５図に示す本装置のジヤンプ・モードで
の読み出し動作を示すタイムチヤートであり、第
７図Ａは第１、及び第２のジヤンプ信号JS₁，
JS₂、第７図Ｂは読み出され復号された音声信号
を各々示す波形図である。第８図は本装置に係る
インデツクスメモリの編集を行なう場合の電気的
構成を示すブロツク図である。３０……ランダムアクセスメモリ（RAM）、
３１……インデツクスメモリ（IM）、１００……
親器、１０１……子器。

Claims

【特許請求の範囲】

１一単位文章が有音区間と無音区間から成る教
材用の音声信号の有音区間の音声データをランダ
ムアクセスメモリに記憶するとともに、上記ラン
ダムアクセスメモリに記憶した各単位文章の音声
データの記憶場所を示すデータとともに上記無音
区間の長さを示す時間データをインデツクスメモ
リに記憶し、上記インデツクスメモリに記憶した
各データに基づいて上記ランダムアクセスメモリ
から音声データを時分割に読出し、文章単位の教
材用の音声信号を親器から子器に供給するように
したことを特徴とする集団語学学習装置。