JPH0522970Y2 - - Google Patents
Info
- Publication number
- JPH0522970Y2 JPH0522970Y2 JP1983000177U JP17783U JPH0522970Y2 JP H0522970 Y2 JPH0522970 Y2 JP H0522970Y2 JP 1983000177 U JP1983000177 U JP 1983000177U JP 17783 U JP17783 U JP 17783U JP H0522970 Y2 JPH0522970 Y2 JP H0522970Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bias circuit
- circuit
- output
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、増幅器のバイアス電圧を供給する為
のバイアス回路に関するものである。
のバイアス回路に関するものである。
(ロ) 従来技術
増幅器のバイアス電圧を供給する為のバイアス
回路としては、第１図に示す如き回路が公知であ
る。第１図において、電源電圧（＋Vcc）を投入
すると、電源とアースとの間に接続された抵抗１
第１ダイオード２との直列回路にI1の電流が流
れ、前記第１ダイオード２に流れる電流と等しい
電流I1が、前記第１ダイオード２と電流ミラー接
続されたNPN型の第１トランジスタ３のコレク
タにも流れる。また、前記第１トランジスタ３の
コレクタ電流I1は、第２ダイオード４にも流れ、
該第２ダイオード４と電流ミラー接続された
PNP型の第２トランジスタ５のコレクタ電流もI1
となる。しかして、前記第２トランジスタ５のコ
レクタ電流I1は、ｎ個の直列接続されたダイオー
ドから成るダイオード直列回路６に流れるので、
NPN型の第３トランジスタ７のベース電圧は
nVD（ただし、VDはダイオードの順方向電圧）と
なり、出力端子８にnVD−VBE＝（ｎ−１）VD（た
だし、VBEは第３トランジスタ７のベース・エミ
ツタ間電圧で、VD＝VBE）の出力電圧が発生し、
これが次段増幅器（図示せず）のバイアス電圧と
なる。
回路としては、第１図に示す如き回路が公知であ
る。第１図において、電源電圧（＋Vcc）を投入
すると、電源とアースとの間に接続された抵抗１
第１ダイオード２との直列回路にI1の電流が流
れ、前記第１ダイオード２に流れる電流と等しい
電流I1が、前記第１ダイオード２と電流ミラー接
続されたNPN型の第１トランジスタ３のコレク
タにも流れる。また、前記第１トランジスタ３の
コレクタ電流I1は、第２ダイオード４にも流れ、
該第２ダイオード４と電流ミラー接続された
PNP型の第２トランジスタ５のコレクタ電流もI1
となる。しかして、前記第２トランジスタ５のコ
レクタ電流I1は、ｎ個の直列接続されたダイオー
ドから成るダイオード直列回路６に流れるので、
NPN型の第３トランジスタ７のベース電圧は
nVD（ただし、VDはダイオードの順方向電圧）と
なり、出力端子８にnVD−VBE＝（ｎ−１）VD（た
だし、VBEは第３トランジスタ７のベース・エミ
ツタ間電圧で、VD＝VBE）の出力電圧が発生し、
これが次段増幅器（図示せず）のバイアス電圧と
なる。
この第１図のバイアス回路は、上述の如く出力
端子８に略一定の出力電圧を発生させることが出
来るので多用されているが、リツプル除去率が悪
いという欠点を有する。リツプル除去率は、電源
電圧に重畳されたリツプル電圧をV1、バイアス
回路の出力端子に発生するリツプル電圧をV2と
すれば、20ogV1／V2〔dB〕で表わすことが出来 る。しかして、第１図の場合、前記リツプル除去
率は、第１抵抗１の値をR1、第１ダイオード２
の順方向抵抗値をreとすれば、20ogR1＋re／reと なり、第１ダイオード２に流れる電流を大として
前記順方向抵抗値reを小さくしない限り、リツプ
ル除去率を改善することが出来ない。一方、第１
ダイオード２に流れる電流を大とすると、第２ダ
イオード４を経由して第１トランジスタ３に流れ
る電流も大となり、かつ第２トランジスタ５を経
由してダイオード直列回路６に流れる電流も大と
なるので、バイアス回路全体の消費電流が大とな
り、特に電源として電池を使用する機器のバイア
ス回路としては不適当であつた。
端子８に略一定の出力電圧を発生させることが出
来るので多用されているが、リツプル除去率が悪
いという欠点を有する。リツプル除去率は、電源
電圧に重畳されたリツプル電圧をV1、バイアス
回路の出力端子に発生するリツプル電圧をV2と
すれば、20ogV1／V2〔dB〕で表わすことが出来 る。しかして、第１図の場合、前記リツプル除去
率は、第１抵抗１の値をR1、第１ダイオード２
の順方向抵抗値をreとすれば、20ogR1＋re／reと なり、第１ダイオード２に流れる電流を大として
前記順方向抵抗値reを小さくしない限り、リツプ
ル除去率を改善することが出来ない。一方、第１
ダイオード２に流れる電流を大とすると、第２ダ
イオード４を経由して第１トランジスタ３に流れ
る電流も大となり、かつ第２トランジスタ５を経
由してダイオード直列回路６に流れる電流も大と
なるので、バイアス回路全体の消費電流が大とな
り、特に電源として電池を使用する機器のバイア
ス回路としては不適当であつた。
(ハ) 目的
本考案は、上述の点に鑑み成されたもので、消
費電流を増大させること無くリツプル除去率を増
大させることが出来るバイアス回路を提供せんと
するものである。
費電流を増大させること無くリツプル除去率を増
大させることが出来るバイアス回路を提供せんと
するものである。
(ニ) 構成
本考案に係るバイアス回路は、多段縦続接続さ
れたトランジスタから成る回路に対し、起動時に
作動して動作電流を供給する起動回路と、定常時
における動作電流を供給する動作電流供給回路と
を備える点を特徴とするものである。
れたトランジスタから成る回路に対し、起動時に
作動して動作電流を供給する起動回路と、定常時
における動作電流を供給する動作電流供給回路と
を備える点を特徴とするものである。
(ホ) 実施例
第２図は、本考案の一実施例を示すもので、９
はエミツタが電源（Vcc）に接続されたPNP型の
第１トランジスタ、１０はコレクタが電源に、ベ
ースが前記第１トランジスタ９のコレクタに接続
されたNPN型の第２トランジスタで、前記第１
及び第２トランジスタ９及び１０は縦続接続され
ており、更に前記第１トランジスタ９のエミツ
タ・ベース間にはダイオード１１が接続され、前
記第１トランジスタ９のコレクタとアースとの間
にはｎ個の直列接続されたダイオード１２が接続
され、前記第２トランジスタ１０のエミツタとア
ースとの間には負荷抵抗１３が接続され、前記第
２トランジスタ１０のエミツタには出力端子１４
が接続されている。１５は起動回路で、該起動回
路１５は、電源とアースとの間に直列接続された
抵抗１６と（ｎ−１）個のダイオード１７との接
続中点にエミツタが、前記出力端子１４にベース
がそれぞれ接続されたPNP型の第３トランジス
タ１８と、アースにエミツタが、前記第３トラン
ジスタ１８のコレクタにベースが、前記第１トラ
ンジスタ９のベースに抵抗１９を介してコレクタ
がそれぞれ接続されたNPN型の第４トランジス
タ２０とによつて尚、前記抵抗１６の電源に接続
される一端が起動回路１５の入力端となり、第１
トランジスタ９のベースに接続される抵抗１９の
一端が起動回路１５の出力端となり、トランジス
タ１８が比較回路として動作する。２１は動作電
流供給回路で、該動作電流供給回路２１は、前記
出力端子１４とアースとの間に直列接続された抵
抗２５及び（ｎ−２）個のダイオード２２と、前
記出力端子１４にベスが、前記第１トランジスタ
９のベースにコレクタが、アースに抵抗２３を介
してエミツタがそれぞれ接続されたNPN型の第
５トランジスタ２４とによつて構成されている。
はエミツタが電源（Vcc）に接続されたPNP型の
第１トランジスタ、１０はコレクタが電源に、ベ
ースが前記第１トランジスタ９のコレクタに接続
されたNPN型の第２トランジスタで、前記第１
及び第２トランジスタ９及び１０は縦続接続され
ており、更に前記第１トランジスタ９のエミツ
タ・ベース間にはダイオード１１が接続され、前
記第１トランジスタ９のコレクタとアースとの間
にはｎ個の直列接続されたダイオード１２が接続
され、前記第２トランジスタ１０のエミツタとア
ースとの間には負荷抵抗１３が接続され、前記第
２トランジスタ１０のエミツタには出力端子１４
が接続されている。１５は起動回路で、該起動回
路１５は、電源とアースとの間に直列接続された
抵抗１６と（ｎ−１）個のダイオード１７との接
続中点にエミツタが、前記出力端子１４にベース
がそれぞれ接続されたPNP型の第３トランジス
タ１８と、アースにエミツタが、前記第３トラン
ジスタ１８のコレクタにベースが、前記第１トラ
ンジスタ９のベースに抵抗１９を介してコレクタ
がそれぞれ接続されたNPN型の第４トランジス
タ２０とによつて尚、前記抵抗１６の電源に接続
される一端が起動回路１５の入力端となり、第１
トランジスタ９のベースに接続される抵抗１９の
一端が起動回路１５の出力端となり、トランジス
タ１８が比較回路として動作する。２１は動作電
流供給回路で、該動作電流供給回路２１は、前記
出力端子１４とアースとの間に直列接続された抵
抗２５及び（ｎ−２）個のダイオード２２と、前
記出力端子１４にベスが、前記第１トランジスタ
９のベースにコレクタが、アースに抵抗２３を介
してエミツタがそれぞれ接続されたNPN型の第
５トランジスタ２４とによつて構成されている。
次に動作を説明する。電源を投入すると、抵抗
１６とダイオード１７とから成る直列回路に電流
が流れ、第３トランジスタ１８が順バイアスされ
てオンとなる。その為、前記第３トランジスタ１
８のコレクタ電流により第４トランジスタ２０が
順バイアスされオンとなり、そのコレクタ電流が
ダイオード１１に流れる。しかして、前記ダイオ
ード１１と第１トランジスタ９とは電流ミラー型
に接続されているので、前記ダイオード１１に流
れる電流と等しい電流が前記第１トランジスタ９
のコレクタに流れ、それに応じて第２トランジス
タ１０がオンし、出力端子１４に出力電圧が発生
する。前記出力電圧の値は、ｎ個のダイオード１
２の順方向電圧をnVDとすれば、nVD−VBE＝（ｎ
−１）VD（ただし、VBEは第２トランジスタ１０
のベース・エミツタ間電圧で、VD＝VBE）とな
る。
１６とダイオード１７とから成る直列回路に電流
が流れ、第３トランジスタ１８が順バイアスされ
てオンとなる。その為、前記第３トランジスタ１
８のコレクタ電流により第４トランジスタ２０が
順バイアスされオンとなり、そのコレクタ電流が
ダイオード１１に流れる。しかして、前記ダイオ
ード１１と第１トランジスタ９とは電流ミラー型
に接続されているので、前記ダイオード１１に流
れる電流と等しい電流が前記第１トランジスタ９
のコレクタに流れ、それに応じて第２トランジス
タ１０がオンし、出力端子１４に出力電圧が発生
する。前記出力電圧の値は、ｎ個のダイオード１
２の順方向電圧をnVDとすれば、nVD−VBE＝（ｎ
−１）VD（ただし、VBEは第２トランジスタ１０
のベース・エミツタ間電圧で、VD＝VBE）とな
る。
出力端子１４に（ｎ−１）VDの出力電圧が発
生すると、該出力電圧に応じて第５トランジスタ
２４がオンとなり、ダイオード１１に前記第５ト
ランジスタ２４のコレクタ電流が流れる様になる
とともに、第３トランジスタ１８のエミツタ電圧
とベース電圧とが等しくなるので、前記第３トラ
ンジスタ１８がオフとなり、それに応じて第４ト
ランジスタ２０もオフとなる。従つて、前記出力
端子１４に出力電圧が発生すると、起動回路１５
がバイアス回路から切り離され、該バイアス回路
に対して何ら作用しなくなるとともに、バイアス
回路の動作電流は、動作電流供給回路２１、具体
的には第５トランジスタ２４のコレクタ電流によ
り供給される様になる。
生すると、該出力電圧に応じて第５トランジスタ
２４がオンとなり、ダイオード１１に前記第５ト
ランジスタ２４のコレクタ電流が流れる様になる
とともに、第３トランジスタ１８のエミツタ電圧
とベース電圧とが等しくなるので、前記第３トラ
ンジスタ１８がオフとなり、それに応じて第４ト
ランジスタ２０もオフとなる。従つて、前記出力
端子１４に出力電圧が発生すると、起動回路１５
がバイアス回路から切り離され、該バイアス回路
に対して何ら作用しなくなるとともに、バイアス
回路の動作電流は、動作電流供給回路２１、具体
的には第５トランジスタ２４のコレクタ電流によ
り供給される様になる。
第２トランジスタ１０は、理論上無限大のイン
ピーダンスを有するコレクタにより電源に接続さ
れているので、該第２トランジスタ１０のベース
側からリツプルが印加されなければ出力端子１４
にリツプルが発生することはない。ところで、第
２図の実施例において、コレクタに定電流を発生
する第５トランジスタ２４のベースは、出力端子
１４のみに接続されているだけなので、前記第５
トランジスタ２４のコレクタ定電流中にはリツプ
ルが含まれず、前記コレクタ定電流を動作電流と
する第１トランジスタ９のコレクタ電流にもリツ
プルは含まれない。従つて、第２トランジスタ１
０はベース側からもリツプルが印加されることは
無く、出力端子１４にはリツプルの無い定電圧が
得られる。
ピーダンスを有するコレクタにより電源に接続さ
れているので、該第２トランジスタ１０のベース
側からリツプルが印加されなければ出力端子１４
にリツプルが発生することはない。ところで、第
２図の実施例において、コレクタに定電流を発生
する第５トランジスタ２４のベースは、出力端子
１４のみに接続されているだけなので、前記第５
トランジスタ２４のコレクタ定電流中にはリツプ
ルが含まれず、前記コレクタ定電流を動作電流と
する第１トランジスタ９のコレクタ電流にもリツ
プルは含まれない。従つて、第２トランジスタ１
０はベース側からもリツプルが印加されることは
無く、出力端子１４にはリツプルの無い定電圧が
得られる。
また、第５トランジスタ２４のコレクタ電流
は、（ｎ−２）個のダイオード２２の順方向電圧
を（ｎ−２）VD、抵抗２３の抵抗値をR2とすれ
ば、（ｎ−３）VD／R2で表わされる。しかして、第 ２図の場合は、リツプルを考慮する必要が無いの
で、前記抵抗２３の値を大とし前記第５トランジ
スタ２４のコレクタ電流を小さくすることが出来
る。
は、（ｎ−２）個のダイオード２２の順方向電圧
を（ｎ−２）VD、抵抗２３の抵抗値をR2とすれ
ば、（ｎ−３）VD／R2で表わされる。しかして、第 ２図の場合は、リツプルを考慮する必要が無いの
で、前記抵抗２３の値を大とし前記第５トランジ
スタ２４のコレクタ電流を小さくすることが出来
る。
尚、第２図の実施例においては、縦続接続され
た２個のトランジスタから成るバイアス回路につ
いて説明したが、トランジスタの数を増加させる
等、本考案の主旨を逸脱しない範囲で様々な変更
が可能である。
た２個のトランジスタから成るバイアス回路につ
いて説明したが、トランジスタの数を増加させる
等、本考案の主旨を逸脱しない範囲で様々な変更
が可能である。
(ヘ) 効果
以上述べた如く、本考案に依れば、格別の起動
回路を設けるとともに、動作電流供給回路をバイ
アス回路の出力電圧に応じて駆動しているので、
リツプル除去率の増大を計ることが出来るという
利点を有する。また本考案に依れば、リツプルを
除去することと独立に動作電流を定めることが出
来るので、消費電流の減少を計ることが出来ると
いう利点も有する。
回路を設けるとともに、動作電流供給回路をバイ
アス回路の出力電圧に応じて駆動しているので、
リツプル除去率の増大を計ることが出来るという
利点を有する。また本考案に依れば、リツプルを
除去することと独立に動作電流を定めることが出
来るので、消費電流の減少を計ることが出来ると
いう利点も有する。
第１図は従来のバイアス回路を示す回路図、及
び第２図は本考案の一実施例を示す回路図であ
る。 主な図番の説明、９……第１トランジスタ、１
０……第２トランジスタ、１５……起動回路、２
１……動作電流供給回路。
び第２図は本考案の一実施例を示す回路図であ
る。 主な図番の説明、９……第１トランジスタ、１
０……第２トランジスタ、１５……起動回路、２
１……動作電流供給回路。
Claims (1)
- 動作電流が供給される入力端子と、前記動作電
流に応じて増幅器をバイアスする為のバイアス電
圧を発生する出力端子を備え、多段従属接続され
たトランジスタによつて構成されるバイアス回路
であつて、電源に接続される入力端と、前記バイ
アス回路の入力端子に接続される出力端と、前記
バイアス回路の出力端子に得られるバイアス電圧
と基準電圧とを比較し前記入力端と出力端との間
を断続する比較手段を含み、起動時に前記比較手
段の出力に応じて前記入力端と出力端とが接続さ
れ、前記バイアス回路の動作電流を供給するとと
もに、定常時に前記比較手段の出力に応じて前記
入力端と出力端とが遮断され、前記バイアス回路
から遮断される起動回路と、入力端が前記バイア
ス回路の出力端子に出力端が前記バイアス回路の
入力端子に接続され、前記バイアス回路の出力端
子に得られるバイアス電圧に応じて動作し、定常
時における前記バイアス回路の動作電流を供給す
る動作電流供給回路とを備えることを特徴とする
バイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17783U JPS59106215U (ja) | 1983-01-05 | 1983-01-05 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17783U JPS59106215U (ja) | 1983-01-05 | 1983-01-05 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59106215U JPS59106215U (ja) | 1984-07-17 |
| JPH0522970Y2 true JPH0522970Y2 (ja) | 1993-06-14 |
Family
ID=30131924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17783U Granted JPS59106215U (ja) | 1983-01-05 | 1983-01-05 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59106215U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS616490Y2 (ja) * | 1979-01-19 | 1986-02-27 |
-
1983
- 1983-01-05 JP JP17783U patent/JPS59106215U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59106215U (ja) | 1984-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0522970Y2 (ja) | ||
| JP3537571B2 (ja) | オーディオ信号増幅回路 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPH0480406B2 (ja) | ||
| JPH024503Y2 (ja) | ||
| JPH0458202B2 (ja) | ||
| JP2829738B2 (ja) | コンパレータ | |
| JPH04579Y2 (ja) | ||
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| JPH0434567Y2 (ja) | ||
| JPS6029228Y2 (ja) | 低周波増幅器 | |
| JPH036022Y2 (ja) | ||
| JP3035401B2 (ja) | 半導体集積回路 | |
| JP2004023555A (ja) | 出力回路 | |
| JPH03744Y2 (ja) | ||
| JPS6149521A (ja) | スイツチ回路 | |
| JPH0513047Y2 (ja) | ||
| JPH11136048A (ja) | Ｂｔｌ増幅回路 | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0365044B2 (ja) | ||
| JPS60129816A (ja) | 出力回路 | |
| JP2000106507A (ja) | 電圧増幅器 | |
| JPH0797732B2 (ja) | 音声出力増幅回路 | |
| JPS595322A (ja) | 定電流源回路 |