JPH05233265A - 読み出し専用メモリのパッチ方式 - Google Patents

Abstract

(57)【要約】 【目的】マイクロコンピュータの読み出し専用メモリに
格納したプログラムをパッチ可能にする。 【構成】マイクロコンピュータ１のメモリ４はアドレス
変換部５と読み出し専用メモリ部６と読み書き可能メモ
リ部７とを備え、アドレス変換部５に読み出し専用メモ
リ部６のアドレスを読み書き可能メモリ部７のアドレス
に変換するアドレス選択部５４と、読み出し専用メモリ
部６と読み書き可能メモリ部７の出力の一方を選択する
出力データ選択部５５とを有する。ローダ８により外部
記憶装置１０に格納されたパッチプログラムデータを読
み書き可能メモリ部７に格納し、パッチアドレスデータ
をアドレス変換部５の上限，下限アドレスレジスタ５
２，５３に格納し、プロセッサ３が業務処理プログラム
９の手順に従って読み出し専用メモリ部６のパッチアド
レスを指定した時、そのアドレスを読み書き可能メモリ
部７のアドレスに変換してパッチプログラムデータを読
み出すことにより、読み出し専用メモリ部６の業務処理
プログラム９をパッチ可能にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は読み出し専用メモリにプ
ログラムを記憶しているマイクロコンピュータにおける
読み出し専用メモリのパッチ方式に関する。

【０００２】

【従来の技術】従来のマイクロコンピュータに内蔵する
読み出し専用メモリにプログラムが書き込まれるとプロ
グラムの変更ができないため、読み出し専用メモリに記
憶（搭載）したプログラムのテストには特別の工夫が必
要であった。つまり、プログラムのテスト時は、読み出
し専用メモリの代りに読み書き可能メモリにプログラム
を搭載して、プログラムのテストを完了し、その後、読
み出し専用メモリにプログラムを搭載し直して、実用す
るという手順を経ていた。

【０００３】また、万一プログラムに誤りが発生して
も、読み出し専用メモリにはパッチなどの緊急処置を施
すことができないため、修正したプログラムを別の読み
出し専用メモリに搭載し、それと差し代えて、プログラ
ム障害を修復することが行われていた。

【０００４】

【発明が解決しようとする課題】上述した従来の読み出
し専用メモリにプログラムを搭載したマイクロコンピュ
ータは、プログラムに障害があってもプログラムをこの
メモリ上で修正変更することができない。

【０００５】本発明の目的はパッチ済みプログラムを読
み書き可能メモリに搭載しておき、読み出し専用メモリ
上のプログラムのパッチ箇所のアドレスを読み書き可能
メモリのアドレスに変換して、読み書き可能メモリから
パッチ済みプログラムを読み出し、あたかも読み出し専
用メモリのプログラムを直接パッチしたとみなせる読み
出し専用メモリのパッチ方式を提供することにある。

【０００６】

【課題を解決するための手段】本発明の読み出し専用メ
モリのパッチ方式はプロセッサおよびメモリを有するマ
イクロコンピュータと、このマイクロコンピュータに接
続されプログラムのパッチ箇所を指定するパッチアドレ
スデータおよび前記プログラムをパッチするためのパッ
チプログラムデータを記憶する外部記憶装置とを備え；
前記メモリが前記プログラムおよびローダを記憶する読
み出し専用メモリと、前記ローダの実行により前記パッ
チプログラムデータを読み出して記憶する読み書き可能
メモリと、前記ローダの実行により前記パッチアドレス
データを読み出し、前記プログラムを実行する前記プロ
セッサから前記読み出し専用メモリへのアドレスが前記
パッチアドレスデータに相当するとき前記アドレスを前
記読み書き可能メモリのアドレスに変換し前記変換した
アドレスで前記読み書き可能メモリの前記パッチプログ
ラムデータを読み出して前記プログラムをパッチするア
ドレス変換部とを有することからなる。

【０００７】

【実施例】次に本発明の実施例について図面を参照して
説明する。

【０００８】本発明の一実施例の構成を示す図１を参照
すると、マイクロコンピュータ１はシステムバス２と、
プログラムを実行するプロセッサ３と、プログラムを搭
載するメモリ４とを備えている。メモリ４は読み出し専
用メモリ部６と、読み書き可能メモリ部７と、プロセッ
サ３からのメモリ４へのアドレスを制御するアドレス変
換部５とから構成される。読み出し専用メモリ部６には
マイクロコンピュータ１の立上げ時に動作するローダ８
と、業務処理を行う業務処理プログラム９とが格納され
ている。読み書き可能メモリ部７には業務処理プログラ
ム９を修正するパッチプログラムデータが、ローダ８に
よって外部記憶装置１１から格納される。外部記憶装置
１１は入出力制御部１０を介してシステムバス２に接続
されており、業務処理プログラム９へのパッチ箇所を指
定するパッチアドレスデータと業務処理プログラム９を
修正するパッチプログラムデータとが格納される。

【０００９】メモリ４のアドレス変換部５はシステムバ
ス２と接続する接続部５１と、パッチアドレスの上限値
および下限値をパッチアドレスデータバス６１を通じて
格納する上限アドレスレジスタ５２および下限アドレス
レジスタ５３と、パッチ箇所のアドレスを読み書き可能
メモリ部７へのアドレスに変換するアドレス選択部５４
と、読み出し専用メモリ部６および読み書き可能メモリ
部７から出力するメモリデータを選択する出力データ選
択部５５とを有する。

【００１０】プロセッサ３からの読み出し専用メモリ部
６へのアドレスが上限アドレスレジスタ５２および下限
アドレスレジスタ５３で指定される場合、アドレス選択
部５４は読み書き可能メモリ７に対するアドレスを読み
書き可能メモリアドレスバス６７に、出力選択制御信号
６４を出力データ選択部５５にそれぞれ送出する。

【００１１】アドレス選択部５４はメモリアドレスバス
６２のアドレスデータと下限アドレスレジスタ５３の値
とから読み書き可能メモリ部７へのアドレスデータを生
成する。読み書き可能メモリ部７から読み書き可能メモ
リデータバス６５を介して出力データ選択部５５に出力
されたデータは、出力選択制御信号６４によって選択さ
れる。出力データ選択部５５は出力したメモリデータを
メモリデータバス６３，接続部５１およびシステムバス
２を介してアクセス元であるプロセッサ３に対して送出
する。

【００１２】プロセッサ３からの読み出し専用メモリ部
６へのアドレスが上限，下限アドレスレジスタ５２，５
３で指定されない場合、メモリアドレスバス６２のアド
レスデータが、読み出し専用メモリ部６へのアドレスと
なる。読み出し専用メモリ部６から読み出し専用メモリ
データバス６６を介して、出力データ選択部５５に入力
されたメモリデータは、出力選択制御信号６４によって
選択される。出力データ選択部５５は出力をメモリデー
タバス６３を通じて接続部５１からシステムバス２を介
して、アクセス元であるプロセッサ３に送出する。

【００１３】次にメモリ４の動作についてより詳細に述
べる。

【００１４】まず、マイクロコンピュータ１を動作状態
にするため電源投入が行われた後、プロセッサ３が起動
されて、ローダ８の手順に従ってマイクロコンピュータ
１の立ち上げ処理が行われる。立ち上げ処理時、ローダ
８は外部記憶装置１１から業務処理プログラム９に対す
るパッチプログラムデータを読み書き可能メモリ部６
に、かつパッチ箇所を指定するパッチアドレスデータを
上限アドレスレジスタ５２および下限アドレスレジスタ
５３にそれぞれ格納する。立ち上げ処理を完了後、マイ
クロコンピュータ１は業務処理プログラム９の手順に従
って業務処理を開始する。業務処理プログラム９の実行
中、プロセッサ３が要求するメモリ４へのアドレスが上
限アドレスレジスタ５２および下限アドレスレジスタ５
３に設定されているアドレス範囲にない場合、アドレス
変換部５は読み出し専用メモリ部６から読み出されたメ
モリデータを選択する。一方、アドレス範囲にある場
合、アドレス変換部５は要求アドレスを読み出し専用メ
モリ部６へのアドレスから読み書き可能メモリ部７への
アドレスに変換し、読み書き可能メモリ部７から該当す
るアドレスのパッチプログラムデータを読み出し、出力
データ選択部５５を介してプロセッサ３に送出する。

【００１５】プロセッサ３が業務処理プログラム９の手
順に従って動作する時、メモリ４に対するアドレスは上
述のアドレス変換をうけるので、業務処理プログラム９
はパッチ箇所で読み書き可能メモリ部７のパッチプログ
ラムデータを自動的に読み出し、あたかも読み出し専用
メモリ部６にパッチを施したと同じ作用を行うことにな
る。

【００１６】なお、上述の実施例のアドレス変換部５に
おいて、上限アドレスレジスタ５２および下限アドレス
レジスタ５３を複数組設けることにより、複数箇所のパ
ッチを指定することができる。

【００１７】

【発明の効果】以上説明したように、本発明によれば、
マイクロコンピュータの読み出し専用メモリに搭載した
プログラムにパッチを施すことができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成図である。

【符号の説明】

１ マイクロコンピュータ ２ システムバス ３ プロセッサ ４ メモリ ５ アドレス変換部 ６ 読み出し専用メモリ部 ７ 読み書き可能メモリ部 ８ ローダ ９ 業務処理プログラム １０ 入出力制御部 １１ 外部記憶装置 ５１ 接続部 ５２ 上限アドレスレジスタ ５３ 下限アドレスレジスタ ５４ アドレス選択部 ５５ 出力データ選択部 ６１ パッチアドレスデータバス ６２ メモリアドレスバス ６３ メモリデータバス ６４ 出力選択制御信号 ６５ 読み書き可能メモリデータバス ６６ 読み出し専用メモリデータバス ６７ 読み書き可能メモリアドレスバス ６８ 上限アドレスデータ ６９ 下限アドレスデータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プロセッサおよびメモリを有するマイク
   ロコンピュータと、このマイクロコンピュータに接続さ
   れプログラムのパッチ箇所を指定するパッチアドレスデ
   ータおよび前記プログラムをパッチするためのパッチプ
   ログラムデータを記憶する外部記憶装置とを備え；前記
   メモリが前記プログラムおよびローダを記憶する読み出
   し専用メモリと、前記ローダの実行により前記パッチプ
   ログラムデータを読み出して記憶する読み書き可能メモ
   リと、前記ローダの実行により前記パッチアドレスデー
   タを読み出し前記プログラムを実行する前記プロセッサ
   から前記読み出し専用メモリへのアドレスが前記パッチ
   アドレスデータに相当するとき前記アドレスを前記読み
   書き可能メモリのアドレスに変換し前記変換したアドレ
   スで前記読み書き可能メモリの前記パッチプログラムデ
   ータを読み出して前記プログラムをパッチするアドレス
   変換部とを有することを特徴とする読み出し専用メモリ
   のパッチ方式。