JPH05233280A - パイプライン演算処理装置 - Google Patents

パイプライン演算処理装置

Info

Publication number
JPH05233280A
JPH05233280A JP4061503A JP6150392A JPH05233280A JP H05233280 A JPH05233280 A JP H05233280A JP 4061503 A JP4061503 A JP 4061503A JP 6150392 A JP6150392 A JP 6150392A JP H05233280 A JPH05233280 A JP H05233280A
Authority
JP
Japan
Prior art keywords
data
information
input
priority
pipeline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4061503A
Other languages
English (en)
Inventor
Junichi Kodama
順一 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP4061503A priority Critical patent/JPH05233280A/ja
Publication of JPH05233280A publication Critical patent/JPH05233280A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Feedback Control In General (AREA)

Abstract

(57)【要約】 【目的】 情報の内容に応じて適切に処理を行い、パイ
プラインの効率的な利用を図ることのできるパイプライ
ン演算処理装置を提供すること。 【構成】 パイプライン演算処理装置5に入力する入力
データは、センサSにて検出された情報データDと、そ
の情報データの優先度を示すフラグ並びにその情報の有
効性を示す有効/無効フラグからなる判別データRとか
ら構成されている。複数の入力データは入力レジスタr
を介して並列的にプライオリティ判別器6に入力され、
そこで判別データに基づいて有効フラグを有するものの
中で最も優先度の高いデータが選択され、その情報デー
タDijがファジィ推論エンジンコア7に、判別データR
ijが遅延装置8に入力される。そして前者はパイプライ
ン処理がなされて結果データCijが出力され、その結果
データと対となる判別データRijは、遅延装置にて上記
処理時間分だけ遅延され、同時に出力される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、並列処理を行うための
パイプライン演算処理装置に関するもので、より具体的
には、パイプラインでの処理方式の改良に関する。
【0002】
【従来の技術】従来のパイプライン演算処理装置では、
その演算処理装置に情報が随時入力されてくると、それ
に対して均等に分割・並列的に処理をしている。そし
て、無効な情報が入力されてきた場合には、通常、以下
に示す方式にしたがって処理されている。
【0003】すなわち、まず予め情報に「無効/有効」
を示す判別フラグを設定する。そして、その判別フラグ
とともに入力された情報(無効情報)をそのまま有効情
報と同様に処理し、前記判別フラグとともに出力する。
そして、後段の装置において、前記判別フラグによりそ
の出力された情報が有効か無効かを判断し、有効情報の
み抽出し利用する。また、無効情報をフェッチした段階
で、無効情報は処理せずに廃棄するものもある。
【0004】
【発明が解決しようとする課題】しかし、従来のパイプ
ライン演算処理装置では、前者の方式を採った場合には
無効情報に対しても処理を行うことになり無駄な動作が
増える。また、後者の方式を採った場合には、廃棄処理
によりパイプライン処理が一次中断されてしまう。した
がって、いずれの方式でもパイプラインを効率的に利用
することができなかった。
【0005】一方、入力される情報(有効情報)のなか
には必ずしも毎回処理し、出力する必要がないものもあ
る。すなわち、後段の他の処理装置でのサンプリングタ
イムが比較的長いような場合には、上記入力された情報
の何回かに1回でも出力されればよいものがある。しか
し、上述のごとく上記従来の装置では、入力されたすべ
ての情報に対して均等に処理を行っていたため、短いサ
ンプリングタイムで頻繁に欲しい情報の処理が遅れてし
まうことがある。
【0006】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、情報の内容に応じて
適切に処理を行うとともに、パイプラインの効率的な利
用を図ることのできるパイプライン演算処理装置を提供
することにある。
【0007】
【課題を解決するための手段】上記した目的を達成する
ために、本発明に係るパイプライン演算処理装置では、
複数種のデータを並列処理するパイプライン演算処理装
置において、前記データが、少なくとも演算処理する情
報データと、そのデータの種類に応じた優先度を示すフ
ラグと、前記各情報データの有効性を示すフラグとから
なり、入力された前記複数種のデータ間において、前記
各フラグから有効でかつ優先度の高いデータを選択する
データ選択手段と、前記データ選択手段によって選択さ
れたデータの入力を受け、そのデータの情報に対してパ
イプライン演算処理を実行するパイプライン演算手段と
を備えた。
【0008】
【作用】本装置に複数のデータが並列的に入力される。
すると、各データの有する優先度を示すフラグと有効性
を示すフラグとを比較し、有効でかつ優先度の高いデー
タが選択され、そのデータがパイプラインに供給され所
定の演算処理がなされる。すなわち、優先度の高い情報
データが集中して処理される。また、仮に優先度の高い
情報データが無効情報であったとしても、次位の優先度
を有する情報データがパイプラインに供給されて処理さ
れるので、パイプラインで中断されたり無駄な処理がさ
れることがない。
【0009】
【実施例】以下、本発明に係るパイプライン演算処理装
置の好適な実施例を添付図面を参照にして詳述する。本
例では、複数のセンサにより各種情報を検出し、その情
報に対して所定の演算処理を施した後、外部コンピュー
タ等へその結果データを出力するものに対して適用した
例を示している。そして、センサによる検出情報は、そ
れぞれ優先度を有しており、あるセンサで検出される情
報データは後段の外部コンピュータで比較的頻繁に必要
なもので、また、他のあるセンサで検出される情報デー
タはさほど頻繁に必要としない等となっている。
【0010】具体的には、図1に示すように、複数のセ
ンサS1 〜Sm を備え、各センサが逐次検出対象の状態
を検知し、その情報データDmnを出力する。そして、本
例では、各センサS1 〜Sm に付された添字の少ないも
のほど優先度の高い情報データの検索をするように設定
している。すなわち、センサS1 で検出される情報デー
タは最も優先度が高く、他のデータに優先して処理され
るのが望ましいもので、センサSm で検出される情報デ
ータは最も優先度が低く、他の情報データの処理が行わ
れない時に処理されればよいものとなっている。
【0011】そして、上記各センサS1 〜Sm の出力
は、優先度フラグ設定器1並びに有効/無効フラグ設定
器2からなる判別データ設定手段3に接続され、各情報
データに前記両フラグからなる判別データRを自動設定
し、本発明に係る装置に入力される一体のデータ(以下
「入力データ」と称す)を構成するようになっている。
そして、その一体の入力データのデータ構造は、同図
(B)に示すように、前の3ビットが優先度フラグを示
し、次ぎの1ビットが有効/無効フラグを示し、残りが
各センサで検出された情報データDを構成している。そ
して、上述したごとく本例では優先度の大小の順とセン
サ番号とを対応させたため、優先度フラグは、センサの
番号(Sの添字)を2進法で表したものとなる。そし
て、このフラグは、各センサに対して一義的に決まるた
め、容易に情報データに対して自動的に付与することが
できる。また、有効/無効フラグは、例えば有効の場合
に「0」,無効の場合に「1」とする。そして、このフ
ラグの自動付与の方法としては、例えば予め各センサに
対し、センサデータの有効範囲(すなわちセンサの出力
データの有効なダイナミックレンジの範囲)を決定する
とともに、それを登録しておき、入力された情報データ
Dが上記範囲内にあるか否かを判断する。そして有効範
囲内であれば「0」,範囲外であれば「1」とする。こ
れにより、範囲内の場合には有効を示すフラグ「0」
を、範囲外の場合には無効を示すフラグ「1」を自動的
に付与することができる。
【0012】上記判別データ設定手段3の出力は、中央
処理装置5に並列に入力されるようになっており、具体
的には、中央処理装置5内の入力レジスタr1 ,r2 ,
…,rm に接続され、さらにそれら各入力レジスタr1
,r2 ,…,rm の出力は、データ選択手段たるプラ
イオリティ判別器6に接続されている。これにより、各
入力データは各入力レジスタr1 ,r2 ,…,rm に一
旦書き込まれた後、クロックCLKに同期して同一タイ
ミングでプライオリティ判別器6側に移るようになって
いる。
【0013】このプライオリティ判別器6は、判別デー
タRmnを用い、同時に入力されてきた入力データの中
で、最も優先度が高くかつ有効なデータ(換言すれば、
有効フラグを有するものの中で、優先度が最も高い(優
先度フラグが小さい)もの)を選択し、そのデータを情
報データDijと、その判別データRijとに分割し、出力
するようになっている。
【0014】そして、プライオリティ判別器6から出力
される情報データDijは、パイプライン演算手段たるフ
ァジィ推論エンジンコア7に接続され、また、同判別デ
ータRijは、遅延装置8に接続されている。このファジ
ィ推論エンジンコア7は、情報データDijに対して、所
定のファジィ推論を行い、後段の外部コンピュータ等に
おける各種制御等に必要な情報に加工した後出力するも
ので、従来公知のものが用いられため、その詳細な説明
は省略する。また、遅延装置8は、複数のフリップフロ
ップから構成されており、上記ファジィ推論エンジンコ
ア7における演算時間分を遅延させて判別データRijを
出力するようになっている。これにより、ファジィ推論
エンジンコア7から出力される結果データCijとそれと
対になる判別データRijとは同一タイミングで出力さ
れ、次段に接続された出力レジスタ9に書き込まれるよ
うになっている。そして、両データCijとRijは、そこ
において合成され一体のデータとなって出力され、後段
の外部コンピュータ等へ入力されるようになっている。
なお、上記したプライオリティ判別器6,ファジィ推論
エンジンコア7並びに遅延装置8は、入力レジスタrと
同様にクロックCLKにより同期して作動するようなっ
ている。
【0015】次ぎに、上記した実施例の作用について説
明する。今、説明の便宜上情報データの種類を3つ、す
なわち、3つのセンサS1 〜S3 (S1 で検出する情報
データ最も優先度が高く、S3 で検出する情報データの
優先度が最も低い)を備えているとする。すると、各セ
ンサからは、所定のサンプリング時間(各センサが同一
でもよく、或いは異なっていてもよい)で、情報データ
Dmnが出力される。ここでmはセンサの番号、すなわ
ち、優先度を意味する。また、nは出力されたデータの
番号を意味し、出力される順に「1」づつ繰り上がる。
【0016】そして、この情報データDに対して所定の
判別データRを付与した後、プライオリティ判別器6に
て、同時に入力された入力データの中の判別データRの
うち、有効/無効フラグを比較し、有効フラグを有する
データのみ抽出するとともに、その抽出データの有する
優先度フラグを比較し、最も数値の低いものを選択す
る。なお、この選択の方法としては、上記のものに限ら
ず、例えば優先度の最も高いデータを抽出し、そのデー
タが有効か否かを調べ、有効フラグが立っていればその
データを出力し、また、無効フラグが立っている場合に
は次ぎに優先度の高いデータに対して同様の処理を行う
ことにより選択するなど種々の方法を採ることができ
る。
【0017】次いで、このようにして選択されたデータ
のうち、情報データDijはファジィ推論エンジンコア7
に送られ、判別データRijは遅延装置8に送られ所定の
処理をした後、両データを合成して出力する。そして、
出力データの中の判別データRijのうち、優先度フラグ
は、情報データの種類・内容を示すものであるため、後
段の各種装置においてIDデータとして使用することが
可能となる。
【0018】一方、上記作用(特に情報データに対する
処理)を概念的に表すと図2に示すようなっている。す
なわち、各情報データは、並列的に本装置内に入力れて
くるが、太枠で囲まれた一つのデータが選択され、ファ
ジィ推論エンジンコア7にて処理される。換言すれば、
自己の有する優先度より高い優先度をもつ情報データが
すべて無効情報(図中ハッチングて示す)の場合にその
情報データの処理がされることになる。
【0019】これにより、優先度の高い情報データが集
中して処理することが可能となるともに、たとえ無効情
報が入力されたとしても、次位の優先度を有する情報デ
ータをパイプラインに供給し処理できるため、パイプラ
インを止めたり、無駄な処理を行わせることがなく、効
率よく使用できる。
【0020】また、上記出力データの後段の外部コンピ
ュータにおける利用形態の一つとしては、以下に示すこ
とが考えられる。すなわち、図3(A)に本発明に係る
演算処理装置10の要部構成と、外部コンピュータ11
との接続の一例を示しているが、図示するごとく演算処
理装置10からはクロックのタイミングに同期して順次
結果データCijならびにその判別データRijが出力さ
れ、外部コンピュータ11に入力される。そして、外部
コンピュータ11には、通信速度の異なる複数(4本)
の通信回線が接続され、そのコンピュータにおいて使用
する通信回線を選択し、適宜切り替えながら各種データ
を送信できるようになっている。なお、各回線の通信速
度は、回線0が最も速く、以下順に回線1,回線2,回
線3にいくにしたがって速度が遅くなる。
【0021】かかる構成において、上記した出力データ
(Rij・Cij)は、外部コンピュータ11内において、
同図(B)に示すフローチャート図に従って処理され
る。すなわち、まず結果データCijならび判別データR
ijが読み取られ、Rijの優先度が1番のものか否かが判
断され、最も優先度の高いデータの場合には、その結果
データCijを最も速度の速い回線0を使用して送信す
る。一方、最も優先度の高いデータではない場合には、
次に2番目に優先度の高いデータか否かが判断され、該
当する場合には、2番目に速度の早い回線1を使用して
結果データCijを送信する。同様にして、上記ステップ
にて2番目に優先度の高いデータでもないと判断された
なら、3番目に優先度の高いデータか否かが判断され、
該当する場合には、3番目に速度の早い回線2を使用し
て結果データCijを送信する。そして、上記ステップに
おいて3番目に優先度の高いデータでもないと判断され
たなら、最も速度の遅い回線3を使用して結果データC
ijを送信する。なお、上記した実施例では、判別データ
を付与するに際し独立した設定器を用いた例を示してい
るが、特に優先度フラグの設定においては、上述のごく
各センサに対して一義的に決められるため、センサの出
力時に自動付与してもよく、或いは、プライオリティ判
別器で各情報データの優先度等を判別する時に、どの入
力端子から入力された情報かなどを判断することにより
判別しながら自動付与することもできるなど種々の変更
実施が可能である。すなわち、優先度フラグ、さらには
有効/無効フラグは、最終的に判別処理をする際に付さ
れていればよく、その付与のタイミング或いは付与の手
法は任意である。
【0022】また、本発明の利用分野は、上記した実施
例のようにセンサから得られた情報に対してファジィ推
論を行うものに限られることなく、対象となる情報デー
タ並びにパイプライン演算手段(本例ではファジィ推論
エンジンコア)は、種々のものが適用できるのはもちろ
んである。
【0023】なおまた、上記した実施例における無効情
報とは、実施例で示したセンサデータの範囲外の場合は
もちろんのこと、例えばサンプリング時間の相違等から
クロックタイミング時に情報データが入力されなかった
場合も含むようにしても良い。
【0024】
【発明の効果】以上のように、本発明に係るパイプライ
ン演算処理装置では、優先度の高い情報データが集中し
て処理されることが可能となる。その結果、正しい結論
を早く得ることができる。さらに、たとえ無効情報が入
力されたとしても、次位の優先度を有する情報データを
パイプラインに供給し処理できるため、パイプラインを
止めたり、無駄な処理を行わせることがなく、効率よく
使用できる。
【図面の簡単な説明】
【図1】(A)は本発明に係るパイプライン演算処理装
置の好適な一実施例を示すブロック構成図である。
(B)は、入力データのデータ構造の一例を示す図であ
る。
【図2】作用を説明するための図である。
【図3】(A)は本発明に係る装置により得られた出力
データの利用形態の一例を説明するための図である。
(B)はそのフローチャート図である。
【符号の説明】
6 プライオリティ判別器(データ選択手段) 7 ファジィ推論エンジンコア(パイプライン演算手
段)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数種のデータを並列処理するパイプラ
    イン演算処理装置において、 前記データが、少なくとも演算処理対象の情報データ
    と、そのデータの種類に応じた優先度を示すフラグと、
    前記各情報データの有効性のフラグとからなり、 入力された前記複数種のデータ間において、前記各フラ
    グから有効でかつ優先度の高いデータを選択するデータ
    選択手段と、 前記データ選択手段によって選択されたデータの入力を
    受け、そのデータの情報に対してパイプライン演算処理
    を実行するパイプライン演算手段とを備えたパイプライ
    ン演算処理装置。
JP4061503A 1992-02-17 1992-02-17 パイプライン演算処理装置 Withdrawn JPH05233280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4061503A JPH05233280A (ja) 1992-02-17 1992-02-17 パイプライン演算処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4061503A JPH05233280A (ja) 1992-02-17 1992-02-17 パイプライン演算処理装置

Publications (1)

Publication Number Publication Date
JPH05233280A true JPH05233280A (ja) 1993-09-10

Family

ID=13172965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4061503A Withdrawn JPH05233280A (ja) 1992-02-17 1992-02-17 パイプライン演算処理装置

Country Status (1)

Country Link
JP (1) JPH05233280A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609135B1 (ko) * 2004-05-25 2006-08-08 매그나칩 반도체 유한회사 셋업/홀드 타임 제어 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609135B1 (ko) * 2004-05-25 2006-08-08 매그나칩 반도체 유한회사 셋업/홀드 타임 제어 회로

Similar Documents

Publication Publication Date Title
US5193159A (en) Microprocessor system
JPH05233280A (ja) パイプライン演算処理装置
JP3035108B2 (ja) 並列演算処理装置
JPH02143361A (ja) 処理順序決定回路
JP2806771B2 (ja) バス調停回路
JPH0520183A (ja) メモリアクセス制御方式
Lee A distributed multiple-response resolver for value-order retrieval
JP2913702B2 (ja) マルチプロセッサシステムのアクセス受付制御方式
JP3121609B2 (ja) デジタル信号処理装置
JP4514916B2 (ja) バスシステム
KR840005230A (ko) 데이타 처리 시스템에 있어서의 악세스 요구 제어장치
JP3708560B2 (ja) データフロー型情報処理装置
JP2663925B2 (ja) 割込み制御変換器及びデータ処理装置
JPH08147175A (ja) 割り込み制御装置
JP2001344115A (ja) 割込制御装置
JPH0644194A (ja) 並列プロセッサ装置
WO1987004829A1 (en) Improvements relating to control flow in computers
JPH1139161A (ja) プロセッサ装置
JPH08328879A (ja) タスク管理方式
JPH0512007A (ja) データ処理方式
JPH06103465B2 (ja) 割込み制御装置
JPH0944457A (ja) マルチプロセッサシステム
JPH04195233A (ja) 計算機システムのメモリロック制御方式
JPH0784887A (ja) キャッシュメモリ入換え制御方式
JPH0381833A (ja) 演算処理装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518