JPH05233447A

JPH05233447A - キャッシュメモリ

Info

Publication number: JPH05233447A
Application number: JP4228687A
Authority: JP
Inventors: Herbert J Mieras; ジョンミエラスハーバート
Original assignee: Allen Bradley Co LLC
Current assignee: Allen Bradley Co LLC
Priority date: 1991-08-30
Filing date: 1992-08-27
Publication date: 1993-09-10
Also published as: FR2680890A1; DE4227733A1; FR2680890B1; US5602984A

Abstract

(57)【要約】（修正有）【目的】キャッシュメモリのアドレスとデータとして
選択されたアドレスビットを制御信号に応答して変化さ
せることが可能な、キャッシュメモリを提供する。【構成】キャッシュメモリは情報源からデータを記憶
する。イメージワープエンジン６０の中心部はイメージ
再サンプリング化順次回路ＩＲＳ７０でマイクロプロセ
ッサから命令を受信しＩＲＳを作動させる。記憶された
イメージから行×行を基本として１個の行のピクセル、
その後次の行のピクセルと順次読取るアドレスを生成。
一方、イメージのピクセルは列×列を基本としているた
め行×行の読取りはイメージを９０度回転する。アドレ
スはＩＲＳからキャッシュメモリ７１に送られる。キャ
ッシュアドレスラインＡ１とＡ２は、キャッシュタグＲ
ＡＭ７８でアクセスされる位置を選択する信号を伝達。
第１、第２のビットセットが一致した場合、メモリ制御
装置によりランダムアクセスメモリからデータ読出。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はキャッシュメモリに関
し、特にイメージ処理システムにおいて、データを記憶
するために用いられるキャッシュメモリに関する。

【０００２】

【従来の技術】一般に、データ処理装置ではデータおよ
びプログラム命令をメモリ素子内に記憶させる。このよ
うなメモリは、例えば半導体素子回路、フロッピィディ
スク、あるいはハードディスクのような種々の形状を取
る。メモリからの情報検索に要する時間は、メモリ素子
の種類によって、およびこのメモリにアクセスし、競合
している他の構成部材の数によって、変化する。メモリ
内で、新しく検索されるデータの記憶位置と、最後に参
照されたデータアイテムの記憶位置間の物理的な関係も
また、検索時間に影響する。

【０００３】ほとんどの場合、プログラムの実行速度
は、中央処理装置（ＣＰＵ）がメモリからデータとプロ
グラム命令を得るために要する時間に大きく関係する。
プログラムは、往々にして頻繁に実行される１個以上の
サブルーチン、あるいは命令グループを含んでいる。ま
たプログラムは、特別なアイテムを繰り返して使用する
こともある。従って、頻繁に使用される命令およびデー
タは、ＣＰＵがこれらを取り出すための時間が最小とな
るような形で、記憶されることが望ましい。

【０００４】頻繁に使用する情報をより早くアクセスす
るために、一般には、“キャッシュメモリ”が用いられ
る。通常、ＣＰＵのみが、キャッシュメモリにアクセス
することができ、しかもアクセスが容易となるようにメ
モリに接続することができる。ＣＰＵが新たなタスクを
実行しようとする時、第１の命令あるいはデータアイテ
ムが、主記憶媒体から取り出される。この時、主記憶位
置で隣接する他の命令あるいはデータも同時に取り出さ
れる。取り出された命令あるいはデータは、キャッシュ
メモリの第１のランダムアクセスメモリ素子中に入力さ
れる。このキャッシュメモリは、主メモリの所定のアド
レスからの情報がキャッシュ中に存在するかどうかを示
す“タグ”を記憶する為の、第２のランダムアクセスメ
モリ素子を有している。

【０００５】その後、ＣＰＵがデータアイテムあるいは
新しい命令を要求する毎に、主メモリにおける対応する
アドレスがキャッシュメモリに導入される。このアドレ
スは第２のメモリ素子からタグを読み取る時に使用さ
れ、さらにこのタグは、必要とされる情報がキャッシュ
中に存在するかどうかを決定するために、調査される。
もしその情報が存在すれば、第１のランダムアクセスメ
モリが有効状態とされ、そのアイテムをＣＰＵに送信す
る。もし必要とされる情報がキャッシュ中に含まれてい
ない場合は、そのアドレスは情報アイテムを得るために
主メモリに送られる。一旦新アイテムが得られると、こ
れはＣＰＵに送られるとともにキャッシュメモリ中にも
置かれる。

【０００６】

【発明が解決しようとする課題】本発明の一般的な目的
は、制御信号に応答してアドレスビットを、キャッシュ
メモリアドレス、キャッシュメモリデータとして選択し
て変化させることが可能なキャッシュメモリを提供する
ことである。

【０００７】本発明の一目的は、処理されるイメージデ
ータの一部分を保持するイメージ処理システムのため
の、キャッシュメモリを提供することである。

【０００８】他の目的は、イメージの、幾何学的に異な
った形状を有する数部分を記憶するように構成された、
キャッシュメモリを提供することである。

【０００９】

【課題を解決するための手段】キャッシュメモリは、各
データアイテムが複数のビットを有するアドレスによっ
て認識される情報源からデータを記憶する。このキャッ
シュメモリは、タグメモリ回路とデータメモリ回路を含
み、これらの回路は共にデータの入出力装置とアドレス
入力ポートを有している。あるデータアイテムが利用中
の装置によって要求された場合、キャッシュメモリはそ
のデータのアドレスを受信し、そのアドレスビットを少
なくとも２個のグループに分割する。

【００１０】マルチプレクサは、アドレスビットのどち
らか一方のグループを２個のメモリ回路のアドレス入力
ポートに選択的に接続し、さらに他のグループをタグメ
モリ回路のデータ入力装置に選択的に接続する。２グル
ープ間のこの様な選択は反対としてもよい。本発明の一
実施例では、アドレスビットは４個のグループに分割さ
れ、マルチプレクサは２個のグループを２個のメモリ回
路のアドレス入力端子に選択的に結合し、さらに残りの
２個のビットグループをタグメモリ回路のデータ入力端
子に結合する。異なるグループ間の選択は、制御信号に
応答して実施される。

【００１１】比較器は、アドレスビットの他のグループ
と、１個のグループによってアドレス指定されたことに
応答してタグメモリ回路から読み出された同じ数のビッ
トとを受信する。この２個のビットセットは互いに比較
され、比較器によってこの２個のセットが同一のもので
あるかどうかを示す信号が生成される。制御装置は比較
器からの信号に応答して、この信号がビット間の一致を
示すものである場合データメモリ回路からデータ読み出
し、あるいはビットセットが一致しない場合情報源から
データを獲得する。制御装置によって得られたデータは
利用中の素子に供給される。

【００１２】好ましい実施例において、信号が比較され
たビットセット間の不一致を示すものである場合は、情
報源から得られたデータもまたデータメモリ回路に記憶
される。この場合には、アドレスビットの他のグループ
はタグメモリ回路中の１個のアドレスビットグループに
よってアドレス指定された位置に記憶される。

【００１３】

【実施例】図１に示すように、ビデオイメージ処理シス
テム１０は、行×行を基本としてイメージデータを供給
する通常のラスタ走査ビデオカメラ１２からイメージ信
号を受信する。このカメラ信号は、アナログ−デジタル
変換器（ＡＤＣ）１４に結合され、この変換器１４はカ
メラからの信号を、各ピクセルが多重ビットデジタル数
によって表現され、グレイスケール輝度をもつ一連のデ
ジタル画素（ピクセル）に変換する。このアナログ−デ
ジタル変換器１４はメモリ制御装置１６からの信号によ
ってクロックされ、例えばカメラからの５１２本の各水
平走査行に対して５１２個のピクセルを生成する。メモ
リ制御装置１６はまたカメラ１２に対して、水平および
垂直同期（ｓｙｎｃ）信号を提供する。

【００１４】アナログ−デジタル変換器１４からの多重
ビットピクセルは並列ビデオバス１８に結合される。２
個の２重ポートランダムアクセスメモリ（ＲＡＭ）はビ
デオバス１８に接続されたポートを有しており、フレー
ムバッファ２４および２６として作動し、イメージデー
タを保持する。各フレームバッファ２４および２６は、
ビデオイメージフレームを５１２×５１２のピクセルア
レイの形状に記憶するように、充分な数の記憶位置を有
している。ビデオ信号生成回路２０は並列ビデオバス１
８に接続され、モニタ２２にイメージを表示するため
に、このバスから受信した一連のデジタルピクセルを通
常のアナログビデオ信号に変換する。

【００１５】２重ポートＲＡＭであるグラッフィックメ
モリ２８は、ビデオ信号生成回路２０に結合された１個
のポートを有している。グラッフィックメモリ６０は、
モニタ２２に表示するため、英数字およびグラッフィッ
ク記号を含むビデオイメージを記憶している。これらの
文字およびグラッフィック記号は、処理装置１０にイメ
ージ解析のための準備をさせるため、および解析結果の
表示のために用いられる。例えば、アイコンをモニタ２
２上に表示して、オペレータにライトペン３０を用いて
選択すべき機能のメニューを提供する。ビデオ信号生成
回路２０は、グラッフィックメモリ６０からのイメージ
をカメラ１２あるいはフレームバッファからのイメージ
上に重ねる。

【００１６】フレームバッファ２４、２６およびグラッ
フィックメモリ２８における書き込み読み出し操作は、
部分的にメモリ制御装置１６によって統括される。メモ
リアクセス制御信号は、この制御装置１６によって、ラ
イン５１を介して各メモリ素子に印加される。イメージ
獲得および表示操作期間において、メモリ制御装置１６
はアドレスを生成し、このアドレスをライン５０と並列
に２対１アドレスマルチプレクサ５２を介して共通の並
列ビデオアドレスバス５３に送出する。フレームバッフ
ァ２４、２６とグラッフィックメモリ２８とのアドレス
入力はビデオアドレスバス５３に接続されている。これ
らのメモリ素子に記憶された各ピクセルは、デジタル数
によってアドレス指定される。このデジタル数は、ピク
セルが位置するイメージアレイの水平方向の行を特定す
るビットグループと、イメージアレイの垂直方向の列を
特定する別のビットグループとを有している。

【００１７】各２重ポートフレームバッファ２４および
２６の他方のデータポートは、別個のメモリデータバス
３２あるいは３４にそれぞれ結合されている。このメモ
リデータバス３２および３４は、別個のセットの３状態
データバッファ３６および３８を介して並列共用データ
バス４１に結合されている。グラッフィックメモリ２８
の第２のデータポートは別のセットの３状態バッファ４
０によって共用データバス４１に結合されている。これ
らの各３状態バッファ３６−４０は、個々に独立して共
用制御バス４３からの信号によって有効状態に設定され
る。装置１０はまた、共用アドレスバス４２を含み、こ
のバスはアドレスマルチプレクサ５２の他の入力セット
に結合されている。

【００１８】マイクロプロセッサ４４は３個の共用バス
４１−４３に結合され、カメラ１２で受信したビデオイ
メージを獲得し、これを解析するように処理装置１０の
動作を制御するプログラムを実行する。マイクロプロセ
ッサ４４に対するこのプログラムは、同様に３個の共用
バス４１−４３に結合されたリードオンリーメモリ（Ｒ
ＯＭ）４８中に記憶されている。ランダムアクセスメモ
リ（ＲＡＭ）４６は、プログラムの実行期間中マイクロ
プロセッサ４４によって使用されるデータに対して、お
よびイメージ解析の結果に対して、記憶場所を提供す
る。実行順序指定回路４９は通常の方法で、共用バス４
１−４３へのアクセスを制御する。

【００１９】カメラ１２からイメージデータを獲得する
場合、メモリ制御装置１６は制御信号を送出して、第１
のフレームバッファ２４を、ビデオバス１８に結合され
たポートを介して受信したデータを記憶するためのモー
ドに設定する。このイメージデータは、ＡＤＣｌ４を介
してカメラ１２からフレームバッファ２４へクロックさ
れる。イメージ獲得過程中、アドレスマルチプレクサ５
２はメモリ制御装置１６からライン５０上のアドレス信
号を選択し、第１のフレームバッファ２４に印加する。
イメージデータはＡＤＣｌ４を介してクロックされてお
り、ピクセルを記憶するためにアドレスを増加させる。
メモリ制御装置１６は、モニタ２２への表示のために、
イメージデータを読み出す場合と同様な方法で、フレー
ムバッファ２４−２６とグラッフィックメモリ２８とを
アクセスする。このモードにおいて、イメージデータは
選択されたフレームバッファ２４あるいは２６の第１ポ
ートからビデオバス１８を介してビデオ信号生成回路２
０に送られる。

【００２０】また別の場合には、マイクロプロセッサ４
４は、処理すべきイメージデータを読み取るためのアド
レスを生成する。この場合、メモリ制御装置１６はアド
レスマルチプレクサ５２に命令して共用アドレスバス４
２をフレームバッファ２４および２６に結合させる。こ
のデータは選択されたフレームバッファの第２ポートか
らそれに接続されたメモリデータバス３２あるいは３４
上に読み出される。マイクロプロセッサ４４は、イメー
ジデータを処理するか、あるいはパイプライン入力マイ
クロプロセッサ５４に命令して、第１のフレームバッフ
ァ２４からのメモリデータバス３２を形態的イメージ処
理用パイプライン５６の入力に接続する。

【００２１】形態的イメージ処理用パイプライン５６
は、米国特許第５，０４６，１９０号「パイプラインイ
メージ処理装置」中に記載されたものと同様なものであ
る。なおこの特許は、参考文献中に含まれる。パイプラ
イン５６は、イメージ上に実行される変換を規定するマ
イクロプロセッサ４４からデータを受信する。形態的変
換はその数値および近隣のピクセルの数値に基づいて、
各ピクセルを変換することを含んでいる。変換されたイ
メージの各ピクセルはパイプライン５６の出力において
得ることができるので、第２のフレームバッファ２６は
有効状態となりそのピクセルを記憶する。変換が完了す
ると、変換されたイメージはさらに次の解析のために、
あるいはモニタ２２上への表示のために、第２のフレー
ムバッファ２６からマイクロプロセッサ４４により読み
出される。

【００２２】あるいは、第１のフレームバッファ２４内
のイメージピクセルは、イメージワープエンジン６０に
よって読み取られる。このイメージワープエンジン６０
は、形態的パイプライン５６に送る前に、最初のイメー
ジを幾何学的に再配置させるものである。ワープエンジ
ン６０は、第１のフレームバッファ２４からピクセル
を、それらが以前に記憶されていたラスタ走査順とは異
なる順序で読み出すことによって、再配置を実行する。
例えば、アレイの列から列への読み出しに代わって、行
から行へピクセルを読み取る事によって、イメージを９
０°回転させることが可能である。通常は、解析に先立
ってイメージ中の物体をデータ位置に調整するために、
イメージの２次元線型変換を実行する。ワープエンジン
６０は、データバッファ３６および共用データバス２５
を介して第１のフレームバッファ２４からピクセルを獲
得し、さらにこれらを入力マルチプレクサ５４を介して
形態的パイプライン５６に供給する。

【００２３】ワープエンジン６０は、直接配置のキャッ
シュメモリを有している。このキャッシュメモリは、ピ
クセルが要求する度に、フレームバッファ２４からピク
セルを読み取るよりも速く、形態的パイプライン５６に
ピクセルを供給することが出来る。前述したように、こ
のパイプラインは各ピクセルを隣接のピクセルの値に基
づいて変換する。したがってこの処理では、それ自身の
変換のためのみならずその近隣のピクセルの変換のため
に、所定のピクセルを繰り返してアクセスする必要があ
る。これらのピクセルはフレームバッファから記憶され
たラスタ走査順に高速で読み出すことが可能であるが、
他の、例えば行毎の読み出し順序を採用すると、その読
み出し処理速度は低下する。その上、このフレームバッ
ファは同一の列上の数個のピクセルを一度に簡単に読み
出すように設計されている。しかしながら、パイプライ
ン５６は１度に１個のピクセルのみを受信するので、同
時に多数のピクセルを読み出す能力は役に立たない。ワ
ープエンジン６０はピクセルをグループで獲得し、それ
らを小さなキャッシュメモリ中に記憶する。なお個々の
ピクセルは、フレームバッファからアクセスするよりも
高速で、このキャッシュメモリからアクセスすることが
できる。このように、例えイメージが幾何学的に再配置
されていなくとも、ワープエンジンによって形態的パイ
プライン５６にピクセルを供給することができる。ワー
プエンジン６０の詳細な動作を次に述べる。

【００２４】ワープエンジン６０の設計および動作を理
解するためには、フレームバッファ中のピクセルがどの
様にしてアドレス指定されるか、について説明すること
が有益である。各ピクセルアドレスは例えば２０ビット
の長さを有している。５１２×５１２ピクセルイメージ
中の各ピクセルをアドレスを指定するためには、１８ビ
ットしか必要ではなく、残りのアドレスビットはどのフ
レームバッファあるいはグラッフィックメモリが所望の
ピクセルを含んでいるかを指定する。アドレスの重要で
ない１０ビットはイメージの水平方向、即ち、イメージ
アレイの行方向の位置を特定し、ここではＸ座標として
示される。アドレスの最も重要な１０ビットはイメージ
の垂直方向、即ちアレイの列方向の位置を特定し、ここ
ではＹ座標として示される。キャッシュメモリは、フレ
ームバッファ２４および２６中の多くの位置情報の一部
分の、数々の記憶位置情報を有している。したがって、
キャッシュメモリは、所定のフレームバッファ内に保持
されるイメージに対して、ピクセルの副アレイを記憶す
る。このキャッシュメモリの新規な特徴は、副アレイの
次元を決定し、それによって記憶されたイメージの部分
的な形状を特定する能力である。以下の説明を簡単にす
るために、キャッシュメモリは、各記憶位置が単一のピ
クセルを保持するものとして記載されているが、各位置
は通常フレームバッファから一度に読み出される３２個
の全ピクセルを有している。

【００２５】イメージは各フレームバッファ２４および
２６中で、各列のピクセル数が列の数、即ち５１２に等
しい、正方形の形で記憶される。しかしながらこの幾何
学的関係は、本発明を実行するための絶対的条件ではな
い。図示する実施例では、キャッシュメモリはピクセル
の全列、ピクセルの全行、あるいはピクセルの正方形副
アレイを記憶する様に形成されている。これらの形状の
どの副アレイも、その境界内に入る異なるピクセルグル
ープを記憶するためにイメージを介してシフトされる、
矩形の記憶領域であると見なされる。例えば、平面状に
構成されたキャッシュメモリは、ある列の現在記憶され
ているピクセルを次の列のピクセルに置き換える事によ
って、イメージデータ中で下方への“シフト”を実行す
る。このキャッシュメモリは、同様の方法によって、上
方に移動させることも可能である。後述する様に、この
ような構成のキャッシュメモリにおけるピクセルは、必
ずしも一列全体を一時に置き換える必要はなく、新しい
列が必要とされる場合、各ピクセルをピクセル×ピクセ
ルを基本として置き換えればよい。

【００２６】キャッシュメモリの動作説明を簡単にする
ために、５１２×５１２の全ピクセルイメージに代わっ
て、図２に示す９×９のピクセルイメージを考える。こ
のキャッシュメモリは９個の記憶位置を有し、イメージ
の左上隅において点線の正方形によって示されるよう
に、３×３のピクセル副アレイの構成を取るものと仮定
する。この副アレイはイメージを水平に横断して重畳し
ない３か所に位置させることが可能である。この様にし
て、ピクセルアドレスのＸ座標部分は、ＸＡおよびＸＢ
で指定される２個のビットセグメントに副次的に分割さ
れる。このＸＡセグメントはキャッシュメモリ中の水平
方向の位置を特定し、ＸＢセグメントは水平方向の重畳
していない副アレイ位置を特定する。同様に、ピクセル
アドレスのＹ座標位置は、ＹＡおよびＹＢで指定される
２個のビットセグメントに副次的に分割される。その結
果、２０ビットのピクセルアドレスが、ＸＡ、ＸＢ、Ｙ
Ａ、およびＹＢの４個のビットセグメントに分割される
ことになる。例えば、実施例イメージ中のピクセル６２
は、セグメントＸＡ、ＸＢ、ＹＡ、およびＹＢに対して
それぞれ２、０、１、および２の値を有する。このよう
なアドレスのセグメント化に対する使用方法は、ワープ
エンジン６０の説明の項で明白になるものと思われる。

【００２７】図３にワープエンジン６０の詳細を示す。
このエンジンの中心部は、ＴＲＷ社製のモデルＴＭＣ２
３０２素子の様な、イメージ再サンプリング化順次回路
（ＩＲＳ）７０である。ＩＲＳは、マイクロプロセッサ
４４から命令を受信し、このマイクロプロセッサ４４は
例えばイメージを９０度回転させると言ったような、イ
メージの幾何学的形状変更を行うようにＩＲＳを作動さ
せる。これを実行するために、ＩＲＳ７０は、記憶され
たイメージから行×行を基本として、すなわち１個の行
のピクセル、その後次の行のピクセルと言うようにピク
セルを順次読み取るためのアドレスを生成する。一方、
イメージのピクセルは列×列を基本として記憶されてい
るため、行×行の読み取りはイメージを９０度回転させ
る効果を有する。ピクセルを上部から下部へ読み取るの
か、あるいは下部から上部へ向かって読み取るのか、お
よび最も左側の行からあるいは右側の行から最初に読み
取るのか、によって回転の方向が決定される。ＩＲＳ素
子を使用している技術者、例えば特殊効果テレビ装置を
使用している技術者にとって明らかなように、イメージ
の幾何学的特性は他の形状に変更することが可能であ
る。

【００２８】各アドレスはＩＲＳ７０から、図３におい
て点線で囲むキャッシュメモリ７１に送られる。特に、
アドレスセグメントＸＡ、ＸＢ、ＹＡ、およびＹＢを伝
達する４本のラインは第１のステージングラッチセット
７２に接続されている。このラッチ７２は所定アドレス
の、アドレスバッファセット７４への導入を遅延する。
４個のアドレスセグメントＸＡ、ＸＢ、ＹＡ、およびＹ
Ｂは、ステージングラッチ７２の出力において単一の並
列バスに結合されている。アドレスバッファ７４は遅延
されたピクセルアドレスを共用アドレスバス４２に選択
的に結合する。

【００２９】ＩＲＳ７０からのアドレスもまた、アドレ
スフォーマットマルチプレクサ７６の入力に送られる。
このマルチプレクサ７６は、マイクロプロセッサ４４か
らの制御信号によってアドレスセグメントＸＡ、ＸＢ、
ＹＡ、およびＹＢへの４個の入力ラインを出力ラインＡ
１、Ａ２、Ｄ１、およびＤ２に接続するように構成され
ている。この接続のパターンはキャッシュメモリ７１の
幾何学的構造によって決定される。この構成は、米国特
許第４，９１６，６４０号に示されている様に、セット
アップモードにおいて、ユーザーがライトペン３０によ
ってモニタ２２上に表示された適当なアイコンを選択す
る事によって、実現される。図２に示す正方形キャッシ
ュメモリの構成に対しては、アドレスフォーマットマル
チプレクサ７６によって、アドレスセグメントＸＡが出
力ラインＡ１に、セグメントＹＡが出力ラインＡ２に、
セグメントＸＢが出力ラインＤ１に、およびセグメント
ＹＢが出力ラインＤ２に導入される。ラインＡ１および
Ａ２上のビットはキャッシュメモリ７１に対するアドレ
スを形成し、ラインＤ１、およびＤ２上のビットは、い
わゆる“キャッシュタグ”あるいは“キャッシュタグデ
ータ”と呼ばれるものを構成する。

【００３０】キャッシュアドレスラインＡ１、Ａ２およ
びキャッシュデータラインＤ１、Ｄ２はそれぞれキャッ
シュタグＲＡＭ７８のアドレスポートおよびデータポー
トに接続されている。多重ビットアドレスラインＡ１お
よびＡ２は、キャッシュタグＲＡＭ７８においてアクセ
スされるべき記憶位置を選択する信号を伝達する。もし
このＲＡＭ７８が書き込みモードの場合、多重ビットデ
ータラインＤ１およびＤ２上のデータは、データ入力ラ
イン７９上のハイ状態の論理レベルを有するビットと共
にＲＡＭ中に記憶される。読み出しモードにおいて、ア
ドレス指定された記憶位置の内容は、並列にキャッシュ
タグＲＡＭ７８からデータポートを介してＤ１′および
Ｄ２′で示される２セットの出力ビットラインと単一の
ビットライン８１に送られる。キャッシュタグＲＡＭ７
８は２重ポート素子であってもよく、あるいはデータを
記憶する場合を除いて、３状態バッファを使用してＲＡ
Ｍの単一のデータポートをアドレスフォーマットマルチ
プレクサ７６のＤ１、Ｄ２出力ラインから分離してもよ
い。

【００３１】．キャッシュタグＲＡＭ
７８の内容は、多重ビット比較器８０の１個の入力セッ
トに導入される。この比較器８０は、データラインＤ
１、Ｄ２に結合され、さらにライン８２上のハイ状態の
一定論理レベルに結合されている他の入力セットを有し
ている。比較器８０は、２セット間の入力におけるビッ
トパターンが同一かどうかを決定し、さらにこの決定を
示す信号を出力ライン８４上に供給する。この決定は、
後述するように、キャッシュメモリ７１の動作を統括す
るキャッシュメモリ制御装置８６に送付される。図３に
示すように、キャッシュメモリ制御装置８６は一連の制
御ラインによって、キャッシュメモリ７１中の多くの構
成要素に接続されている。

【００３２】キャッシュアドレスラインＡ１およびＡ２
はまた、ＩＲＳ７０によってアドレスが生成された時間
とそれがキャッシュデータＲＡＭ９０のアドレス入力ポ
ートに達する時間との間に遅延を形成するためのステー
ジングラッチ８８の第２のセットに接続されている。こ
の遅延は、キャッシュメモリ７１のデータＲＡＭ９０中
に所望のピクセルが存在するか否かが比較器によって指
示されるまでに、必要な処理時間を提供するためのもの
である。所望のピクセルが存在する場合、このピクセル
はキャッシュデータＲＡＭ９０中から読み出され、出力
ライン９２およびマルチプレクサ５４を介して形態的パ
イプライン５６に供給される。キャッシュデータＲＡＭ
９０のデータポートはまた、キャッシュメモリ制御装置
８６からの制御信号に応答して、データバッファ９４の
セットを介して共用データバス４１に接続されている。

【００３３】キャッシュメモリ７１は第１のフレームバ
ッファ２４中に記憶されたイメージデータの一部分しか
記憶しないので、ＩＲＳ７０によって検索された所望の
ピクセルがデータＲＡＭ９０中に記憶されているか否か
を決定する機構が必要である。キャッシュタグシステム
はこの機能を提供するものである。図２に示されるキャ
ッシュメモリの構成を考えると、イメージ再サンプリン
グ化順次回路（ＩＲＳ）７０がアドレスを生成するに伴
って、アドレスフォーマットマルチプレクサ７６はアド
レスセグメントＸＡ中のビットを出力ラインＡ１に、セ
グメントＹＡ中のビットを出力ラインＡ２に、セグメン
トＸＢ中のビットを出力ラインＤ１に、さらにセグメン
トＹＢを出力ラインＤ２に導入する。この結合パターン
は、セットアップ過程に応答して、マイクロプロセッサ
４４からアドレスフォーマットマルチプレクサ７６によ
って既に受信され記憶されていたデータによって、その
形状が決定される。アドレスフォーマットマルチプレク
サ７６はどのグループのピクセルアドレスビットがキャ
ッシュアドレスとして使用され、さらにどれがキャッシ
ュデータとして使用されるかを選択する。キャッシュア
ドレスラインＡ１およびＡ２上の多重ビットは、キャッ
シュデータＲＡＭ９０中に所望のピクセルが記憶されて
いるか否かを特定するデータを含む、キャッシュタグＲ
ＡＭ７８中の特定の位置をアクセスする。

【００３４】新しいイメージが獲得され第１のフレーム
バッファ２４に記憶されると、キャッシュタグメモリ７
８はキャッシュメモリ制御装置８６によってクリアさ
れ、クリア信号をライン９６上に送出する。キャッシュ
タグメモリはその全記憶位置に０を記憶することによっ
て、この信号に応答する。その後最初にＩＲＳ７０がピ
クセルアドレスを生成すると、この０は全てキャッシュ
タグメモリ７８からライン８１、Ｄ１およびＤ２上に読
み出される。比較器８０は、先ず最初にライン８１上の
論理レベルをライン８２上のハイ状態の一定論理レベル
と比較することによって、キャッシュメモリ制御装置８
６からの比較可能信号に応答する。これらの両ラインが
ハイ状態の論理レベルにある場合、このことは、タグデ
ータが既にキャッシュタグＲＡＭ７８のアドレス指定さ
れた位置に記憶されていることを示す。実施例ではこの
時点において、ライン８１が、タグ記憶場所がクリアさ
れており所望のピクセルがキャッシュデータＲＡＭ９０
内に存在しない事を示すための、ロウレベルあるいは０
レベルにあるので、それら両論理レベルは一致しない。

【００３５】図１および３を参照すると、キャッシュメ
モリ制御装置８６は、キャッシュタグＲＡＭ７８にライ
ン７９、Ｄ１、およびＤ２上のビットをアドレス位置に
書き込む様に命令することによって、この指示に応答す
る。この時点で、キャッシュメモリ制御装置はまた、順
序指定回路４９が共用バスセット４１−４３にアクセス
することを要求する。このアクセスが許可された場合、
所望のピクセルのアドレスがアドレスバッファ７４によ
って、このアドレスが記憶されていたステージングラッ
チ７２から共用アドレスバス４２へ送られる。アドレス
マルチプレクサ５２は、共用アドレスバス４２をビデオ
アドレスバス５２に接続するように命令する。第１のフ
レームバッファ２４に対するデータバッファ３６はさら
に、そのメモリデータバス３２を共用データバス４１に
接続する様に命令する。一旦この接続が完了すると、所
望のピクセルが第１のフレームバッファ２４から取り出
され、さらにイメージワープエンジン６０に与えられ
る。

【００３６】取り出されたピクセルは、キャッシュデー
タバッファ９４を介して送出され、マルチプレクサ５４
を介してキャッシュデータＲＡＭ９０と形態的イメージ
処理様パイプライン５６に同時に導入される。その後キ
ャッシュデータＲＡＭ９０は、キャッシュメモリ制御装
置８６によって命令され、アドレスセグメントＡ１、お
よびＡ２によって指定された位置に検索されたピクセル
を記憶させる。これによって、ＩＲＳ７０からの第１の
アドレスに関する処理を完了する。

【００３７】また、ＩＲＳ７０は再び、キャッシュメモ
リ７１中に既に記憶したピクセルの一つをシークする場
合もある。この場合は、先に説明したように、アドレス
フォーマットマルチプレクサ７６はＩＲＳからのアドレ
スをラインＡ１、Ａ２、Ｄ１、およびＤ２上に分割す
る。キャッシュアドレスラインＡ１およびＡ２上のビッ
トは、キャッシュタグＲＡＭ７８中の適正な記憶位置を
アクセスする。このキャッシュタグＲＡＭ７８からはデ
ータがライン８１、Ｄ１′、およびＤ２′上に読み出さ
れる。この時、ライン８１上のビットは、ライン７９か
らのビットを既にアドレス位置に記憶しているので、ハ
イ状態の論理レベルを有している。この結果、比較器８
０がライン８１および８２上のビットを見た場合、両ビ
ットはハイ状態の論理レベルを有する。この一致によっ
て、比較器は、ラインＤ１上のビットとラインＤ１′上
のビットとの比較、およびラインＤ２上のビットとライ
ンＤ２′上のビットとの比較を続行する。これら全ての
ビットが一致する場合、このことは、所望のピクセルが
キャッシュメモリ７１中に記憶されていることを示すも
のである。

【００３８】データの完全な一致状態が発生すると、こ
のことは比較器８０によって信号化されキャッシュメモ
リ制御装置８６に送られる。制御装置はこれに応答し
て、キャッシュデータＲＡＭ９０に命令し、アドレスセ
グメントＡ１およびＡ２によって特定されたアドレスの
ピクセルを読み出させる。この完全な比較過程は数クロ
ックサイクルを要し、その間にＩＲＳ７０は他のピクセ
ルアドレスを生成する。したがって、ステージングラッ
チ８８は、対応するアドレスセグメントが、比較の完了
の時点でキャッシュデータＲＡＭ９０の入力に導入され
るように、これを遅延する。これらのセグメントは、他
の一対がアドレスマルチプレクサ７６の出力に形成され
る場合、ステージングラッチ中で置き換えられる。

【００３９】若し、所望のピクセルがキャッシュデータ
ＲＡＭ９０内に記憶されていない場合、比較器８０は、
ラインＤ１およびＤ２上のデータとラインＤ１′および
Ｄ２′上のデータ間で、一致を検出しない。この場合、
イメージワープエンジン６０は、先に説明した新しいイ
メージをアクセスする場合と同様の方法で、第１のフレ
ームバッファ２４から所望のピクセルを獲得しなければ
ならない。比較過程の完了時点で、ＩＲＳ７０によって
通常の方法により発生されたアドレスは、不一致を創出
したアドレスとは同じものではない。実際、比較に要す
る時間内に、数個のアドレスが生成される。しかしなが
ら、これらのアドレスは全てステージングラッチ７２の
第１のセットに記憶される。キャッシュメモリ制御装置
８６は、この不一致表示に応答して、第１のフレームバ
ッファ２４から所望のピクセルを得るために、ステージ
ングラッチ７２の第１のセットから対応するアドレスを
選択しこれを共用アドレスバス４２に導入する。この新
しいピクセルがキャッシュメモリ７１によって受信され
ると、これはキャッシュデータＲＡＭ９０の適正な位置
に書き込まれ、その位置に在ったピクセルと置き換えら
れる。同時に、キャッシュタグＲＡＭ７８中の対応する
位置は、新しいピクセルに対するラインＤ１およびＤ２
上の新しいデータによって更新される。ＩＲＳ７０によ
って形成された新しいアドレスによってステージングラ
ッチ７２中の古いアドレスが置き換えられることに注意
する必要がある。

【００４０】このキャッシュメモリ７１の主要な特徴
は、イメージ中のピクセルの副アレイに対して、記憶領
域の幾何学的形状を構成することが可能なことである。
図４は、いかにして９個の記憶位置を有するキャッシュ
メモリ７１が、図２に示す３×３の正方形アレイに代わ
って、行方向のピクセルを記憶するように準備される
か、を示している。キャッシュメモリをこのような構成
とするために、マイクロプロセッサ４４は制御信号をア
ドレスフォーマットマルチプレクサ７６に送って、この
マルチプレクサ７６により以下に述べる接続関係を構成
する。即ち、入力ＹＡを出力Ａ１に、入力ＹＢを出力Ａ
２に、入力ＸＡを出力Ｄ１に、さらに入力ＸＢを出力Ｄ
２に接続する。このような構成において、ＹＡおよびＹ
Ｂピクセルアドレスセグメントはキャッシュメモリの記
憶位置を選択し、ＸＡおよびＸＢピクセルアドレスセグ
メントはイメージを横切って縦欄式副アレイの位置を決
定する。即ち、セグメントＹＡおよびＹＢはキャッシュ
アドレスを形成し、セグメントＸＡおよびＸＢはキャッ
シュデータを形成する。キャッシュメモリ７１によるア
ドレス指定の過程は、正方形の副アレイに関して既に説
明したそれと同様である。

【００４１】あるいはまた、キャッシュメモリ７１を図
５に示す様に、イメージの水平方向の列全体を記憶する
ように構成してもよい。この場合、アドレスフォーマッ
トマルチプレクサ７６は以下の接続関係を構成する様に
指示される。即ち、入力ＸＡを出力Ａ１に、入力ＸＢを
出力Ａ２に、入力ＹＡを出力Ｄ１に、さらに入力ＹＢを
出力Ｄ２に接続する。この構成において、ピクセルアド
レスビットのピクセルアドレスセグメントＸＡおよびＸ
Ｂグループはキャッシュメモリ記憶位置を選択し、さら
にセグメントＹＡおよびＹＢはイメージを垂直方向に横
切って水平副アレイの位置を決定する。即ち、セグメン
トＸＡおよびＸＢはキャッシュアドレスを形成し、セグ
メントＹＡおよびＹＢはキャッシュタグデータを構成す
る。

【００４２】既に説明したように、図２、４、および５
は単純化したイメージとそのキャッシュメモリ設定を示
したものである。実際には、キャッシュメモリ７１は、
図４および５に示した１個の場合に代わって、数行ある
いは数列を記憶する。特定のピクセルアドレスビットの
ラインセットＡ１、Ａ２、Ｄ１、およびＤ２に対する接
続をさらに複雑なものにする事によって、違った幾何学
的形状のキャッシュメモリ副アレイを定義することもま
た可能である。

【図面の簡単な説明】

【図１】本発明に係るビデオイメージ処理装置のブロッ
ク図。

【図２】第１の幾何学的形状を有するイメージの一部分
を記憶するキャッシュメモリの一形状を示す図。

【図３】キャッシュメモリ回路のブロック図。

【図４】異なる幾何学的形状を有するイメージのいくつ
かの部分を記憶するためのキャッシュメモリの、他の形
状を示す図。

【図５】異なる幾何学的形状を有するイメージのいくつ
かの部分を記憶するためのキャッシュメモリの、他の形
状を示す図。

【符号の説明】

７０イメージ再サンプリング化順次回路７６アドレスフォーマットマルチプレクサ７８キャッシュタグＲＡＭ８０比較器８６キャッシュメモリ制御装置８８ステージングラッチ９０キャッシュデータＲＡＭ

Claims

【特許請求の範囲】

【請求項１】データの各アイテムが複数のビットを有
するアドレスによって認識される情報源からのデータを
記憶するキャッシュメモリにおいて、少なくとも第１および第２のグループに分割された複数
のビット伝導体を備える、アドレスを受信するための手
段と；一個のアドレスポートを有し、さらにデータの入
力および出力手段を有するタグメモリと；アドレスポー
トを有し、データを記憶するためのランダムアクセスメ
モリと；前記アドレス受信手段に結合され、第１および
第２のビット伝導体グループのいずれかを前記タグメモ
リおよび前記ランダムアクセスメモリのアドレス入力ポ
ートに選択的に接続し、さらに前記第１および第２のビ
ット伝導体グループの他方を制御信号に応答して前記タ
グメモリのデータ入力および出力手段に選択的に接続す
るためのマルチプレクサと；第１および第２のビット伝
導体グループの他方によって伝達された第１のビットセ
ットを、前記タグメモリから読み出された第２のビット
セットと比較し、その比較結果を示す信号を形成するた
めの手段と；前記比較手段からの信号を受信し、この信
号が第１および第２のビットセット間の一致を示すもの
である場合、前記ランダムアクセスメモリからデータを
読み出してその信号に応答し、その信号が第１および第
２のビットセット間の不一致を示すものである場合、情
報源からデータを読み出してその信号に応答する制御装
置；を有するキャッシュメモリ。
【請求項２】請求項１に記載のシステムにおいて、前
記制御装置が該信号が第１および第２のビットセット間
の不一致を示すものである場合、情報源からのデータを
前記ランダムアクセスメモリ中に記憶させ、さらに他の
ビット伝導体のグループによって伝達されるビットを前
記タグメモリ中に記憶させる、キャッシュメモリ。
【請求項３】データの各アイテムが複数のビットを有
するアドレスによって認識される情報源からのデータを
記憶するキャッシュメモリにおいて構成制御信号を供給
するための手段と；４個のグループに分割可能な複数の
ビット伝導体を有し、データの一アイテムのアドレスを
受信するための手段と；アドレスポートと、データの入
力／出力手段とを備えるタグメモリと；アドレスポート
とデータの入力／出力手段を備え、データを記憶するた
めのランダムアクセスメモリと；前記アドレス受信手段
に結合され、構成制御信号を供給するための前記手段に
応答し、ビット伝導体グループのうち２つを選択的に出
力ラインセットに接続し、さらに他の２つのビット伝導
体グループを前記タグメモリのデータ入力／出力手段に
選択的に接続するためのマルチプレクサと；出力ライン
セットを前記タグメモリおよび前記ランダムアクセスメ
モリのアドレスポートに接続するための手段と；他の２
つのビット伝導体グループによって伝達される第１のビ
ットセットを前記タグメモリから読み出される第２のビ
ットセットと比較し、さらにこの比較結果を示す信号を
形成するための手段と；前記比較手段からの信号を受信
し、これに応答して、この信号が第１および第２のビッ
トセット間の一致を示すものである場合、前記ランダム
アクセスメモリからデータを読み出し、あるいはこの信
号が第１、第２のビットセット間の不一致を示すもので
ある場合、情報源からデータを読み出すための制御装
置；を有するキャッシュメモリ。
【請求項４】請求項３に記載のシステムにおいて、前
記制御装置が、さらに第１、第２のビットセットが一致
しない場合、情報源からのデータを前記ランダムアクセ
スメモリに記憶し、他の２つのビット伝導体グループに
よって伝達されたビットを前記タグメモリに記憶する、
キャッシュメモリ。
【請求項５】請求項３に記載のシステムにおいて、前
記接続手段が、出力ラインセットを前記ランダムアクセ
スメモリのアドレスポートに結合するステージングラッ
チセットを有する、キャッシュメモリ。
【請求項６】各ピクセルが複数のビットを有するアド
レスによって認識される複数のピクセルで形成されたイ
メージを記憶するフレームバッファと、ピクセル利用回
路とを有するイメージ処理システムにおいて、フレーム
バッファから利用回路へのピクセルの伝達を制御するた
めのキャッシュメモリが、構成制御信号を供給するための手段と；アドレスポート
と、データ入力および出力手段とを有するタグメモリ
と；アドレスポートとデータの入力および出力手段とを
有し、ピクセルを記憶するためのランダムアクセスメモ
リと；該利用回路によって処理されるピクセルのアドレ
スを生成し、さらに４個のグループに分割された複数の
ビット伝導体に各アドレスをつけるための手段と；アド
レスを生成するための前記手段に結合され、ビット伝導
体グループのうちの２つを前記タグメモリと前記ランダ
ムアクセスメモリのアドレスポートに選択的に接続し、
さらにビット伝導体グループの他の２つを前記タグメモ
リのデータ入力および出力手段に構成制御信号を供給を
するための前記手段に応答して選択的に接続するための
マルチプレクサと；他の２つのビット伝導体グループに
よって伝達される第１のビットセットを前記タグメモリ
から読み出される第２のビットセットと比較し、さらに
この比較の結果を示す信号を形成するための手段と；前
記比較手段からの信号を受信し、これに応答して、この
信号が第１および第２のビットセット間の一致を示すも
のである場合、前記ランダムアクセスメモリからピクセ
ルを読み出し、この信号が第１、第２のビットセット間
の不一致を示すものである場合、フレームバッファから
ピクセルを読み出すための制御装置；を有するイメージ
処理システム。
【請求項７】請求項６に記載のシステムにおいて、前
記制御装置が、さらにその信号が第１、第２のビットセ
ット間の不一致を示す場合、フレームバッファからのピ
クセルをランダムアクセスメモリ中に記憶し、さらに他
の２つのビット伝導体グループによって伝達されるビッ
トを前記タグメモリ中に記憶するものであるイメージ処
理システム。
【請求項８】請求項６に記載のシステムにおいて、さ
らに、前記マルチプレクサを前記ランダムアクセスメモ
リのアドレスポートに結合するためのステージングラッ
チセットを含む、キャッシュメモリ。
【請求項９】請求項８に記載のシステムにおいて、前
記付加されたステージングラッチセットが、前記制御装
置に応答して、その信号が第１、第２のビットセット間
の不一致を示す場合、ピクセルアドレスを生成するため
の前記手段をフレームバッファに結合するイメージ処理
システム。