JPH05234499A - 冷陰極 - Google Patents
冷陰極Info
- Publication number
- JPH05234499A JPH05234499A JP3481992A JP3481992A JPH05234499A JP H05234499 A JPH05234499 A JP H05234499A JP 3481992 A JP3481992 A JP 3481992A JP 3481992 A JP3481992 A JP 3481992A JP H05234499 A JPH05234499 A JP H05234499A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cold cathode
- emitter
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 27
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 27
- 230000005684 electric field Effects 0.000 abstract description 12
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- 238000007740 vapor deposition Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 真空マイクロエレクトロニクス技術を用いた
低電圧で動作する冷陰極を実現する。 【構成】 本発明においては、エミッタ同軸状中央部に
ゲート３と同電位を印加する第二電極６を設ける構造と
している。また、その製造方法は第二電極もしくは第二
電極上の堆積物をマスクとしてエミッタ及びゲートを形
成する。
低電圧で動作する冷陰極を実現する。 【構成】 本発明においては、エミッタ同軸状中央部に
ゲート３と同電位を印加する第二電極６を設ける構造と
している。また、その製造方法は第二電極もしくは第二
電極上の堆積物をマスクとしてエミッタ及びゲートを形
成する。
Description
【０００１】
【産業上の利用分野】本発明は電子放出源となる陰極に
関し、特に真空マイクロエレクトロニクス技術を用いた
冷陰極に関する。
関し、特に真空マイクロエレクトロニクス技術を用いた
冷陰極に関する。
【０００２】
【従来の技術】図１１，図１２は真空マイクロエレクト
ロニクス技術による冷陰極の中でスピントタイプと呼ば
れる従来の冷陰極の図である。図１１に断面図、図１２
に一素子の斜視図を示す。基板５上に形成された導電層
４の上に円錐上のエミッタ１及び絶縁層３、ゲート２が
作られている。ゲート２にはエミッタ１およびこれと同
電位の導電層４を基準として正の電圧が印加されてい
る。エミッタ１の先端は極めて鋭く作られているので、
この部分には高い電界が加わり、ゲート２に印加された
電圧に応じた量の電子がエミッタ１の先端から放出され
る。
ロニクス技術による冷陰極の中でスピントタイプと呼ば
れる従来の冷陰極の図である。図１１に断面図、図１２
に一素子の斜視図を示す。基板５上に形成された導電層
４の上に円錐上のエミッタ１及び絶縁層３、ゲート２が
作られている。ゲート２にはエミッタ１およびこれと同
電位の導電層４を基準として正の電圧が印加されてい
る。エミッタ１の先端は極めて鋭く作られているので、
この部分には高い電界が加わり、ゲート２に印加された
電圧に応じた量の電子がエミッタ１の先端から放出され
る。
【０００３】一個のエミッタ１から放出される電流は多
くても１００μＡ程度であるため、陰極の使用用途によ
り複数個のエミッタ１が平面上に並べられる。従来の製
造技術を用い、エミッタ１の先端半径を５０ｎｍ、ゲー
ト２の穴径を１．５μｍとした場合、放出電流の得られ
るゲート電圧しきい値は４０〜７０Ｖである。また、エ
ミッタ１、ゲート２と対向して配置される陽極には２０
０Ｖ以上の電圧が印加される。
くても１００μＡ程度であるため、陰極の使用用途によ
り複数個のエミッタ１が平面上に並べられる。従来の製
造技術を用い、エミッタ１の先端半径を５０ｎｍ、ゲー
ト２の穴径を１．５μｍとした場合、放出電流の得られ
るゲート電圧しきい値は４０〜７０Ｖである。また、エ
ミッタ１、ゲート２と対向して配置される陽極には２０
０Ｖ以上の電圧が印加される。
【０００４】図１３，図１４を用いて上記従来の冷陰極
の製作工程を説明する。図１３，図１４は各工程の冷陰
極一素子の断面図を示す。単結晶シリコンの基板５上に
熱酸化により絶縁層３を形成しモリブデンなどの高融点
金属をスパッタ法により成膜する（図１３（ａ））。フ
ォトレジスト９を塗布しパターニングする（図１３
（ｂ））。ドライエッチング装置によりエッチングし所
用の穴を得る（図１３（ｃ））。基板５を回転させなが
ら、前記の穴の底面に付かないよう斜めからアルミニウ
ムを蒸着し犠牲層１２を形成する（図１３（ｄ））。モ
リブデンなどの高融点金属を蒸着しエミッタ１及びエミ
ッタ材蒸着層１３を形成する（図１４（ｅ））。犠牲層
１２を溶解することにより犠牲層１２およびエミッタ材
蒸着層を除去する（図１４（ｆ））。以上により冷陰極
が得られる。
の製作工程を説明する。図１３，図１４は各工程の冷陰
極一素子の断面図を示す。単結晶シリコンの基板５上に
熱酸化により絶縁層３を形成しモリブデンなどの高融点
金属をスパッタ法により成膜する（図１３（ａ））。フ
ォトレジスト９を塗布しパターニングする（図１３
（ｂ））。ドライエッチング装置によりエッチングし所
用の穴を得る（図１３（ｃ））。基板５を回転させなが
ら、前記の穴の底面に付かないよう斜めからアルミニウ
ムを蒸着し犠牲層１２を形成する（図１３（ｄ））。モ
リブデンなどの高融点金属を蒸着しエミッタ１及びエミ
ッタ材蒸着層１３を形成する（図１４（ｅ））。犠牲層
１２を溶解することにより犠牲層１２およびエミッタ材
蒸着層を除去する（図１４（ｆ））。以上により冷陰極
が得られる。
【０００５】
【発明が解決しようとする課題】上記の通り、この分野
の冷陰極を動作するにはゲート・エミッタ間に数十Ｖ以
上の高い電圧を印加しなければならない。故に、冷陰極
のエミッタは動作中には常に陽イオンによるイオン衝撃
を受けており、確率的に素子破壊が発生している。現状
での対策としては、多数個の素子を陰極面一面に並べ電
子放出能力に余裕を持たすことにより寿命を延ばす方法
がとられている。但し、上記の対策では、陰極動作期間
中素子破壊により常に放出電流量は減少しており、抜本
的な解決策とはならない。素子寸法を小さくすることに
よりエミッタ１・ゲート２間距離及び絶縁層３の膜厚を
小さくすれば、ゲート電圧が同一の場合エミッタ２先端
の電界が大きくなるため、同一電子放出能力を得るゲー
ト電圧は下げる事ができる。しかし、従来の製造方法で
は微細加工技術の限界からイオン衝撃を低減しうる印加
電圧まで下げることができないという問題がある。
の冷陰極を動作するにはゲート・エミッタ間に数十Ｖ以
上の高い電圧を印加しなければならない。故に、冷陰極
のエミッタは動作中には常に陽イオンによるイオン衝撃
を受けており、確率的に素子破壊が発生している。現状
での対策としては、多数個の素子を陰極面一面に並べ電
子放出能力に余裕を持たすことにより寿命を延ばす方法
がとられている。但し、上記の対策では、陰極動作期間
中素子破壊により常に放出電流量は減少しており、抜本
的な解決策とはならない。素子寸法を小さくすることに
よりエミッタ１・ゲート２間距離及び絶縁層３の膜厚を
小さくすれば、ゲート電圧が同一の場合エミッタ２先端
の電界が大きくなるため、同一電子放出能力を得るゲー
ト電圧は下げる事ができる。しかし、従来の製造方法で
は微細加工技術の限界からイオン衝撃を低減しうる印加
電圧まで下げることができないという問題がある。
【０００６】本発明の目的は、このような問題を解決し
た冷陰極およびその製造方法を提供することにある。
た冷陰極およびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、導電性あるい
は導電層を積層した絶縁性の基板と、前記基板上に積層
した絶縁層と、前記絶縁層の上に積層した金属層と、前
記金属層と前記絶縁層の一部に設けられた穴の中に作ら
れ、先端を先鋭化した導電性の電極とで作られた微小冷
陰極を多数並べた冷陰極において、前記電極と同軸で前
記電極と絶縁された第二電極が、前記金属層と前記絶縁
層の一部に設けられた穴の中央部に有し、前記電極が前
記第二電極の外周に位置することを特徴とする冷陰極、
および前記冷陰極において前記第二電極が柱形状をとる
ことを特徴とする冷陰極、および前記冷陰極において前
記第二電極が円錐形，四角錐形，円錐台形，又は四角錐
台形の形状をとり、前記電極の穴が前記第二電極の底面
よりも小さいことを特徴とする冷陰極と、前記電極およ
び前記金属層の穴を前記第二電極上に製作工程途中に形
成されたマスクにより位置出しすることを特徴とする冷
陰極の製造方法である。
は導電層を積層した絶縁性の基板と、前記基板上に積層
した絶縁層と、前記絶縁層の上に積層した金属層と、前
記金属層と前記絶縁層の一部に設けられた穴の中に作ら
れ、先端を先鋭化した導電性の電極とで作られた微小冷
陰極を多数並べた冷陰極において、前記電極と同軸で前
記電極と絶縁された第二電極が、前記金属層と前記絶縁
層の一部に設けられた穴の中央部に有し、前記電極が前
記第二電極の外周に位置することを特徴とする冷陰極、
および前記冷陰極において前記第二電極が柱形状をとる
ことを特徴とする冷陰極、および前記冷陰極において前
記第二電極が円錐形，四角錐形，円錐台形，又は四角錐
台形の形状をとり、前記電極の穴が前記第二電極の底面
よりも小さいことを特徴とする冷陰極と、前記電極およ
び前記金属層の穴を前記第二電極上に製作工程途中に形
成されたマスクにより位置出しすることを特徴とする冷
陰極の製造方法である。
【０００８】
【作用】従来の冷陰極一素子のサイズは最小加工寸法に
より一義的に決定する。つまり、ゲートの開口寸法は最
小加工寸法となる。しかし、本発明による冷陰極では素
子中央に第二電極を有し、この第二電極もしくはこの第
二電極の上に形成されたマスクの上の堆積物（以下、堆
積物と称す）により、ゲートの位置だし及び形状決定が
なされる。堆積物は、成膜条件つまり使用装置の種類，
成膜速度，温度，ガス圧により、鉛直方向および横方向
の成長速度の制御ができる。横方向に制御された寸法の
堆積物はゲート生成時のマスクとなる。第二電極にゲー
ト電圧を印加し第二電極をゲートの一部と見なせば、ゲ
ート２の開口寸法は理論上、加工寸法精度まで小さくす
ることが可能となる。ゲートおよび絶縁層の厚み方向の
制御は充分行えるため、ゲート・エミッタ間の小さい素
子が製作可能となり、従来より電子放出特性の優れた素
子つまりゲート電圧の低い素子が得られる。
より一義的に決定する。つまり、ゲートの開口寸法は最
小加工寸法となる。しかし、本発明による冷陰極では素
子中央に第二電極を有し、この第二電極もしくはこの第
二電極の上に形成されたマスクの上の堆積物（以下、堆
積物と称す）により、ゲートの位置だし及び形状決定が
なされる。堆積物は、成膜条件つまり使用装置の種類，
成膜速度，温度，ガス圧により、鉛直方向および横方向
の成長速度の制御ができる。横方向に制御された寸法の
堆積物はゲート生成時のマスクとなる。第二電極にゲー
ト電圧を印加し第二電極をゲートの一部と見なせば、ゲ
ート２の開口寸法は理論上、加工寸法精度まで小さくす
ることが可能となる。ゲートおよび絶縁層の厚み方向の
制御は充分行えるため、ゲート・エミッタ間の小さい素
子が製作可能となり、従来より電子放出特性の優れた素
子つまりゲート電圧の低い素子が得られる。
【０００９】
【実施例】本発明の実施例を図面を参照して説明する。
【００１０】図１，図２は本発明の第１の実施例を示す
冷陰極で、図１は断面図、図２は冷陰極一素子の斜視図
である。図１，図２において、１はエミッタ、２はゲー
ト、３は絶縁層、４は導電層、５は基板、６は第二電
極、７は第二絶縁層、８は第二導電層である。なお、図
１，図２において、冷陰極に対向して陽極があり正の電
圧が印加されているが図中の記載は省略している。ゲー
ト２および第二電極６に正の電圧を印加しエミッタ１に
負の電圧を印加すれば、エミッタ１の開口部先端に電界
がかかり電子が放出する。
冷陰極で、図１は断面図、図２は冷陰極一素子の斜視図
である。図１，図２において、１はエミッタ、２はゲー
ト、３は絶縁層、４は導電層、５は基板、６は第二電
極、７は第二絶縁層、８は第二導電層である。なお、図
１，図２において、冷陰極に対向して陽極があり正の電
圧が印加されているが図中の記載は省略している。ゲー
ト２および第二電極６に正の電圧を印加しエミッタ１に
負の電圧を印加すれば、エミッタ１の開口部先端に電界
がかかり電子が放出する。
【００１１】図３〜図６を参照しながら第１の実施例の
製造工程を説明する。第二導電層８を積層した基板５に
ポリシリコン層１１と酸化シリコン層１０を積層し、フ
ォトレジスト９を塗布しパターニングする（図３
（ａ））。ドライエッチングにより酸化シリコン層１０
をエッチングする（図３（ｂ））。酸化シリコン層１０
をマスクとしてポリシリコン層１１を第二導電層８の手
前までエッチングする。このエッチングによりポリシリ
コン層１１より第二電極６が形成される（図３
（ｃ））。ＣＶＤ装置等の製膜装置により酸化シリコン
からなる第二絶縁層７を形成する。この工程は第二電極
６の側面にも製膜がなされる装置条件で行う（図４
（ｄ））。蒸着装置等により導電性金属からなる導電層
４を形成する。このとき、導電層４は第二電極６の側面
方向には製膜されない条件下で形成する（図４
（ｅ））。ＣＶＤ装置等の製膜装置にて酸化シリコンか
らなる絶縁層３を形成する。ある条件下では、第二電極
６の側面方向には成膜せず、また第二電極６上にマッシ
ュルーム形状に酸化シリコンを製膜することができる
（図４（ｆ））。蒸着装置等により導電性金属からなる
ゲート２を形成する（図５（ｇ））。エッチング液を用
い、余分な酸化シリコン層を除去する（図５（ｈ））。
以下の工程は図１３（ｄ），図１４（ｅ），図１４
（ｆ）に示す従来の素子の製造工程と同様である。Ａｌ
等からなる犠牲層を斜め方向から蒸着し、犠牲層１２を
形成する（図５（ｉ））。Ｍｏ等の金属を蒸着し、エミ
ッタ１およびエミッタ材蒸着層１３を形成する（図６
（ｉ））。エッチング液により犠牲層１２を溶解し、犠
牲層１２およびエミッタ材蒸着層１３を除去し本発明の
第１の実施例の冷陰極素子を得る（図６（ｋ））。
製造工程を説明する。第二導電層８を積層した基板５に
ポリシリコン層１１と酸化シリコン層１０を積層し、フ
ォトレジスト９を塗布しパターニングする（図３
（ａ））。ドライエッチングにより酸化シリコン層１０
をエッチングする（図３（ｂ））。酸化シリコン層１０
をマスクとしてポリシリコン層１１を第二導電層８の手
前までエッチングする。このエッチングによりポリシリ
コン層１１より第二電極６が形成される（図３
（ｃ））。ＣＶＤ装置等の製膜装置により酸化シリコン
からなる第二絶縁層７を形成する。この工程は第二電極
６の側面にも製膜がなされる装置条件で行う（図４
（ｄ））。蒸着装置等により導電性金属からなる導電層
４を形成する。このとき、導電層４は第二電極６の側面
方向には製膜されない条件下で形成する（図４
（ｅ））。ＣＶＤ装置等の製膜装置にて酸化シリコンか
らなる絶縁層３を形成する。ある条件下では、第二電極
６の側面方向には成膜せず、また第二電極６上にマッシ
ュルーム形状に酸化シリコンを製膜することができる
（図４（ｆ））。蒸着装置等により導電性金属からなる
ゲート２を形成する（図５（ｇ））。エッチング液を用
い、余分な酸化シリコン層を除去する（図５（ｈ））。
以下の工程は図１３（ｄ），図１４（ｅ），図１４
（ｆ）に示す従来の素子の製造工程と同様である。Ａｌ
等からなる犠牲層を斜め方向から蒸着し、犠牲層１２を
形成する（図５（ｉ））。Ｍｏ等の金属を蒸着し、エミ
ッタ１およびエミッタ材蒸着層１３を形成する（図６
（ｉ））。エッチング液により犠牲層１２を溶解し、犠
牲層１２およびエミッタ材蒸着層１３を除去し本発明の
第１の実施例の冷陰極素子を得る（図６（ｋ））。
【００１２】本実施例による素子は、図４（ｆ）に示す
マッシュルーム形状の制御により、エミッタ１・ゲート
２間距離を０．１μ以下にすることが可能となる。よっ
て冷陰極のゲート電圧の抑制に大きく貢献することがで
きる。
マッシュルーム形状の制御により、エミッタ１・ゲート
２間距離を０．１μ以下にすることが可能となる。よっ
て冷陰極のゲート電圧の抑制に大きく貢献することがで
きる。
【００１３】次に、本発明の第２の実施例を図面を参照
して説明する。図７は本発明の第２の実施例の冷陰極素
子の縦断面図を示し、図８はこの冷陰極一素子の縦断斜
視図を示す。図７，図８において、１はエミッタ、２は
ゲート、３は絶縁層、４は導電層、５は基板、６は第二
電極、７は第二絶縁層、８は第二導電層である。なお、
図７，図８において、冷陰極に対向して陽極があり正の
電圧が印加されているが図中の記載は省略している。ゲ
ート２および第二電極６に正の電圧を印加しエミッタ１
に負の電圧を印加すれば、エミッタ１の開口部先端に電
界がかかり電子が放出する。
して説明する。図７は本発明の第２の実施例の冷陰極素
子の縦断面図を示し、図８はこの冷陰極一素子の縦断斜
視図を示す。図７，図８において、１はエミッタ、２は
ゲート、３は絶縁層、４は導電層、５は基板、６は第二
電極、７は第二絶縁層、８は第二導電層である。なお、
図７，図８において、冷陰極に対向して陽極があり正の
電圧が印加されているが図中の記載は省略している。ゲ
ート２および第二電極６に正の電圧を印加しエミッタ１
に負の電圧を印加すれば、エミッタ１の開口部先端に電
界がかかり電子が放出する。
【００１４】図９，図１０を参照しながら第２の実施例
の製造工程を説明する。第二伝導層８を積層した基板５
にポリシリコン層１１と酸化シリコン層１０を積層し、
フォトレジスト９を塗布しパターニングする（図９
（ａ））。ドライエッチングにより酸化シリコン層１０
をエッチングする（図９（ｂ））。酸化シリコン層１０
をマスクとしてポリシリコン層１１を第二導電層８の手
前までエッチングする。このエッチングによりポリシリ
コン層１１より円錐形もしくは円錐台形の第二電極６が
形成される。このとき、酸化シリコン層１０は第二電極
６の底面より小さくなるような条件でエッチングを行う
（図９（ｃ））。ＣＶＤ装置等の製膜装置により酸化シ
リコンからなる第二絶縁層７を形成する。この第二絶縁
層７の酸化シリコンは酸化シリコン層１０の上面および
側面にも堆積する（図９（ｄ））。蒸着装置等により高
融点金属からなるエミッタ１および導電層４を形成する
（図１０（ｅ））。次に、ＣＶＤ装置等の製膜装置によ
り酸化シリコンを製膜し絶縁層３を形成する。第二電極
７の上に形成されている酸化シリコン層１０上には、第
二絶縁層８とエミッタ１形成時に堆積した酸化シリコン
及び高融点金属からなる堆積物が存在している。さら
に、絶縁層３形成時には堆積物の上面及び側面に酸化シ
リコンが堆積し、堆積物は大きくなる。堆積物をマスク
にして、蒸着装置等によりゲートを形成する（図１０
（ｆ））。酸化シリコンエッチング液により、酸化シリ
コン層１０と堆積物と、絶縁層３と第二絶縁層７の一部
を除去し本発明の第２の実施例の冷陰極を得る（図１０
（ｇ））。
の製造工程を説明する。第二伝導層８を積層した基板５
にポリシリコン層１１と酸化シリコン層１０を積層し、
フォトレジスト９を塗布しパターニングする（図９
（ａ））。ドライエッチングにより酸化シリコン層１０
をエッチングする（図９（ｂ））。酸化シリコン層１０
をマスクとしてポリシリコン層１１を第二導電層８の手
前までエッチングする。このエッチングによりポリシリ
コン層１１より円錐形もしくは円錐台形の第二電極６が
形成される。このとき、酸化シリコン層１０は第二電極
６の底面より小さくなるような条件でエッチングを行う
（図９（ｃ））。ＣＶＤ装置等の製膜装置により酸化シ
リコンからなる第二絶縁層７を形成する。この第二絶縁
層７の酸化シリコンは酸化シリコン層１０の上面および
側面にも堆積する（図９（ｄ））。蒸着装置等により高
融点金属からなるエミッタ１および導電層４を形成する
（図１０（ｅ））。次に、ＣＶＤ装置等の製膜装置によ
り酸化シリコンを製膜し絶縁層３を形成する。第二電極
７の上に形成されている酸化シリコン層１０上には、第
二絶縁層８とエミッタ１形成時に堆積した酸化シリコン
及び高融点金属からなる堆積物が存在している。さら
に、絶縁層３形成時には堆積物の上面及び側面に酸化シ
リコンが堆積し、堆積物は大きくなる。堆積物をマスク
にして、蒸着装置等によりゲートを形成する（図１０
（ｆ））。酸化シリコンエッチング液により、酸化シリ
コン層１０と堆積物と、絶縁層３と第二絶縁層７の一部
を除去し本発明の第２の実施例の冷陰極を得る（図１０
（ｇ））。
【００１５】また、図９（ｃ）において、基板５に単結
晶シリコン基板を用いた場合、第二導電層８の役目は基
板５が導電性であるため不要となり、ポリシリコン層１
１は基板の一部を用いて単結晶シリコン層に置き換える
ことができる。このとき第二電極６の形成におけるエッ
チングは、単結晶シリコンの異方性エッチングを用いて
も同様の効果を得る。形成される第二電極６は四角錐形
又は四角錐台形となり、また、酸化シリコン層は底面は
正方形である。
晶シリコン基板を用いた場合、第二導電層８の役目は基
板５が導電性であるため不要となり、ポリシリコン層１
１は基板の一部を用いて単結晶シリコン層に置き換える
ことができる。このとき第二電極６の形成におけるエッ
チングは、単結晶シリコンの異方性エッチングを用いて
も同様の効果を得る。形成される第二電極６は四角錐形
又は四角錐台形となり、また、酸化シリコン層は底面は
正方形である。
【００１６】本実施例による素子は、絶縁層３形成時の
酸化シリコン層および第二絶縁層７形成時の該堆積物の
側面に堆積する酸化シリコンの膜厚制御により、エミッ
タ１・ゲート２間およびエミッタ・第二電極６間の制御
ができる。故に、エミッタ１・ゲート２間およびエミッ
タ・第二電極６間が０．１μｍ以下の素子を得ることが
でき、ゲート電圧の低い素子が得られる。
酸化シリコン層および第二絶縁層７形成時の該堆積物の
側面に堆積する酸化シリコンの膜厚制御により、エミッ
タ１・ゲート２間およびエミッタ・第二電極６間の制御
ができる。故に、エミッタ１・ゲート２間およびエミッ
タ・第二電極６間が０．１μｍ以下の素子を得ることが
でき、ゲート電圧の低い素子が得られる。
【００１７】
【発明の効果】以上説明したように、本発明の冷陰極に
おいては、エミッタの同軸上中央部にゲートと同電位を
印加する第二電極を形成し、さらに第二電極又は第二電
極を形成する時に用いるマスク材上に堆積する堆積物を
マスクとしてエミッタおよびゲートを形成するため、エ
ミッタ・ゲート間およびエミッタ・第二電極間が０．１
μｍ以下の素子を得ることができ、ゲート電圧の低い素
子が得るという効果がある。
おいては、エミッタの同軸上中央部にゲートと同電位を
印加する第二電極を形成し、さらに第二電極又は第二電
極を形成する時に用いるマスク材上に堆積する堆積物を
マスクとしてエミッタおよびゲートを形成するため、エ
ミッタ・ゲート間およびエミッタ・第二電極間が０．１
μｍ以下の素子を得ることができ、ゲート電圧の低い素
子が得るという効果がある。
【００１８】従来構造の冷陰極では、基板・ゲート間に
平行にある等電位線がエミッタにより曲げられることに
よりエミッタ先端に電界がかかる。一方、本発明の冷陰
極では第二電極により等電位線が曲げられ、その曲げら
れた位置にエミッタが位置するため、エミッタ先端には
従来の冷陰極以上に電界がかかるという効果がある。図
１５に第１の実施例の陰極の電界分布のシミュレーショ
ン図を示す。また、図１６に従来の陰極の電界分布のシ
ミュレーション図を示す。図１５，図１６とも、エミッ
タ電位０Ｖ、ゲート及び第二電極に１００Ｖ、仮想陽極
位置に１０７Ｖを印加したときの計算結果である。本発
明による第１の実施例の冷陰極エミッタ先端に、より電
界が集中していることがわかる。
平行にある等電位線がエミッタにより曲げられることに
よりエミッタ先端に電界がかかる。一方、本発明の冷陰
極では第二電極により等電位線が曲げられ、その曲げら
れた位置にエミッタが位置するため、エミッタ先端には
従来の冷陰極以上に電界がかかるという効果がある。図
１５に第１の実施例の陰極の電界分布のシミュレーショ
ン図を示す。また、図１６に従来の陰極の電界分布のシ
ミュレーション図を示す。図１５，図１６とも、エミッ
タ電位０Ｖ、ゲート及び第二電極に１００Ｖ、仮想陽極
位置に１０７Ｖを印加したときの計算結果である。本発
明による第１の実施例の冷陰極エミッタ先端に、より電
界が集中していることがわかる。
【００１９】また副次的に、エミッタ先端部が線状とな
るため、電子の放出する面積が従来の冷陰極に比べ増大
するという効果もある。
るため、電子の放出する面積が従来の冷陰極に比べ増大
するという効果もある。
【図１】第１の実施例である冷陰極の断面図である。
【図２】第１の実施例の冷陰極一素子の斜視図である。
【図３】第１の実施例である冷陰極の製造工程図であ
る。
る。
【図４】第１の実施例である冷陰極の製造工程図であ
る。
る。
【図５】第１の実施例である冷陰極の製造工程図であ
る。
る。
【図６】第１の実施例である冷陰極の製造工程図であ
る。
る。
【図７】第２の実施例である冷陰極の断面図である。
【図８】第２の実施例の冷陰極一素子の断面斜視図であ
る。
る。
【図９】第２の実施例である冷陰極の製造工程図であ
る。
る。
【図１０】第２の実施例である冷陰極の製造工程図であ
る。
る。
【図１１】従来の冷陰極の断面図である。
【図１２】従来の冷陰極一素子の斜視図である。
【図１３】従来の冷陰極の製造工程図である。
【図１４】従来の冷陰極の製造工程図である。
【図１５】第１の実施例の陰極の電界分布シミュレーシ
ョン図である。
ョン図である。
【図１６】従来の陰極の電界分布シミュレーション図で
ある。
ある。
１ エミッタ ２ ゲート ３ 絶縁層 ４ 導電層 ５ 基板 ６ 第二電極 ７ 第二絶縁層 ８ 第二導電層 ９ フォトレジスト １０ 酸化シリコン層 １１ ポリシリコン層 １２ 犠牲層 １３ エミッタ材蒸着層
Claims (4)
- 【請求項１】導電性あるいは導電層を積層した絶縁性の
基板と、前記基板上に積層した絶縁層と、前記絶縁層の
上に積層した金属層と、前記金属層と前記絶縁層の一部
に設けられた穴の中に作られ、先端を先鋭化した導電性
の電極とで作られた微小冷陰極を１個以上並べた冷陰極
において、 前記電極と同軸で前記電極と絶縁された第二電極が、前
記金属層と前記絶縁層の一部に設けられた穴の中央部に
あり、前記電極が前記第二電極の外周に位置することを
特徴とする冷陰極。 - 【請求項２】請求項１記載の冷陰極において、前記第二
電極が柱形状をとることを特徴とする冷陰極。 - 【請求項３】請求項１記載の冷陰極において、前記第二
電極が円錐形，四角錐形，円錐台形，又は四角錐台形の
形状をとり、前記電極の表面の穴が前記第二電極の底面
よりも小さいことを特徴とする冷陰極。 - 【請求項４】請求項２又は請求項３記載の冷陰極の製造
方法において、前記金属層の穴又は前記電極および前記
金属層の穴を、前記第二電極上に製作工程途中に形成さ
れる堆積物をマスクにして位置出しすることを特徴とす
る冷陰極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3481992A JPH05234499A (ja) | 1992-02-21 | 1992-02-21 | 冷陰極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3481992A JPH05234499A (ja) | 1992-02-21 | 1992-02-21 | 冷陰極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05234499A true JPH05234499A (ja) | 1993-09-10 |
Family
ID=12424814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3481992A Pending JPH05234499A (ja) | 1992-02-21 | 1992-02-21 | 冷陰極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05234499A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08185795A (ja) * | 1994-12-27 | 1996-07-16 | Nec Corp | 縦型微小冷陰極の製造方法 |
| CN1331180C (zh) * | 2002-09-20 | 2007-08-08 | 住友电气工业株式会社 | 电子发射元件 |
-
1992
- 1992-02-21 JP JP3481992A patent/JPH05234499A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08185795A (ja) * | 1994-12-27 | 1996-07-16 | Nec Corp | 縦型微小冷陰極の製造方法 |
| CN1331180C (zh) * | 2002-09-20 | 2007-08-08 | 住友电气工业株式会社 | 电子发射元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5192240A (en) | Method of manufacturing a microelectronic vacuum device | |
| US5865657A (en) | Fabrication of gated electron-emitting device utilizing distributed particles to form gate openings typically beveled and/or combined with lift-off or electrochemical removal of excess emitter material | |
| EP0513777A2 (en) | Multiple electrode field electron emission device and process for manufacturing it | |
| US5483118A (en) | Field emission cold cathode and method for production thereof | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| JPH08236013A (ja) | 電界放出型冷陰極とこれを用いた電子銃 | |
| JP2809125B2 (ja) | 集束電極付電界放出型冷陰極 | |
| US6899584B2 (en) | Insulated gate field emitter array | |
| JP3151837B2 (ja) | 電界電子放出装置 | |
| JPH05190080A (ja) | 電界放出アレイの製造方法および電界放出装置 | |
| US6626720B1 (en) | Method of manufacturing vacuum gap dielectric field emission triode and apparatus | |
| JP3246137B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JP2900837B2 (ja) | 電界放射型冷陰極装置及びその製造方法 | |
| US6391670B1 (en) | Method of forming a self-aligned field extraction grid | |
| US6187603B1 (en) | Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material | |
| JPH03295131A (ja) | 電界放出素子およびその製造方法 | |
| KR100343213B1 (ko) | 전계방출소자의제조방법 | |
| JPH0689651A (ja) | 微小真空デバイスとその製造方法 | |
| JPH0574327A (ja) | 電子放出素子 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| JP2743794B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JPH0714500A (ja) | 電界放出カソード | |
| JPH05242797A (ja) | 電子放出素子の製造方法 | |
| JP3184890B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH1031956A (ja) | 集束電極を有する電界放出カソードの製造方法 |