JPH05234875A - 成膜方法 - Google Patents
成膜方法Info
- Publication number
- JPH05234875A JPH05234875A JP4070061A JP7006192A JPH05234875A JP H05234875 A JPH05234875 A JP H05234875A JP 4070061 A JP4070061 A JP 4070061A JP 7006192 A JP7006192 A JP 7006192A JP H05234875 A JPH05234875 A JP H05234875A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ultrafine particles
- forming method
- film forming
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【目的】 凹凸のある表面に平坦な膜を形成することが
できる成膜方法を提供することにある。 【構成】 高流動性の親水性媒体に成膜材料を含有して
なる塗布液を用いて凹凸のある表面に膜を設けることを
特徴とする。凹凸のある表面に膜を設けた後、この膜の
表面に超微粒子を接触させて膜表面と超微粒子との相互
作用により当該膜を原子オーダで平坦化することを特徴
とする。
できる成膜方法を提供することにある。 【構成】 高流動性の親水性媒体に成膜材料を含有して
なる塗布液を用いて凹凸のある表面に膜を設けることを
特徴とする。凹凸のある表面に膜を設けた後、この膜の
表面に超微粒子を接触させて膜表面と超微粒子との相互
作用により当該膜を原子オーダで平坦化することを特徴
とする。
Description
【０００１】
【産業上の利用分野】本発明は、成膜方法に関する。
【０００２】
【従来の技術】最近の半導体デバイスの技術分野におい
ては、６４メガビットＤＲＡＭの開発研究が進み、０．
３ミクロン以下の線幅の露光技術が必要になってきてい
る。従って、露光技術で一般的に用いられているステッ
プアンドスキャン露光装置（ステッパ）では、解像度向
上の点から用いる光源をｇ線よりｉ線へと短波長化が進
められている。また、スタックドキャパシタの採用や配
線の多層化により、パターンの露光の際に設けられるレ
ジスト面の凹凸が１ミクロンを超える場合も生じてい
る。例えば、半導体デバイスの集積化（３次元構造化）
に伴い、半導体ウエハの表面に設けられた導電層により
構成されるアスペクト比（縦の長さ／横の長さ）の高い
トレンチ構造の表面に対して絶縁膜（層間絶縁膜）を適
正に埋め込むことが必要とされるが、埋め込んだ後の絶
縁膜の表面の全体においては大きな段差が生じてしま
う。この段差は、解像度が０．３ミクロン程度のデバイ
スでは、１ミクロンにも達することがある。
ては、６４メガビットＤＲＡＭの開発研究が進み、０．
３ミクロン以下の線幅の露光技術が必要になってきてい
る。従って、露光技術で一般的に用いられているステッ
プアンドスキャン露光装置（ステッパ）では、解像度向
上の点から用いる光源をｇ線よりｉ線へと短波長化が進
められている。また、スタックドキャパシタの採用や配
線の多層化により、パターンの露光の際に設けられるレ
ジスト面の凹凸が１ミクロンを超える場合も生じてい
る。例えば、半導体デバイスの集積化（３次元構造化）
に伴い、半導体ウエハの表面に設けられた導電層により
構成されるアスペクト比（縦の長さ／横の長さ）の高い
トレンチ構造の表面に対して絶縁膜（層間絶縁膜）を適
正に埋め込むことが必要とされるが、埋め込んだ後の絶
縁膜の表面の全体においては大きな段差が生じてしま
う。この段差は、解像度が０．３ミクロン程度のデバイ
スでは、１ミクロンにも達することがある。
【０００３】例えば、この絶縁膜３は、テトラエチルオ
ルソシリケート（Ｓｉ（ＯＣ2 Ｈ5）4 ；ＴＥＯＳ（テ
オス））とオゾン（Ｏ3 ）の混合ガス（ＴＥＯＳ／
Ｏ3 ）を原料ガスとして用いたＣＶＤ法により形成する
ことができ、このＴＥＯＳ／Ｏ3を用いた反応によれ
ば、シリコン膜の流動性が高いために、導電層により形
成される段差被覆部をコンフォーマル（段差被覆部の堆
積量が均一）に埋め込むことが可能である。しかし、段
差被覆部をコンフォーマルに埋め込むことはできても、
絶縁膜の表面全体は必ずしも平坦にはならない。従っ
て、この絶縁膜の表面に露光のためのレジストを設けた
ときには、レジストの表面の全体においても大きな凹凸
が生じてしまう。
ルソシリケート（Ｓｉ（ＯＣ2 Ｈ5）4 ；ＴＥＯＳ（テ
オス））とオゾン（Ｏ3 ）の混合ガス（ＴＥＯＳ／
Ｏ3 ）を原料ガスとして用いたＣＶＤ法により形成する
ことができ、このＴＥＯＳ／Ｏ3を用いた反応によれ
ば、シリコン膜の流動性が高いために、導電層により形
成される段差被覆部をコンフォーマル（段差被覆部の堆
積量が均一）に埋め込むことが可能である。しかし、段
差被覆部をコンフォーマルに埋め込むことはできても、
絶縁膜の表面全体は必ずしも平坦にはならない。従っ
て、この絶縁膜の表面に露光のためのレジストを設けた
ときには、レジストの表面の全体においても大きな凹凸
が生じてしまう。
【０００４】
【発明が解決しようとする課題】このようにレジストの
表面に１ミクロンもの大きな凹凸が存在する場合には、
露光装置における短波長化に伴うステッパレンズのＮＡ
（開口率）の増大化から、焦点深度が浅くなるため、い
わゆるボケが生じてレジストの表面全体を適正に露光す
ることが困難である。
表面に１ミクロンもの大きな凹凸が存在する場合には、
露光装置における短波長化に伴うステッパレンズのＮＡ
（開口率）の増大化から、焦点深度が浅くなるため、い
わゆるボケが生じてレジストの表面全体を適正に露光す
ることが困難である。
【０００５】そこで、本発明の目的は、凹凸のある表面
に平坦な膜を形成することができる成膜方法を提供する
ことにある。
に平坦な膜を形成することができる成膜方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】以上の目的を達成するた
め、本発明の成膜方法は、それぞれ以下の特徴を有す
る。 （１）凹凸のある表面に平坦な膜を形成する成膜方法に
おいて、高流動性の親水性媒体に成膜材料を含有してな
る塗布液を用いて凹凸のある表面に膜を設けることを特
徴とする。 （２）高流動性の親水性媒体が、水、アルコールから選
択されるものであることを特徴とする。 （３）成膜材料が、レジストからなるものであることを
特徴とする。 （４）凹凸のある表面に平坦な膜を形成する成膜方法に
おいて、凹凸のある表面に膜を設けた後、この膜の表面
に超微粒子を接触させて膜表面と超微粒子との相互作用
により当該膜を原子オーダで平坦化することを特徴とす
る。 （５）膜の表面に超微粒子を接触させる際に、その接触
面近傍に導電性ガスを介在させることを特徴とする。 （６）凹凸のある表面に平坦な膜を形成する成膜方法に
おいて、高流動性の親水性媒体に成膜材料を含有してな
る塗布液を用いて凹凸のある表面に膜を設けた後、この
膜の表面に超微粒子を接触させて膜表面と超微粒子との
相互作用により当該膜を原子オーダで平坦化することを
特徴とする。
め、本発明の成膜方法は、それぞれ以下の特徴を有す
る。 （１）凹凸のある表面に平坦な膜を形成する成膜方法に
おいて、高流動性の親水性媒体に成膜材料を含有してな
る塗布液を用いて凹凸のある表面に膜を設けることを特
徴とする。 （２）高流動性の親水性媒体が、水、アルコールから選
択されるものであることを特徴とする。 （３）成膜材料が、レジストからなるものであることを
特徴とする。 （４）凹凸のある表面に平坦な膜を形成する成膜方法に
おいて、凹凸のある表面に膜を設けた後、この膜の表面
に超微粒子を接触させて膜表面と超微粒子との相互作用
により当該膜を原子オーダで平坦化することを特徴とす
る。 （５）膜の表面に超微粒子を接触させる際に、その接触
面近傍に導電性ガスを介在させることを特徴とする。 （６）凹凸のある表面に平坦な膜を形成する成膜方法に
おいて、高流動性の親水性媒体に成膜材料を含有してな
る塗布液を用いて凹凸のある表面に膜を設けた後、この
膜の表面に超微粒子を接触させて膜表面と超微粒子との
相互作用により当該膜を原子オーダで平坦化することを
特徴とする。
【０００７】
【作用】高流動性の親水性媒体に成膜材料を含有してな
る塗布液を用いて凹凸のある表面に膜を設ける成膜方法
によれば、塗布液が凹凸のある表面の段差部にも効率的
に埋め込まれるようになるので、表面全体において平坦
な膜が形成される。また、凹凸のある表面に膜を設けた
後、この膜の表面に超微粒子を接触させて膜表面と超微
粒子との相互作用により当該膜を原子オーダで平坦化す
る成膜方法によれば、きわめて平坦な膜が形成される。
また、膜の表面に超微粒子を接触させる際に、その接触
面近傍に導電性ガスを介在させることにより、摩擦帯電
による悪影響を十分に除去することができ、確実に平坦
な膜を形成することができる。
る塗布液を用いて凹凸のある表面に膜を設ける成膜方法
によれば、塗布液が凹凸のある表面の段差部にも効率的
に埋め込まれるようになるので、表面全体において平坦
な膜が形成される。また、凹凸のある表面に膜を設けた
後、この膜の表面に超微粒子を接触させて膜表面と超微
粒子との相互作用により当該膜を原子オーダで平坦化す
る成膜方法によれば、きわめて平坦な膜が形成される。
また、膜の表面に超微粒子を接触させる際に、その接触
面近傍に導電性ガスを介在させることにより、摩擦帯電
による悪影響を十分に除去することができ、確実に平坦
な膜を形成することができる。
【０００８】さらに、高流動性の親水性媒体に成膜材料
を含有してなる塗布液を用いて凹凸のある表面に膜を設
けた後、この膜の表面に超微粒子を接触させて膜表面と
超微粒子との相互作用により当該膜を原子オーダで平坦
化する成膜方法によれば、高い効率で平坦な膜を形成す
ることができる。従って、例えば、アスペクト比の高い
トレンチ構造の半導体ウエハ表面に形成された凹凸のあ
る絶縁膜の表面に、段差のない平坦なレジスト面を形成
することができ、焦点深度が浅くなるＮＡ（開口率）の
大きなステッパレンズを用いた場合にも、レジストの表
面全体をいわゆるボケを生じさせずに適正に露光するこ
とが可能となる。
を含有してなる塗布液を用いて凹凸のある表面に膜を設
けた後、この膜の表面に超微粒子を接触させて膜表面と
超微粒子との相互作用により当該膜を原子オーダで平坦
化する成膜方法によれば、高い効率で平坦な膜を形成す
ることができる。従って、例えば、アスペクト比の高い
トレンチ構造の半導体ウエハ表面に形成された凹凸のあ
る絶縁膜の表面に、段差のない平坦なレジスト面を形成
することができ、焦点深度が浅くなるＮＡ（開口率）の
大きなステッパレンズを用いた場合にも、レジストの表
面全体をいわゆるボケを生じさせずに適正に露光するこ
とが可能となる。
【０００９】
【実施例】〔実施例１〕本実施例では、請求項１に対応
する実施例を説明する。本実施例の成膜方法は、高流動
性の親水性媒体に成膜材料を含有してなる塗布液を用い
て凹凸のある表面に膜を設けることを特徴とする。高流
動性の親水性媒体としては、水、アルコールから選択さ
れるものが好ましく、特に、超純水を好ましく用いるこ
とができる。超純水とは、抵抗率が１８ＭΩ・ｃｍ以上
の水をいい、不純物がほとんど含まれていないものであ
る。従って、半導体デバイスにおける成膜には好適な材
料である。また、アルコールとしては、例えばメチルア
ルコール、エチルアルコール等を用いることができる。
する実施例を説明する。本実施例の成膜方法は、高流動
性の親水性媒体に成膜材料を含有してなる塗布液を用い
て凹凸のある表面に膜を設けることを特徴とする。高流
動性の親水性媒体としては、水、アルコールから選択さ
れるものが好ましく、特に、超純水を好ましく用いるこ
とができる。超純水とは、抵抗率が１８ＭΩ・ｃｍ以上
の水をいい、不純物がほとんど含まれていないものであ
る。従って、半導体デバイスにおける成膜には好適な材
料である。また、アルコールとしては、例えばメチルア
ルコール、エチルアルコール等を用いることができる。
【００１０】成膜材料としては、レジストからなるもの
が好ましく用いられる。この成膜材料は、形成する膜の
種類によって適宜選択される。レジストとしては、例え
ば「ＣＥＬ」（コントラスト エンハンスト マテリア
ル（Ｃｏｎｔｒａｓｔ Ｅｎｈａｎｃｅｄ Ｍａｔｅｒ
ｉａｌ））等を用いることができる。塗布液において、
高流動性の親水性媒体と、成膜材料の混合比は、形成す
る膜の種類に応じて適宜選択される。
が好ましく用いられる。この成膜材料は、形成する膜の
種類によって適宜選択される。レジストとしては、例え
ば「ＣＥＬ」（コントラスト エンハンスト マテリア
ル（Ｃｏｎｔｒａｓｔ Ｅｎｈａｎｃｅｄ Ｍａｔｅｒ
ｉａｌ））等を用いることができる。塗布液において、
高流動性の親水性媒体と、成膜材料の混合比は、形成す
る膜の種類に応じて適宜選択される。
【００１１】本実施例の成膜方法は、特に、半導体デバ
イスの製造に好適に使用することができる。図１は、本
実施例で使用することができる成膜装置の概略を示し、
この成膜装置は、アスペクト比の高いトレンチ構造の表
面に絶縁膜が設けられた凹凸のある半導体ウエハの当該
絶縁膜の表面に平坦なレジスト膜を形成するためのもの
である。１は真空チャンバーであり、この真空チャンバ
ー１に、高流動性の親水性媒体に成膜材料を含有してな
る塗布液の導入口２と、排気を兼ねる排液口３と、基板
ホルダー４とが設けられている。基板ホルダー４には、
例えば静電チャック等により半導体ウエハ５が固定され
ている。この基板ホルダー４は、冷却または加熱できる
ようになっており、さらに回転できるようになってい
る。
イスの製造に好適に使用することができる。図１は、本
実施例で使用することができる成膜装置の概略を示し、
この成膜装置は、アスペクト比の高いトレンチ構造の表
面に絶縁膜が設けられた凹凸のある半導体ウエハの当該
絶縁膜の表面に平坦なレジスト膜を形成するためのもの
である。１は真空チャンバーであり、この真空チャンバ
ー１に、高流動性の親水性媒体に成膜材料を含有してな
る塗布液の導入口２と、排気を兼ねる排液口３と、基板
ホルダー４とが設けられている。基板ホルダー４には、
例えば静電チャック等により半導体ウエハ５が固定され
ている。この基板ホルダー４は、冷却または加熱できる
ようになっており、さらに回転できるようになってい
る。
【００１２】塗布液の導入口２は、高流動性の親水性媒
体と成膜材料があらかじめ混合されて調製された塗布液
を基板ホルダー４上の半導体ウエハ５に向かって噴射さ
せるものである。この導入口２は、半導体ウエハ５の対
面に設けられている。塗布液を構成する高流動性の親水
性媒体としては、例えば超純水が用いられ、成膜材料と
しては例えばレジストが用いられる。超純水とレジスト
の混合比は適宜選択される。
体と成膜材料があらかじめ混合されて調製された塗布液
を基板ホルダー４上の半導体ウエハ５に向かって噴射さ
せるものである。この導入口２は、半導体ウエハ５の対
面に設けられている。塗布液を構成する高流動性の親水
性媒体としては、例えば超純水が用いられ、成膜材料と
しては例えばレジストが用いられる。超純水とレジスト
の混合比は適宜選択される。
【００１３】この成膜装置を用いて例えば次のようにし
て本実施例の成膜方法を実施することができる。まず、
真空チャンバー１内を真空引きする。その後、半導体ウ
エハ５が固定された基板ホルダー４を適宜の速度で回転
させながら、導入口２から塗布液を噴出させる。また、
塗布液を噴出させながら、塗布液の種類に応じて半導体
ウエハ５を冷却または加熱してもよい。冷却または加熱
により塗膜が固化して成膜される。このような成膜方法
によれば、超純水の高流動性によって、半導体ウエハ表
面の絶縁膜における段差被覆部が十分に埋め込まれ、か
つ絶縁膜の全体においてもきわめて平坦なレジスト膜が
形成される。このレジスト膜の厚さは、例えば０．５〜
１μｍ程度と通常より厚めが好ましい。
て本実施例の成膜方法を実施することができる。まず、
真空チャンバー１内を真空引きする。その後、半導体ウ
エハ５が固定された基板ホルダー４を適宜の速度で回転
させながら、導入口２から塗布液を噴出させる。また、
塗布液を噴出させながら、塗布液の種類に応じて半導体
ウエハ５を冷却または加熱してもよい。冷却または加熱
により塗膜が固化して成膜される。このような成膜方法
によれば、超純水の高流動性によって、半導体ウエハ表
面の絶縁膜における段差被覆部が十分に埋め込まれ、か
つ絶縁膜の全体においてもきわめて平坦なレジスト膜が
形成される。このレジスト膜の厚さは、例えば０．５〜
１μｍ程度と通常より厚めが好ましい。
【００１４】なお、半導体ウエハ表面の絶縁膜は、例え
ばテトラエチルオルソシリケート（Ｓｉ（ＯＣ2 Ｈ5 ）
4 ；ＴＥＯＳ（テオス））とオゾン（Ｏ3 ）の混合ガス
（ＴＥＯＳ／Ｏ3 ）を原料ガスとして用いたＣＶＤ法に
より形成することができる。このＴＥＯＳ／Ｏ3 を用い
たＣＶＤ法によれば、シリコン膜の流動性が高いため
に、段差被覆部をコンフォーマルに埋め込むことができ
る。
ばテトラエチルオルソシリケート（Ｓｉ（ＯＣ2 Ｈ5 ）
4 ；ＴＥＯＳ（テオス））とオゾン（Ｏ3 ）の混合ガス
（ＴＥＯＳ／Ｏ3 ）を原料ガスとして用いたＣＶＤ法に
より形成することができる。このＴＥＯＳ／Ｏ3 を用い
たＣＶＤ法によれば、シリコン膜の流動性が高いため
に、段差被覆部をコンフォーマルに埋め込むことができ
る。
【００１５】本実施例の成膜方法によれば、アスペクト
比の高いトレンチ構造の半導体ウエハ表面に形成された
凹凸のある絶縁膜の表面に、段差のない平坦なレジスト
面を形成することができ、焦点深度が浅くなるＮＡ（開
口率）の大きなステッパレンズを用いた場合にも、レジ
ストの表面全体をいわゆるボケを生じさせずに適正に露
光することが可能となる。なお、本実施例に基づいて、
アスペクト比が３以上のトレンチ構造の半導体ウエハ表
面に形成された最大１μｍの凹凸のある絶縁膜の表面
に、厚さ０．５μｍのレジスト膜を形成し、その表面粗
さを測定したところ３０Å以内であった。
比の高いトレンチ構造の半導体ウエハ表面に形成された
凹凸のある絶縁膜の表面に、段差のない平坦なレジスト
面を形成することができ、焦点深度が浅くなるＮＡ（開
口率）の大きなステッパレンズを用いた場合にも、レジ
ストの表面全体をいわゆるボケを生じさせずに適正に露
光することが可能となる。なお、本実施例に基づいて、
アスペクト比が３以上のトレンチ構造の半導体ウエハ表
面に形成された最大１μｍの凹凸のある絶縁膜の表面
に、厚さ０．５μｍのレジスト膜を形成し、その表面粗
さを測定したところ３０Å以内であった。
【００１６】〔実施例２〕図２に示すように、塗布液の
噴出手段として多孔ノズル６を設け、この多孔ノズル６
を固定し、基板ホルダー４を回転させながら、塗布液を
噴出させるようにした成膜装置を用いて、実施例１と同
様にして成膜方法を実施してもよい。本実施例の成膜方
法によれば、多孔ノズル６により塗布液を均一に噴出さ
せることができるので、さらに平坦なレジスト膜を形成
することができる。
噴出手段として多孔ノズル６を設け、この多孔ノズル６
を固定し、基板ホルダー４を回転させながら、塗布液を
噴出させるようにした成膜装置を用いて、実施例１と同
様にして成膜方法を実施してもよい。本実施例の成膜方
法によれば、多孔ノズル６により塗布液を均一に噴出さ
せることができるので、さらに平坦なレジスト膜を形成
することができる。
【００１７】〔実施例３〕図３に示すように、塗布液の
噴出手段として多孔ノズル６を設け、基板ホルダー４を
固定し、多孔ノズル６を回転させながら、塗布液を噴出
させるようにした成膜装置を用いて、実施例１と同様に
して成膜方法を実施してもよい。この場合も、実施例２
と同様に平坦なレジスト膜を形成することができる。
噴出手段として多孔ノズル６を設け、基板ホルダー４を
固定し、多孔ノズル６を回転させながら、塗布液を噴出
させるようにした成膜装置を用いて、実施例１と同様に
して成膜方法を実施してもよい。この場合も、実施例２
と同様に平坦なレジスト膜を形成することができる。
【００１８】〔実施例４〕本実施例では、請求項４に対
応する実施例を説明する。本実施例の成膜方法は、凹凸
のある表面に平坦な膜を形成する成膜方法において、凹
凸のある表面に膜を設けた後、この膜の表面に超微粒子
を接触させて膜表面と超微粒子との相互作用により当該
膜を原子オーダで平坦化することを特徴とする。この平
坦化手段は、いわゆるＥＥＭ（Ｅｌａｓｔｉｃ Ｅｍｉ
ｓｓｉｏｎ Ｍａｃｈｉｎｉｎｇ）法と呼ばれている。
このＥＥＭ法は、２種類の固体を接触させた場合、形成
された界面において結合力が生じ、これらを分離すると
きに一方の表面原子がもう一方の固体表面原子を除去す
る場合があり、この現象を平坦化加工に応用した技術で
ある。すなわち、例えばサブミクロン以下の超微粒子を
膜表面に供給し、それを運動、分離させることによっ
て、膜表面と超微粒子との相互作用により当該膜を原子
オーダで平坦化することができる。
応する実施例を説明する。本実施例の成膜方法は、凹凸
のある表面に平坦な膜を形成する成膜方法において、凹
凸のある表面に膜を設けた後、この膜の表面に超微粒子
を接触させて膜表面と超微粒子との相互作用により当該
膜を原子オーダで平坦化することを特徴とする。この平
坦化手段は、いわゆるＥＥＭ（Ｅｌａｓｔｉｃ Ｅｍｉ
ｓｓｉｏｎ Ｍａｃｈｉｎｉｎｇ）法と呼ばれている。
このＥＥＭ法は、２種類の固体を接触させた場合、形成
された界面において結合力が生じ、これらを分離すると
きに一方の表面原子がもう一方の固体表面原子を除去す
る場合があり、この現象を平坦化加工に応用した技術で
ある。すなわち、例えばサブミクロン以下の超微粒子を
膜表面に供給し、それを運動、分離させることによっ
て、膜表面と超微粒子との相互作用により当該膜を原子
オーダで平坦化することができる。
【００１９】膜表面と超微粒子との界面における電子状
態が、膜表面原子と第２層原子間の結合力を低下させる
ように働いた場合に効率的な平坦化が達成される。この
ＥＥＭ法によれば、原子単位で平坦化できると同時に、
原子の除去に際してその原子の結合力の低下を伴うもの
であり、超微粒子が膜表面上で相対運動する際に膜表面
原子の自発的な振る舞いとして平坦化が進行するもので
あり、幾何学的にみても、物性的にみてもきわめて理想
的な平坦化精度を得ることが可能である。
態が、膜表面原子と第２層原子間の結合力を低下させる
ように働いた場合に効率的な平坦化が達成される。この
ＥＥＭ法によれば、原子単位で平坦化できると同時に、
原子の除去に際してその原子の結合力の低下を伴うもの
であり、超微粒子が膜表面上で相対運動する際に膜表面
原子の自発的な振る舞いとして平坦化が進行するもので
あり、幾何学的にみても、物性的にみてもきわめて理想
的な平坦化精度を得ることが可能である。
【００２０】超微粒子としては、例えば酸化ジルコニウ
ム（ＺｒＯ2 ）等からなり、粒径が０．１μｍ以下の超
微粒子を用いることができる。
ム（ＺｒＯ2 ）等からなり、粒径が０．１μｍ以下の超
微粒子を用いることができる。
【００２１】膜の表面に超微粒子を接触させる際に、そ
の接触面近傍に導電性ガスを介在させることが好まし
い。この導電性ガスにより静電気の発生が防止され、静
電気が生じたときの絶縁破壊を十分に防止することがで
きる。導電性ガスとしては、例えば炭酸ガス（Ｃ
Ｏ2 ）、一酸化炭素ガス（ＣＯ）等を用いることができ
るが、これに限定されるものではない。
の接触面近傍に導電性ガスを介在させることが好まし
い。この導電性ガスにより静電気の発生が防止され、静
電気が生じたときの絶縁破壊を十分に防止することがで
きる。導電性ガスとしては、例えば炭酸ガス（Ｃ
Ｏ2 ）、一酸化炭素ガス（ＣＯ）等を用いることができ
るが、これに限定されるものではない。
【００２２】図４は、本実施例で使用することができる
成膜装置の概略を示し、この成膜装置は、アスペクト比
の高いトレンチ構造の表面に絶縁膜が設けられた凹凸の
ある半導体ウエハの当該絶縁膜の表面を平坦化するため
のものである。１は真空チャンバーであり、この真空チ
ャンバー１に、超微粒子供給手段７と、炭酸ガス等の導
電性ガスの導入口８と、排気を兼ねる排液口３と、基板
ホルダー４とが設けられている。基板ホルダー４には、
凹凸のある絶縁膜が設けられた半導体ウエハ５が固定さ
れている。超微粒子供給手段７は、例えば多数の噴出口
７２を有するポリウレタン板７１の内部に例えば酸化ジ
ルコニウム（ＺｒＯ2 ）等の超微粒子が充填されて構成
され、この超微粒子が噴出されるようになっている。超
微粒子は、例えば懸濁液中に分散された状態であっても
よい。この超微粒子としては、膜表面の表面結合（解離
に必要な活性化）エネルギーを低下させ、超微粒子表面
との相互作用によって、解離を促進できるようなものを
選択する。
成膜装置の概略を示し、この成膜装置は、アスペクト比
の高いトレンチ構造の表面に絶縁膜が設けられた凹凸の
ある半導体ウエハの当該絶縁膜の表面を平坦化するため
のものである。１は真空チャンバーであり、この真空チ
ャンバー１に、超微粒子供給手段７と、炭酸ガス等の導
電性ガスの導入口８と、排気を兼ねる排液口３と、基板
ホルダー４とが設けられている。基板ホルダー４には、
凹凸のある絶縁膜が設けられた半導体ウエハ５が固定さ
れている。超微粒子供給手段７は、例えば多数の噴出口
７２を有するポリウレタン板７１の内部に例えば酸化ジ
ルコニウム（ＺｒＯ2 ）等の超微粒子が充填されて構成
され、この超微粒子が噴出されるようになっている。超
微粒子は、例えば懸濁液中に分散された状態であっても
よい。この超微粒子としては、膜表面の表面結合（解離
に必要な活性化）エネルギーを低下させ、超微粒子表面
との相互作用によって、解離を促進できるようなものを
選択する。
【００２３】炭酸ガス（ＣＯ2 ）等の導電性ガスは、超
微粒子を膜表面に接触させる際の静電気の発生を抑制す
るために導入するものである。
微粒子を膜表面に接触させる際の静電気の発生を抑制す
るために導入するものである。
【００２４】基板ホルダー４により半導体ウエハ５を回
転させた状態で、超微粒子供給手段７の噴出口７２から
超微粒子またはその懸濁液を噴出させながら、当該超微
粒子供給手段７のポリウレタン板７１を半導体ウエハ５
の絶縁膜表面に接近させ、当該絶縁膜表面に超微粒子を
接触させる。このときの半導体ウエハ５の回転速度、接
近距離、超微粒子の種類とその量は、被研磨表面の膜の
種類によって適宜選択される。超微粒子を絶縁膜表面に
接触させる際には、半導体ウエハ５を冷却または加熱し
てもよい。
転させた状態で、超微粒子供給手段７の噴出口７２から
超微粒子またはその懸濁液を噴出させながら、当該超微
粒子供給手段７のポリウレタン板７１を半導体ウエハ５
の絶縁膜表面に接近させ、当該絶縁膜表面に超微粒子を
接触させる。このときの半導体ウエハ５の回転速度、接
近距離、超微粒子の種類とその量は、被研磨表面の膜の
種類によって適宜選択される。超微粒子を絶縁膜表面に
接触させる際には、半導体ウエハ５を冷却または加熱し
てもよい。
【００２５】本実施例の成膜方法によれば、アスペクト
比の高いトレンチ構造の半導体ウエハ表面に設けられた
凹凸のある絶縁膜の表面をきわめて平坦なものとするこ
とができる。従って、この絶縁膜の表面に通常の方法に
よりレジスト膜を形成することにより、平坦なレジスト
膜を形成することができ、焦点深度が浅くなるＮＡ（開
口率）の大きなステッパレンズを用いた場合にも、レジ
スト膜の表面全体をいわゆるボケを生じさせずに適正に
露光することが可能となる。なお、本実施例に基づい
て、アスペクト比が３のトレンチ構造の半導体ウエハ表
面に設けられた最大１μｍの凹凸のある絶縁膜の表面
に、超微粒子を接触させて絶縁膜表面と超微粒子との相
互作用により当該絶縁膜を原子オーダで平坦化した後、
その表面粗さを測定したところ、３０Å以内であった。
比の高いトレンチ構造の半導体ウエハ表面に設けられた
凹凸のある絶縁膜の表面をきわめて平坦なものとするこ
とができる。従って、この絶縁膜の表面に通常の方法に
よりレジスト膜を形成することにより、平坦なレジスト
膜を形成することができ、焦点深度が浅くなるＮＡ（開
口率）の大きなステッパレンズを用いた場合にも、レジ
スト膜の表面全体をいわゆるボケを生じさせずに適正に
露光することが可能となる。なお、本実施例に基づい
て、アスペクト比が３のトレンチ構造の半導体ウエハ表
面に設けられた最大１μｍの凹凸のある絶縁膜の表面
に、超微粒子を接触させて絶縁膜表面と超微粒子との相
互作用により当該絶縁膜を原子オーダで平坦化した後、
その表面粗さを測定したところ、３０Å以内であった。
【００２６】〔実施例５〕図５に示すように、超微粒子
供給手段７として、多数の噴出口を有するポリウレタン
ロール７３の内部に例えば酸化ジルコニウム（Ｚｒ
Ｏ2 ）等の超微粒子が充填されて構成されたものを用い
て、このポリウレタンロール７３を半導体ウエハ５の膜
表面に対して相対運動させながら超微粒子を噴出させる
ようにした成膜装置を用いて、実施例４と同様にして成
膜方法を実施してもよい。本実施例によれば、実施例４
と同様に平坦な膜を形成することができる。
供給手段７として、多数の噴出口を有するポリウレタン
ロール７３の内部に例えば酸化ジルコニウム（Ｚｒ
Ｏ2 ）等の超微粒子が充填されて構成されたものを用い
て、このポリウレタンロール７３を半導体ウエハ５の膜
表面に対して相対運動させながら超微粒子を噴出させる
ようにした成膜装置を用いて、実施例４と同様にして成
膜方法を実施してもよい。本実施例によれば、実施例４
と同様に平坦な膜を形成することができる。
【００２７】〔実施例６〕本実施例では、請求項６に対
応する実施例を説明する。本実施例の成膜方法は、凹凸
のある表面に平坦な膜を形成する成膜方法において、高
流動性の親水性媒体に成膜材料を含有してなる塗布液を
用いて凹凸のある表面に膜を設けた後、この膜の表面に
超微粒子を接触させて膜表面と超微粒子との相互作用に
より当該膜を原子オーダで平坦化することを特徴とす
る。すなわち、実施例１と同様にして膜を形成した後、
さらにこの膜を実施例４と同様にして平坦化するもので
ある。
応する実施例を説明する。本実施例の成膜方法は、凹凸
のある表面に平坦な膜を形成する成膜方法において、高
流動性の親水性媒体に成膜材料を含有してなる塗布液を
用いて凹凸のある表面に膜を設けた後、この膜の表面に
超微粒子を接触させて膜表面と超微粒子との相互作用に
より当該膜を原子オーダで平坦化することを特徴とす
る。すなわち、実施例１と同様にして膜を形成した後、
さらにこの膜を実施例４と同様にして平坦化するもので
ある。
【００２８】図６は、本実施例で使用することができる
成膜装置の概略を示し、図１の成膜装置と図５の成膜装
置をゲートバルブ９を介して連結して、連続処理を可能
にしたものである。本実施例の成膜方法によれば、さら
に平坦化された膜を効率的に形成することができる。な
お、本実施例に基づいて、アスペクト比が３のトレンチ
構造の半導体ウエハ表面に形成された最大１μｍの凹凸
のある絶縁膜の表面に、厚さ５０μｍのレジスト膜を形
成し、このレジスト膜の表面に超微粒子を接触させてレ
ジスト膜表面と超微粒子との相互作用により当該レジス
ト膜を原子オーダで平坦化した後、その表面粗さを測定
したところ、±５Å以内であった。
成膜装置の概略を示し、図１の成膜装置と図５の成膜装
置をゲートバルブ９を介して連結して、連続処理を可能
にしたものである。本実施例の成膜方法によれば、さら
に平坦化された膜を効率的に形成することができる。な
お、本実施例に基づいて、アスペクト比が３のトレンチ
構造の半導体ウエハ表面に形成された最大１μｍの凹凸
のある絶縁膜の表面に、厚さ５０μｍのレジスト膜を形
成し、このレジスト膜の表面に超微粒子を接触させてレ
ジスト膜表面と超微粒子との相互作用により当該レジス
ト膜を原子オーダで平坦化した後、その表面粗さを測定
したところ、±５Å以内であった。
【００２９】
【発明の効果】以上説明したように、本発明によれば以
下の効果が得られる。 （１）高流動性の親水性媒体に成膜材料を含有してなる
塗布液を用いることにより、凹凸のある表面全体におい
て平坦な膜を形成することができる。 （２）凹凸のある表面に膜を設けた後、この膜の表面に
超微粒子を接触させて膜表面と超微粒子との相互作用に
より当該膜を原子オーダで平坦化することにより、きわ
めて平坦な膜を形成することができる。 （３）膜の表面に超微粒子を接触させる際に、その接触
面近傍に導電性ガスを介在させることにより、摩擦帯電
による悪影響を十分に除去することができ、確実に平坦
な膜を形成することができる。 （４）高流動性の親水性媒体に成膜材料を含有してなる
塗布液を用いて凹凸のある表面に膜を設けた後、この膜
の表面に超微粒子を接触させて膜表面と超微粒子との相
互作用により当該膜を原子オーダで平坦化することによ
り、きわめて平坦な膜を効率的に形成することができ
る。
下の効果が得られる。 （１）高流動性の親水性媒体に成膜材料を含有してなる
塗布液を用いることにより、凹凸のある表面全体におい
て平坦な膜を形成することができる。 （２）凹凸のある表面に膜を設けた後、この膜の表面に
超微粒子を接触させて膜表面と超微粒子との相互作用に
より当該膜を原子オーダで平坦化することにより、きわ
めて平坦な膜を形成することができる。 （３）膜の表面に超微粒子を接触させる際に、その接触
面近傍に導電性ガスを介在させることにより、摩擦帯電
による悪影響を十分に除去することができ、確実に平坦
な膜を形成することができる。 （４）高流動性の親水性媒体に成膜材料を含有してなる
塗布液を用いて凹凸のある表面に膜を設けた後、この膜
の表面に超微粒子を接触させて膜表面と超微粒子との相
互作用により当該膜を原子オーダで平坦化することによ
り、きわめて平坦な膜を効率的に形成することができ
る。
【図１】実施例１で使用した成膜装置の概略図である。
【図２】実施例２で使用した成膜装置の概略図である。
【図３】実施例３で使用した成膜装置の概略図である。
【図４】実施例４で使用した成膜装置の概略図である。
【図５】実施例５で使用した成膜装置の概略図である。
【図６】実施例６で使用した成膜装置の概略図である。
１ 真空チャンバー ２ 塗布液の
導入口 ３ 排液口 ４ 基板ホル
ダー ５ 半導体ウエハ ６ 多孔ノズ
ル ７ 超微粒子供給手段 ７１ ポリウレ
タン板 ７２ 噴出口 ７３ ポリウレ
タンロール ８ 導電性ガスの導入口 ９ ゲートバ
ルブ
導入口 ３ 排液口 ４ 基板ホル
ダー ５ 半導体ウエハ ６ 多孔ノズ
ル ７ 超微粒子供給手段 ７１ ポリウレ
タン板 ７２ 噴出口 ７３ ポリウレ
タンロール ８ 導電性ガスの導入口 ９ ゲートバ
ルブ
Claims (6)
- 【請求項１】 凹凸のある表面に平坦な膜を形成する成
膜方法において、 高流動性の親水性媒体に成膜材料を含有してなる塗布液
を用いて凹凸のある表面に膜を設けることを特徴とする
成膜方法。 - 【請求項２】 請求項１に記載の高流動性の親水性媒体
が、水、アルコールから選択されるものであることを特
徴とする成膜方法。 - 【請求項３】 請求項１に記載の成膜材料が、レジスト
からなることを特徴とする成膜方法。 - 【請求項４】 凹凸のある表面に平坦な膜を形成する成
膜方法において、 凹凸のある表面に膜を設けた後、この膜の表面に超微粒
子を接触させて膜表面と超微粒子との相互作用により当
該膜を原子オーダで平坦化することを特徴とする成膜方
法。 - 【請求項５】 請求項４に記載の成膜方法において、膜
の表面に超微粒子を接触させる際に、その接触面近傍に
導電性ガスを介在させることを特徴とする成膜方法。 - 【請求項６】 凹凸のある表面に平坦な膜を形成する成
膜方法において、 高流動性の親水性媒体に成膜材料を含有してなる塗布液
を用いて凹凸のある表面に膜を設けた後、この膜の表面
に超微粒子を接触させて膜表面と超微粒子との相互作用
により当該膜を原子オーダで平坦化することを特徴とす
る成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07006192A JP3162157B2 (ja) | 1992-02-21 | 1992-02-21 | 成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07006192A JP3162157B2 (ja) | 1992-02-21 | 1992-02-21 | 成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05234875A true JPH05234875A (ja) | 1993-09-10 |
| JP3162157B2 JP3162157B2 (ja) | 2001-04-25 |
Family
ID=13420657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07006192A Expired - Lifetime JP3162157B2 (ja) | 1992-02-21 | 1992-02-21 | 成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162157B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277442B1 (en) * | 1999-05-03 | 2001-08-21 | International Business Machines Corporation | Closed chamber method and apparatus for the coating of liquid films |
| JP2009531840A (ja) * | 2006-03-28 | 2009-09-03 | エリッヒ・タールナー | マイクロ構造および／またはナノ構造の構造基板をコーティングするためのデバイスおよび方法、ならびにコーティングされた構造基板 |
| US8586132B2 (en) | 2006-03-28 | 2013-11-19 | Erich Thallner | Device and method for coating a micro- and/or nano-structured structural substrate and coated structural substrate |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61121441A (ja) * | 1984-11-19 | 1986-06-09 | Matsushita Electric Ind Co Ltd | 平坦化方法 |
| JPS62219923A (ja) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6450422A (en) * | 1987-08-21 | 1989-02-27 | Hitachi Ltd | Resist coating method |
-
1992
- 1992-02-21 JP JP07006192A patent/JP3162157B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61121441A (ja) * | 1984-11-19 | 1986-06-09 | Matsushita Electric Ind Co Ltd | 平坦化方法 |
| JPS62219923A (ja) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6450422A (en) * | 1987-08-21 | 1989-02-27 | Hitachi Ltd | Resist coating method |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277442B1 (en) * | 1999-05-03 | 2001-08-21 | International Business Machines Corporation | Closed chamber method and apparatus for the coating of liquid films |
| JP2009531840A (ja) * | 2006-03-28 | 2009-09-03 | エリッヒ・タールナー | マイクロ構造および／またはナノ構造の構造基板をコーティングするためのデバイスおよび方法、ならびにコーティングされた構造基板 |
| US8586132B2 (en) | 2006-03-28 | 2013-11-19 | Erich Thallner | Device and method for coating a micro- and/or nano-structured structural substrate and coated structural substrate |
| JP2013248617A (ja) * | 2006-03-28 | 2013-12-12 | Erich Thallner | マイクロ構造および／またはナノ構造の構造基板をコーティングするための方法 |
| TWI426350B (zh) * | 2006-03-28 | 2014-02-11 | 托那 艾瑞克 | 塗佈微構造及／或奈米構造之結構基板的裝置與方法以及經塗佈之結構基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3162157B2 (ja) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6306768B1 (en) | Method for planarizing microelectronic substrates having apertures | |
| JP4489191B2 (ja) | 金属膜除去のための平坦化組成物 | |
| US5855804A (en) | Method and apparatus for stopping mechanical and chemical-mechanical planarization of substrates at desired endpoints | |
| US8470188B2 (en) | Nano-imprint lithography templates | |
| TWI433226B (zh) | 用於拋光具有應力鬆弛Ｓｉ1＿ｘＧｅｘ層之半導體晶圓之方法 | |
| US20070202666A1 (en) | Method for fabricating semiconductor device | |
| EP0926715B1 (en) | Chemical mechanical polishing for isolation dielectric planarization | |
| JPH0822970A (ja) | 研磨方法 | |
| KR20160117579A (ko) | 평탄화를 위해 기판을 패터닝하는 방법 | |
| WO1998048453A1 (en) | Planarization compositions for cmp of interlayer dielectrics | |
| TW396515B (en) | ULSI IMD process improvement by in-situ deposition of high density plasma enhanced chemical vapor deposition dielectric with embedded CMP stopper dielectric layer | |
| JP2003086548A (ja) | 半導体装置の製造方法及びその研磨液 | |
| JP4202826B2 (ja) | 有機膜の化学的機械的研磨方法および半導体装置の製造方法 | |
| JPH05234875A (ja) | 成膜方法 | |
| JPH09186116A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| WO2000002235A1 (en) | Method of planarizing integrated circuits | |
| CN114502324A (zh) | 抛光垫的增材制造 | |
| JPH09139368A (ja) | 化学的機械研磨方法 | |
| US12550743B2 (en) | Method for producing an individualization zone of an integrated circuit | |
| JP3353510B2 (ja) | 化学的機械研磨方法および化学的機械研磨装置とそれを用いた半導体装置の製造方法 | |
| US20240128119A1 (en) | Method for producing an individualization zone of an integrated circuit | |
| CN114664652A (zh) | 一种改善虚拟图案碟陷的方法 | |
| JP3374506B2 (ja) | 基体の平坦化方法 | |
| TW413859B (en) | Planarization method of DRAM memory cell | |
| US20060088999A1 (en) | Methods and compositions for chemical mechanical polishing substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |