JPH05235264A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05235264A JPH05235264A JP4032072A JP3207292A JPH05235264A JP H05235264 A JPH05235264 A JP H05235264A JP 4032072 A JP4032072 A JP 4032072A JP 3207292 A JP3207292 A JP 3207292A JP H05235264 A JPH05235264 A JP H05235264A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- film
- oxide
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 半導体装置において、電極とキャパシタの界
面で、酸化シリコンなどの低誘電率の酸化物が生成する
のを抑制し、前記酸化物のない半導体装置をうる。 【構成】 ダイナミックランダムアクセスメモリー装置
などのキャパシタを構成素子として有する半導体装置
で、キャパシタの電極材料として電気導伝性酸化物膜を
使用する。
面で、酸化シリコンなどの低誘電率の酸化物が生成する
のを抑制し、前記酸化物のない半導体装置をうる。 【構成】 ダイナミックランダムアクセスメモリー装置
などのキャパシタを構成素子として有する半導体装置
で、キャパシタの電極材料として電気導伝性酸化物膜を
使用する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】図２は、従来のダイナミックランダムア
クセスメモリー装置のメモリセルの一部を示す断面図で
あり、図中１はシリコン基板、２はソース、14はドレイ
ン、３はビット線、４は素子分離のためのシリコン酸化
膜、５はゲート酸化膜、６はワード線、７はポリシリコ
ンでできたキャパシタ下部電極、11はキャパシタ上部電
極、12はキャパシタ誘電体膜、10はキャパシタ下部電極
７およびキャパシタ上部電極11とキャパシタ誘電体膜12
との界面にそれぞれ生成した低誘電率のシリコンを含む
シリコン酸化膜、13はビット線３、ゲート酸化膜５、キ
ャパシタ下部電極７、低誘電率のシリコン酸化膜10など
の導電性部分を絶縁するための層間絶縁膜である。
クセスメモリー装置のメモリセルの一部を示す断面図で
あり、図中１はシリコン基板、２はソース、14はドレイ
ン、３はビット線、４は素子分離のためのシリコン酸化
膜、５はゲート酸化膜、６はワード線、７はポリシリコ
ンでできたキャパシタ下部電極、11はキャパシタ上部電
極、12はキャパシタ誘電体膜、10はキャパシタ下部電極
７およびキャパシタ上部電極11とキャパシタ誘電体膜12
との界面にそれぞれ生成した低誘電率のシリコンを含む
シリコン酸化膜、13はビット線３、ゲート酸化膜５、キ
ャパシタ下部電極７、低誘電率のシリコン酸化膜10など
の導電性部分を絶縁するための層間絶縁膜である。
【０００３】つぎに、動作について説明する。
【０００４】ビット線３には電源電圧が印加されてお
り、この状態でトランスファーゲートであるゲート酸化
膜５に電圧が印加されると、トランジスタがオン状態に
なり、ビット線であるアルミ配線からソース２、ドレイ
ン14を経由してキャパシタ下部電極７に電源電圧が印加
される。ここで電位差が生じたキャパシタ下部電極７と
キャパシタ上部電極11で構成されたキャパシタ誘電体膜
12は分極し、キャパシタ下部電極７とキャパシタ上部電
極11に電荷が蓄積される。
り、この状態でトランスファーゲートであるゲート酸化
膜５に電圧が印加されると、トランジスタがオン状態に
なり、ビット線であるアルミ配線からソース２、ドレイ
ン14を経由してキャパシタ下部電極７に電源電圧が印加
される。ここで電位差が生じたキャパシタ下部電極７と
キャパシタ上部電極11で構成されたキャパシタ誘電体膜
12は分極し、キャパシタ下部電極７とキャパシタ上部電
極11に電荷が蓄積される。
【０００５】
【発明が解決しようとする課題】従来のダイナミックラ
ンダムアクセスメモリー装置は以上のように構成されて
おり、キャパシタ誘電体膜12に二酸化ケイ素よりも誘電
率の高い材料を用いたばあいではポリシリコンからなる
キャパシタ下部電極７とキャパシタ誘電体膜12の界面に
存在する二酸化ケイ素からなる低誘電率のシリコン酸化
膜10のためキャパシタ全体の誘電率が下がり、キャパシ
タ下部電極７、キャパシタ上部電極11に蓄積される電荷
量が減少する。
ンダムアクセスメモリー装置は以上のように構成されて
おり、キャパシタ誘電体膜12に二酸化ケイ素よりも誘電
率の高い材料を用いたばあいではポリシリコンからなる
キャパシタ下部電極７とキャパシタ誘電体膜12の界面に
存在する二酸化ケイ素からなる低誘電率のシリコン酸化
膜10のためキャパシタ全体の誘電率が下がり、キャパシ
タ下部電極７、キャパシタ上部電極11に蓄積される電荷
量が減少する。
【０００６】また、タングステンやアルミニウムなどの
金属材料やそのシリサイドを前記キャパシタ下部電極に
使用したばあいでも、酸化物誘電体を成膜する過程にお
いて電極が酸化され、酸化タングステンや酸化アルミニ
ウムや二酸化ケイ素などが生成するため、やはりキャパ
シタに蓄えられる電荷が著しく減少する。
金属材料やそのシリサイドを前記キャパシタ下部電極に
使用したばあいでも、酸化物誘電体を成膜する過程にお
いて電極が酸化され、酸化タングステンや酸化アルミニ
ウムや二酸化ケイ素などが生成するため、やはりキャパ
シタに蓄えられる電荷が著しく減少する。
【０００７】さらに、このようにして生成する非常に薄
い界面酸化物の膜厚は制御することが難しく、プロセス
の再現性がわるくなるといった問題もある。
い界面酸化物の膜厚は制御することが難しく、プロセス
の再現性がわるくなるといった問題もある。
【０００８】本発明は、前記問題点を解決するためにな
されたもので、前記電極界面での酸化シリコンなどの低
誘電率の酸化物の生成を抑制することを目的としてい
る。
されたもので、前記電極界面での酸化シリコンなどの低
誘電率の酸化物の生成を抑制することを目的としてい
る。
【０００９】
【課題を解決するための手段】本発明は、キャパシタを
構成素子として有する半導体装置であって、キャパシタ
の電極材料として電気伝導性酸化物膜を使用したことを
特徴とする半導体装置に関する。
構成素子として有する半導体装置であって、キャパシタ
の電極材料として電気伝導性酸化物膜を使用したことを
特徴とする半導体装置に関する。
【００１０】
【作用】本発明で用いられる電極材料である電気伝導性
酸化物膜は、金属やポリシリコンと比較して化学的に安
定であり、前記電気伝導性酸化物膜上に直接高誘電率の
誘電体を形成することにより、高い電荷蓄積能力を有す
るキャパシタを構成することができる。
酸化物膜は、金属やポリシリコンと比較して化学的に安
定であり、前記電気伝導性酸化物膜上に直接高誘電率の
誘電体を形成することにより、高い電荷蓄積能力を有す
るキャパシタを構成することができる。
【００１１】
【実施例】［実施例１］以下、本発明の半導体装置の一
実施例である酸化タンタルをキャパシタに用いたダイナ
ミックランダムアクセスメモリー装置を示す図１に基づ
いて本発明を説明する。
実施例である酸化タンタルをキャパシタに用いたダイナ
ミックランダムアクセスメモリー装置を示す図１に基づ
いて本発明を説明する。
【００１２】図１において、１はシリコン基板、２はソ
ース、１４はドレイン、３はトランジスタに電圧を印加
するためのビット線、４は素子分離のためのシリコン酸
化膜、５はトランジスタのトランスファーゲートとなる
ゲート酸化膜、６はトランスファーゲートとなるゲート
酸化膜５にバイアスを印加するためのワード線、７はポ
リシリコンなどでできたキャパシタ下部電極、８はチタ
ンシリサイドなどからなる金属シリサイド膜、９はＬａ
ＴｉＯ3などからなる電気伝導性酸化物膜、11はキャパ
シタ上部電極、12は酸化タンタルからなるキャパシタ誘
電体膜、13はビット線３、ゲート酸化膜５、キャパシタ
下部電極７などの導電性部分を絶縁するための層間絶縁
膜13である。
ース、１４はドレイン、３はトランジスタに電圧を印加
するためのビット線、４は素子分離のためのシリコン酸
化膜、５はトランジスタのトランスファーゲートとなる
ゲート酸化膜、６はトランスファーゲートとなるゲート
酸化膜５にバイアスを印加するためのワード線、７はポ
リシリコンなどでできたキャパシタ下部電極、８はチタ
ンシリサイドなどからなる金属シリサイド膜、９はＬａ
ＴｉＯ3などからなる電気伝導性酸化物膜、11はキャパ
シタ上部電極、12は酸化タンタルからなるキャパシタ誘
電体膜、13はビット線３、ゲート酸化膜５、キャパシタ
下部電極７などの導電性部分を絶縁するための層間絶縁
膜13である。
【００１３】前記半導体装置において、金属シリサイド
膜は必ずしも存在しなくてもよく、とくに酸化物電極に
含まれる金属を下部電極７に用いたばあいや、白金など
耐酸化性に優れた材料を下部電極７に用いたばあいは金
属シリサイド膜は不要である。
膜は必ずしも存在しなくてもよく、とくに酸化物電極に
含まれる金属を下部電極７に用いたばあいや、白金など
耐酸化性に優れた材料を下部電極７に用いたばあいは金
属シリサイド膜は不要である。
【００１４】キャパシタを構成素子として有する本発明
の半導体装置としては、前記ダイナミックランダムアク
セスメモリー装置の他、ＥＥＰＲＯＭ、ＣＣＤ、ＣＰＵ
などがあげられる。
の半導体装置としては、前記ダイナミックランダムアク
セスメモリー装置の他、ＥＥＰＲＯＭ、ＣＣＤ、ＣＰＵ
などがあげられる。
【００１５】従来の酸化タンタルを用いたダイナミック
ランダムアクセスメモリー装置ではポリシリコンなどか
らなるキャパシタ下部電極７の上にキャパシタ誘電体膜
12を直接成膜していたため、キャパシタ下部電極７の酸
化が避けられず、キャパシタ誘電体膜12の容量が低下し
たのに対し、たとえばＬａＴｉＯ3などの導電性を有す
る電気伝導性酸化物膜９をキャパシタ下部電極７とキャ
パシタ誘電体膜12との間に有する本発明の一例であるダ
イナミックランダムアクセスメモリーでは、成膜の際キ
ャパシタ誘電体膜12と電気伝導性酸化物膜９との界面に
低誘電率の酸化物が生成せずキャパシタの容量低下を防
ぐことができる。
ランダムアクセスメモリー装置ではポリシリコンなどか
らなるキャパシタ下部電極７の上にキャパシタ誘電体膜
12を直接成膜していたため、キャパシタ下部電極７の酸
化が避けられず、キャパシタ誘電体膜12の容量が低下し
たのに対し、たとえばＬａＴｉＯ3などの導電性を有す
る電気伝導性酸化物膜９をキャパシタ下部電極７とキャ
パシタ誘電体膜12との間に有する本発明の一例であるダ
イナミックランダムアクセスメモリーでは、成膜の際キ
ャパシタ誘電体膜12と電気伝導性酸化物膜９との界面に
低誘電率の酸化物が生成せずキャパシタの容量低下を防
ぐことができる。
【００１６】キャパシタ誘電体膜12とキャパシタ上部電
極11との間に存在する電気伝導性酸化物膜（上部電極）
９についても同様の効果を有する。
極11との間に存在する電気伝導性酸化物膜（上部電極）
９についても同様の効果を有する。
【００１７】本発明において、電気伝導性酸化物膜とし
て用いられる酸化物電極材料としては、前記ＬａＴｉＯ
3以外にも、一般式：ＡＢＯ3（式中、Ａはアルカリ土類
金属、希土類元素、Ｂは遷移金属を示す）で表わされる
ペロブスカイト型酸化物があげられる。前記ペロブスカ
イト型酸化物の具体例としては、たとえばＳｒＣｏ
Ｏ3、Ｌａ1-xＳｒxＭｎＯ3、Ｌａ1-xＳｒxＣｏＯ3、Ｌ
ａＮｉＯ3、ＣａＲｕＯ3、ＳｒＲｕＯ3、ＳｒＩｒＯ3な
どがあげられる。
て用いられる酸化物電極材料としては、前記ＬａＴｉＯ
3以外にも、一般式：ＡＢＯ3（式中、Ａはアルカリ土類
金属、希土類元素、Ｂは遷移金属を示す）で表わされる
ペロブスカイト型酸化物があげられる。前記ペロブスカ
イト型酸化物の具体例としては、たとえばＳｒＣｏ
Ｏ3、Ｌａ1-xＳｒxＭｎＯ3、Ｌａ1-xＳｒxＣｏＯ3、Ｌ
ａＮｉＯ3、ＣａＲｕＯ3、ＳｒＲｕＯ3、ＳｒＩｒＯ3な
どがあげられる。
【００１８】また、前記酸化物電極材料として、一般
式：Ａ2Ｂ2Ｏ7（式中、ＡおよびＢは一般式ＡＢＯ3のば
あいと同様である）で表わされるパイロクロア型酸化物
があげられ、その具体例としてはたとえばＰｂ2Ｒｕ2Ｏ
7などがあげられる。
式：Ａ2Ｂ2Ｏ7（式中、ＡおよびＢは一般式ＡＢＯ3のば
あいと同様である）で表わされるパイロクロア型酸化物
があげられ、その具体例としてはたとえばＰｂ2Ｒｕ2Ｏ
7などがあげられる。
【００１９】さらに前記酸化物電極材料として、ＭＯx
で表わされる金属の単純酸化物があげられ、その具体例
としては、たとえばＭｏＯ2、ＷＯ2、ＴｉＯ2などがあ
げられる。
で表わされる金属の単純酸化物があげられ、その具体例
としては、たとえばＭｏＯ2、ＷＯ2、ＴｉＯ2などがあ
げられる。
【００２０】前記具体例で示した酸化物の他、前記酸化
物電極材料としては、半導体素子の動作温度近傍で電気
抵抗値が小さい酸化物ならばとくに制限はない。また、
完全に化学量論的ではなく、酸素欠陥などを有していて
も差し支えない。
物電極材料としては、半導体素子の動作温度近傍で電気
抵抗値が小さい酸化物ならばとくに制限はない。また、
完全に化学量論的ではなく、酸素欠陥などを有していて
も差し支えない。
【００２１】成膜方法もとくに制限はないが、たとえば
スパッタ法、ＣＶＤ法、蒸着法などの成膜方法があげら
れる。
スパッタ法、ＣＶＤ法、蒸着法などの成膜方法があげら
れる。
【００２２】具体的な成膜方法として、たとえば、スパ
ッタ法で成膜するばあいを例にとって説明すると、キャ
パシタ材料のセラミックターゲットを用意し、ＲＦパワ
ーを１〜10kW、電源電圧を１kW、アルゴンガス圧力を１
Pa程度に設定してターゲットを高周波スパッタすること
により成膜することができる。
ッタ法で成膜するばあいを例にとって説明すると、キャ
パシタ材料のセラミックターゲットを用意し、ＲＦパワ
ーを１〜10kW、電源電圧を１kW、アルゴンガス圧力を１
Pa程度に設定してターゲットを高周波スパッタすること
により成膜することができる。
【００２３】また、ＣＶＤ法によって、たとえばアルカ
リ土類金属と遷移金属のペロブスカイト型複合酸化物を
成膜するばあいを例にとって説明すると、アルカリ土類
金属のジピバロイルメタネート塩と遷移金属のアルコキ
シド塩を原料としてバブラーで気化し酸素などの酸化性
ガスとともに、加熱した反応チャンバ内へ導入すること
により成膜できる。
リ土類金属と遷移金属のペロブスカイト型複合酸化物を
成膜するばあいを例にとって説明すると、アルカリ土類
金属のジピバロイルメタネート塩と遷移金属のアルコキ
シド塩を原料としてバブラーで気化し酸素などの酸化性
ガスとともに、加熱した反応チャンバ内へ導入すること
により成膜できる。
【００２４】また、蒸着法によって、たとえばＩＴＯ
（酸化インジウムスズ）を成膜するばあいを例にとって
説明すると、酸素存在下でインジウム金属とスズ金属を
反応性蒸着することによって成膜できる。
（酸化インジウムスズ）を成膜するばあいを例にとって
説明すると、酸素存在下でインジウム金属とスズ金属を
反応性蒸着することによって成膜できる。
【００２５】なお、いずれの例でも成膜に適した温度に
基板を保持する必要がある。
基板を保持する必要がある。
【００２６】さらに、本発明において、ポリシリコンな
どからなるキャパシタ下部電極７と電気伝導性酸化物膜
（下部電極）９との間に、電気伝導性酸化物膜（下部電
極）９に含まれる金属を用いた金属シリサイド膜を形成
することにより、ポリシリコンなどからなるキャパシタ
下部電極７と電気伝導性酸化物膜（下部電極）９との界
面で低誘電率酸化物の生成を避けることができる。これ
は、成膜の際、金属シリサイド上にその金属を含む酸化
物を成膜することになるため、界面酸化物の組成が連続
的に変化し、低誘電率の酸化物が生成せず、大きなキャ
パシタ容量を確保することができるためである。
どからなるキャパシタ下部電極７と電気伝導性酸化物膜
（下部電極）９との間に、電気伝導性酸化物膜（下部電
極）９に含まれる金属を用いた金属シリサイド膜を形成
することにより、ポリシリコンなどからなるキャパシタ
下部電極７と電気伝導性酸化物膜（下部電極）９との界
面で低誘電率酸化物の生成を避けることができる。これ
は、成膜の際、金属シリサイド上にその金属を含む酸化
物を成膜することになるため、界面酸化物の組成が連続
的に変化し、低誘電率の酸化物が生成せず、大きなキャ
パシタ容量を確保することができるためである。
【００２７】キャパシタ上部電極11と電気伝導性酸化物
膜（上部電極）９の間に、同様に金属シリサイドを形成
することによっても同様の効果がある。
膜（上部電極）９の間に、同様に金属シリサイドを形成
することによっても同様の効果がある。
【００２８】前記金属シリサイド膜の具体例としては、
電気伝導性酸化物膜（下部電極）８としてＬａＴｉＯ3
を使用したばあいのチタンシリサイド膜があげられる。
電気伝導性酸化物膜（下部電極）８としてＬａＴｉＯ3
を使用したばあいのチタンシリサイド膜があげられる。
【００２９】金属シリサイド膜としては、その他タング
ステンシリサイド、タンタルシリサイドなどがあげられ
る。
ステンシリサイド、タンタルシリサイドなどがあげられ
る。
【００３０】金属シリサイド膜の成膜方法としては、ス
パッタ、ＣＶＤ法などがあげられる。スパッタ法は金属
シリサイドをターゲットに用いる以外は誘電体膜をスパ
ッタ法で成膜するばあいとほぼ同じ条件で成膜できる。
パッタ、ＣＶＤ法などがあげられる。スパッタ法は金属
シリサイドをターゲットに用いる以外は誘電体膜をスパ
ッタ法で成膜するばあいとほぼ同じ条件で成膜できる。
【００３１】たとえばＣＶＤ法によって成膜するばあい
を例にとって説明すると、金属ハロゲン化物を原料とし
てバブラーで気化しシランと水素などの還元性ガスとと
もに、加熱した反応チャンバ内へ導入することにより成
膜できる。
を例にとって説明すると、金属ハロゲン化物を原料とし
てバブラーで気化しシランと水素などの還元性ガスとと
もに、加熱した反応チャンバ内へ導入することにより成
膜できる。
【００３２】本発明で用いられるキャパシタ誘電体膜
は、前記酸化タンタルの他、チタン酸ジルコン酸鉛、チ
タン酸ストロンチウム、酸化タンタルなどのペロブスカ
イト型酸化物があげられる。
は、前記酸化タンタルの他、チタン酸ジルコン酸鉛、チ
タン酸ストロンチウム、酸化タンタルなどのペロブスカ
イト型酸化物があげられる。
【００３３】
【発明の効果】以上のように、本発明によれば、キャパ
シタ誘電体膜の電極材料として電気伝導性酸化物膜であ
る金属酸化物を使用したためキャパシタ誘電体膜の容量
低下を防止でき、装置の小型化が実現できる。
シタ誘電体膜の電極材料として電気伝導性酸化物膜であ
る金属酸化物を使用したためキャパシタ誘電体膜の容量
低下を防止でき、装置の小型化が実現できる。
【図１】本発明の半導体装置の一実施例であるランダム
アクセスメモリー装置を示す断面図である。
アクセスメモリー装置を示す断面図である。
【図２】従来の半導体装置の一例であるランダムアクセ
スメモリー装置を示す断面図である。
スメモリー装置を示す断面図である。
１ シリコン基板 ２ ソース ３ ビット線 ４ シリコン酸化膜 ５ ゲート酸化膜 ６ ワード線 ７ キャパシタ下部電極 ８ 金属シリサイド膜 ９ 電気伝導性酸化物膜 11 キャパシタ上部電極 12 キャパシタ誘電体膜 13 層間絶縁膜 14 ドレイン
Claims (2)
- 【請求項１】 キャパシタを構成素子として有する半導
体装置であって、キャパシタの電極材料として電気伝導
性酸化物膜を使用したことを特徴とする半導体装置。 - 【請求項２】 基板などのシリコンから構成されている
部分と前記電気伝導性酸化物膜との間に電気伝導性酸化
物膜に含まれる金属のシリサイドを挟み込んだ請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032072A JPH05235264A (ja) | 1992-02-19 | 1992-02-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032072A JPH05235264A (ja) | 1992-02-19 | 1992-02-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235264A true JPH05235264A (ja) | 1993-09-10 |
Family
ID=12348680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4032072A Pending JPH05235264A (ja) | 1992-02-19 | 1992-02-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235264A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224491A (ja) * | 1992-09-04 | 1994-08-12 | American Teleph & Telegr Co <Att> | 等方的電気伝導性デバイス |
| JP2004079675A (ja) * | 2002-08-13 | 2004-03-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1992
- 1992-02-19 JP JP4032072A patent/JPH05235264A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224491A (ja) * | 1992-09-04 | 1994-08-12 | American Teleph & Telegr Co <Att> | 等方的電気伝導性デバイス |
| JP2004079675A (ja) * | 2002-08-13 | 2004-03-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281142B1 (en) | Dielectric cure for reducing oxygen vacancies | |
| KR100333161B1 (ko) | 전극사이에서향상된절연성을갖는반도체기억장치및그의제조방법 | |
| JP5650185B2 (ja) | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス | |
| US6461931B1 (en) | Thin dielectric films for DRAM storage capacitors | |
| US6875667B2 (en) | Method for forming capacitor | |
| EP0785579A1 (en) | Dielectric capacitor and process for preparing the same | |
| JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JP2002057301A (ja) | 半導体装置及びその製造方法 | |
| US6646298B2 (en) | Capacitor with oxygenated metal electrodes and high dielectric constant materials | |
| JP2000077621A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH07142598A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
| US7037730B2 (en) | Capacitor with high dielectric constant materials and method of making | |
| JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| KR100282459B1 (ko) | 강유전성램 캐패시터의 제조방법 | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ | |
| JP2741192B2 (ja) | 半導体装置のコンデンサ製造方法 | |
| JP2002124647A (ja) | 半導体装置 | |
| KR100277939B1 (ko) | 강유전체를갖는커패시터의하부전극 | |
| US6815224B2 (en) | Low-temperature processing of a ferroelectric strontium bismuth tantalate layer, and fabrication of ferroelectric components using the layer | |
| KR20010001595A (ko) | 캐패시터 제조 방법 | |
| KR100448242B1 (ko) | 반도체 소자의 캐패시터 상부전극 제조방법 | |
| KR100538074B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100228761B1 (ko) | 반도체소자의 캐패시터 형성방법 |